JPH0271319A - メモリレコーダのデータ表示方法 - Google Patents
メモリレコーダのデータ表示方法Info
- Publication number
- JPH0271319A JPH0271319A JP22384588A JP22384588A JPH0271319A JP H0271319 A JPH0271319 A JP H0271319A JP 22384588 A JP22384588 A JP 22384588A JP 22384588 A JP22384588 A JP 22384588A JP H0271319 A JPH0271319 A JP H0271319A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- measurement data
- bits
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 53
- 239000011159 matrix material Substances 0.000 claims description 31
- 238000005259 measurement Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Indicating Measured Values (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はメモリレコーダのデータ表示方法に関し、さ
らに詳しく言えば、測定データがｍビットで１表示部の
表示分解能がｎビット（ｍ＞ｎ）である場合のデータ表
示方法に関する。
らに詳しく言えば、測定データがｍビットで１表示部の
表示分解能がｎビット（ｍ＞ｎ）である場合のデータ表
示方法に関する。
メモリレコーダはその装置本体内に、測定データを記憶
するためのメモリを備えている。メモリに記憶させるに
際して、測定データはＡ／Ｄ変換器により、例えば８ビ
ツトのデジタル信号に変換される。
するためのメモリを備えている。メモリに記憶させるに
際して、測定データはＡ／Ｄ変換器により、例えば８ビ
ツトのデジタル信号に変換される。
メモリに記憶された測定データは、適宜ＣＲＴなどの表
示部に表示されるが、表示部の表示分解能が例えば７ビ
ツトである場合、従来ではその表示分解能に合せて測定
データの最下位ビットを無視して、７ビツトデータとし
ている。
示部に表示されるが、表示部の表示分解能が例えば７ビ
ツトである場合、従来ではその表示分解能に合せて測定
データの最下位ビットを無視して、７ビツトデータとし
ている。
これによれば、特別なデータ処理を必要としないため、
ソフトプログラムが簡単でよいという利点はあるが、表
示が粗くなることは否めない。
ソフトプログラムが簡単でよいという利点はあるが、表
示が粗くなることは否めない。
この発明は、上記従来の欠点に鑑みなされたもので、そ
の目的は、測定データがｍビットで、表示部の表示分解
能がｎビット（ｍ＞ｎ）である場合において、その測定
データの下位ビットをカットすることなく表示し得るよ
うにしたメモリレコーダのデータ表示方法を提供するこ
とにある。
の目的は、測定データがｍビットで、表示部の表示分解
能がｎビット（ｍ＞ｎ）である場合において、その測定
データの下位ビットをカットすることなく表示し得るよ
うにしたメモリレコーダのデータ表示方法を提供するこ
とにある。
」二記目的を達成するため、この発明においては、アナ
ログ入力信号をデジタル信号に変換するＡ／Ｄ変換器と
、該Ａ ／ Ｉ）変換された測定データを記憶するメモ
リと、その測定データを表示するＣＲ１゛などからなる
表示部とを備え、上記測定データがｍビットで、上記表
示部の表示分解能がｎビット（ｍ＞ｎ）である場合のメ
モリレコーダのデータ表示方法において、 」二記測定データのｍビットに対応するドツトパターン
マトリクスメモリを有し、該ドツトパターンマトリクス
メモリ内から上記ｎビットに対応するドツトパターン領
域の測定データを読出して上記表示部に出力することを
特徴としている。
ログ入力信号をデジタル信号に変換するＡ／Ｄ変換器と
、該Ａ ／ Ｉ）変換された測定データを記憶するメモ
リと、その測定データを表示するＣＲ１゛などからなる
表示部とを備え、上記測定データがｍビットで、上記表
示部の表示分解能がｎビット（ｍ＞ｎ）である場合のメ
モリレコーダのデータ表示方法において、 」二記測定データのｍビットに対応するドツトパターン
マトリクスメモリを有し、該ドツトパターンマトリクス
メモリ内から上記ｎビットに対応するドツトパターン領
域の測定データを読出して上記表示部に出力することを
特徴としている。
この方法によれば、ドツトパターンマトリクスメモリの
アドレスを指定することにより、ｍビットの測定データ
の一部をそれよりもビット数が少ない表示部にそのまま
表示することができる。
アドレスを指定することにより、ｍビットの測定データ
の一部をそれよりもビット数が少ない表示部にそのまま
表示することができる。
以下、この発明の実施例を添付図面を参照しながら詳細
に説明する。
に説明する。
まず、第１図に基づいて、このメモリレコーダの構成を
概略的に説明する。これによると、このメモリレコーダ
は、アナログ入力信号をデジタル信号に変換するＡ／Ｄ
変換器を含む入力部１と、例えばキーボードなどからな
る操作部２と、プリンタ３とを備え、これらは工／○ポ
ート４を介して装置本体に接続されている。
概略的に説明する。これによると、このメモリレコーダ
は、アナログ入力信号をデジタル信号に変換するＡ／Ｄ
変換器を含む入力部１と、例えばキーボードなどからな
る操作部２と、プリンタ３とを備え、これらは工／○ポ
ート４を介して装置本体に接続されている。
装置本体内には、マイクロプロセッサ（ＣＰＵ）５と、
その処理プログラムが書き込まれたＲＯＭ（リードオン
リーメモリー）６と、人力部１からのＡ／Ｄ変換された
測定データを記憶するＲＡＭ（ランダムアクセスメモリ
ー）７と、ドツトパターンマトリクスメモリ８とが設け
られていて、操作部２からの指示によりＲＡＭ７に記憶
されている測定データが適宜表示部９に表示されるので
あるが、この実施例においては、測定データは８ビツト
、これに対して表示部９には表示分解能が７ビツトのＣ
Ｒ’ｒが用いられているものとして、そのデータの表示
方法を説明する。
その処理プログラムが書き込まれたＲＯＭ（リードオン
リーメモリー）６と、人力部１からのＡ／Ｄ変換された
測定データを記憶するＲＡＭ（ランダムアクセスメモリ
ー）７と、ドツトパターンマトリクスメモリ８とが設け
られていて、操作部２からの指示によりＲＡＭ７に記憶
されている測定データが適宜表示部９に表示されるので
あるが、この実施例においては、測定データは８ビツト
、これに対して表示部９には表示分解能が７ビツトのＣ
Ｒ’ｒが用いられているものとして、そのデータの表示
方法を説明する。
この例によると、ドツトパターンマトリクスメモリ８は
、８ビツトの測定データをドツトデータとして記憶する
第１のマトリクスメモリ８ａと、表示部９の表示データ
をドツトデータとして保持する７ビツト対応の第２のマ
トリクスメモリ８ｂとを有している。
、８ビツトの測定データをドツトデータとして記憶する
第１のマトリクスメモリ８ａと、表示部９の表示データ
をドツトデータとして保持する７ビツト対応の第２のマ
トリクスメモリ８ｂとを有している。
第１のマトリクスメモリ８ａは、第２図に示されている
ように、縦方向２５６アドレス、横方向を時間軸長とす
るメモリ領域を有している。ここで、その原点アドレス
を丁ＡＤ、アドレスピッチをＡＰ、時間軸長の最終アド
レスをＣ／Ｒとすると、最初の測定データはドツトデー
タとして、ＴＡＤからＴＡＤ＋２５６ＡＰに格納され、
その次の測定データはＴＡＤ＋１．ＴＡＤ＋ＡＰ＋１・
・・・・・ＴＡＤ＋２５６ＡＰ＋１のように、ＲＡＭ７
の各測定データはドツトデータに変換されてこの第１の
マトリクスメモリ８ａに格納される。
ように、縦方向２５６アドレス、横方向を時間軸長とす
るメモリ領域を有している。ここで、その原点アドレス
を丁ＡＤ、アドレスピッチをＡＰ、時間軸長の最終アド
レスをＣ／Ｒとすると、最初の測定データはドツトデー
タとして、ＴＡＤからＴＡＤ＋２５６ＡＰに格納され、
その次の測定データはＴＡＤ＋１．ＴＡＤ＋ＡＰ＋１・
・・・・・ＴＡＤ＋２５６ＡＰ＋１のように、ＲＡＭ７
の各測定データはドツトデータに変換されてこの第１の
マトリクスメモリ８ａに格納される。
これに対して、第２のマトリクスメモリ８ｂは、第３図
に示されているように、縦方向１２８アドレス、横方向
を時間軸長とするメモリ領域、すなわち、その記憶容量
は第１のマトリクスメモリ８ａの半分となっている。こ
の第２のマトリクスメモリ８ｂに第１のマトリクスメモ
リ８ａからデータがコピーされるのであるが、その原点
アドレスをＳＡＤとすると、例えば最初の測定データは
ＳＡＤからＳＡＤ＋１２８ＡＰまでのアドレスに表示デ
ータとして保持されることになる。
に示されているように、縦方向１２８アドレス、横方向
を時間軸長とするメモリ領域、すなわち、その記憶容量
は第１のマトリクスメモリ８ａの半分となっている。こ
の第２のマトリクスメモリ８ｂに第１のマトリクスメモ
リ８ａからデータがコピーされるのであるが、その原点
アドレスをＳＡＤとすると、例えば最初の測定データは
ＳＡＤからＳＡＤ＋１２８ＡＰまでのアドレスに表示デ
ータとして保持されることになる。
この実施例においては、操作部２から特に指示信号がな
ければ、原点アドレスＴＡＤとＳＡＤが一致した状態で
第１のマトリクスメモリ８ａから第２のマトリクスメモ
リ８ｂにデータがコピーされる。
ければ、原点アドレスＴＡＤとＳＡＤが一致した状態で
第１のマトリクスメモリ８ａから第２のマトリクスメモ
リ８ｂにデータがコピーされる。
したがって、この場合には測定波形の上半分が表示され
ることになる。
ることになる。
これに対して、操作部２から例えばスクロール指示が出
されると、その指示アドレスから１２８ライン分のデー
タが第２のマトリクスメモリ８ｂにコピーされる。すな
わち、原点アドレスからＳＣＬライン分スクロールされ
たとすると、第１のマトリクスメモリ８ａのＴＡＤ＋
（ＳＣＬ Ｘ ＡＰ）のデータが第２のマトリクスメモ
リ８ｂの原点アドレスＳＡＤにコピーされ、それ以降１
２８ライン分のデータが第２のマトリクスメモリ８ｂの
対応するアドレスにコピーされる。第４図はスクロール
時の波形表示の状態を示す模式図である。同図において
、外側の枠が第１のマトリクスメモリ８ａのメモリ領域
、内側の枠が第２のマトリクスメモリ８ｂのメモリ領域
であり、内側の枠に囲まれた領域のデータが表示部９に
表示されることになる。このようにして、８ビツトの測
定データが７ビツトの表示部９に表示される。
されると、その指示アドレスから１２８ライン分のデー
タが第２のマトリクスメモリ８ｂにコピーされる。すな
わち、原点アドレスからＳＣＬライン分スクロールされ
たとすると、第１のマトリクスメモリ８ａのＴＡＤ＋
（ＳＣＬ Ｘ ＡＰ）のデータが第２のマトリクスメモ
リ８ｂの原点アドレスＳＡＤにコピーされ、それ以降１
２８ライン分のデータが第２のマトリクスメモリ８ｂの
対応するアドレスにコピーされる。第４図はスクロール
時の波形表示の状態を示す模式図である。同図において
、外側の枠が第１のマトリクスメモリ８ａのメモリ領域
、内側の枠が第２のマトリクスメモリ８ｂのメモリ領域
であり、内側の枠に囲まれた領域のデータが表示部９に
表示されることになる。このようにして、８ビツトの測
定データが７ビツトの表示部９に表示される。
なお、上記実施例では測定データを８ビツト。
表示部９の表示分解能を７ビツトとしているが、この発
明はこれに限定されるものではない。また、ドツトパタ
ーンマトリクスメモリ８内に２つのマトリクスメモリ８
ａ、８ｂの領域を設定しているが、そのマトリクスメモ
リを別々に用意してもよい。
明はこれに限定されるものではない。また、ドツトパタ
ーンマトリクスメモリ８内に２つのマトリクスメモリ８
ａ、８ｂの領域を設定しているが、そのマトリクスメモ
リを別々に用意してもよい。
以上説明したように、この発明によれば、ｍ定データが
ｍビットで、表示部の表示分解能がｎビット（ｍ＞ｎ）
である場合において、その測定データの下位ビットをカ
ットすることなく、したがって、測定データの波形を精
度良く表示することができる。
ｍビットで、表示部の表示分解能がｎビット（ｍ＞ｎ）
である場合において、その測定データの下位ビットをカ
ットすることなく、したがって、測定データの波形を精
度良く表示することができる。
第１図はこの発明の実施に供されるメモリレメモリレコ
ーダの概略的なブロック線図、第２図は第１のマトリク
スメモリの内部アドレスを示す説明図、第３図は第１の
マトリクスメモリの内部アドレスを示す説明図、第４図
はスクロール時の波形表示の状態を示す模式図である。 図中、１は入力部、２は操作部、３はプリンタ、４はＩ
１０ボート、５はＣＰＵ、６はＲＯＭ、７はＲＡＭ、８
はドツトパターンマトリクスメモリ、９は表示部である
。 特許出願人 日置電機株式会社
ーダの概略的なブロック線図、第２図は第１のマトリク
スメモリの内部アドレスを示す説明図、第３図は第１の
マトリクスメモリの内部アドレスを示す説明図、第４図
はスクロール時の波形表示の状態を示す模式図である。 図中、１は入力部、２は操作部、３はプリンタ、４はＩ
１０ボート、５はＣＰＵ、６はＲＯＭ、７はＲＡＭ、８
はドツトパターンマトリクスメモリ、９は表示部である
。 特許出願人 日置電機株式会社
Claims (1)
- （１）アナログ入力信号をデジタル信号に変換するＡ／
Ｄ変換器と、該Ａ／Ｄ変換された測定データを記憶する
メモリと、その測定データを表示するＣＲＴなどからな
る表示部とを備え、上記測定データがｍビットで、上記
表示部の表示分解能がｎビット（ｍ＞ｎ）である場合の
メモリレコーダのデータ表示方法において、 上記測定データのｍビットに対応するドットパターンマ
トリクスメモリを有し、該ドットパターンマトリクスメ
モリ内から上記ｎビットに対応するドットパターン領域
の測定データを読出して上記表示部に出力することを特
徴とするメモリレコーダのデータ表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22384588A JPH0271319A (ja) | 1988-09-07 | 1988-09-07 | メモリレコーダのデータ表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22384588A JPH0271319A (ja) | 1988-09-07 | 1988-09-07 | メモリレコーダのデータ表示方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0271319A true JPH0271319A (ja) | 1990-03-09 |
Family
ID=16804623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22384588A Pending JPH0271319A (ja) | 1988-09-07 | 1988-09-07 | メモリレコーダのデータ表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0271319A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51104225A (ja) * | 1975-03-12 | 1976-09-14 | Hitachi Ltd |
-
1988
- 1988-09-07 JP JP22384588A patent/JPH0271319A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51104225A (ja) * | 1975-03-12 | 1976-09-14 | Hitachi Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071744B1 (en) | Method for operating a computing system to write text characters onto a graphics display | |
| US4437093A (en) | Apparatus and method for scrolling text and graphic data in selected portions of a graphic display | |
| EP0185294B1 (en) | Display apparatus | |
| JPH0569224B2 (ja) | ||
| USRE33894E (en) | Apparatus and method for reading and writing text characters in a graphics display | |
| USRE32201E (en) | Apparatus and method for reading and writing text characters in a graphics display | |
| EP0274439B1 (en) | Display system for plural display areas on one screen | |
| US4924432A (en) | Display information processing apparatus | |
| US5367317A (en) | Screen display device | |
| JPS61200580A (ja) | ビツトマツプ表示制御方式 | |
| US6529205B2 (en) | Image data display apparatus in which image data are displayed on terminal display unit and NTSC system display unit | |
| JPH03246596A (ja) | ビットマップディスプレイ制御装置 | |
| EP0177889B1 (en) | Crt display control apparatus | |
| JPS58192078A (ja) | ビツト・イメ−ジ・メモリ処理方式 | |
| JPS61180291A (ja) | ドツト文字表示装置 | |
| JP2800247B2 (ja) | 画像表示装置 | |
| JPH0631933B2 (ja) | 表示装置 | |
| JPS62211784A (ja) | 表示制御装置 | |
| JP3074378B2 (ja) | 表示制御方法及び装置 | |
| JPS61200581A (ja) | ビツトマツプ表示制御方式 | |
| JPH031186A (ja) | キャラクタ表示装置 | |
| KR920008477Y1 (ko) | Crt 문자 위치 제어회로 | |
| JPS6267585A (ja) | 一括縦横変換方式 | |
| JPS6383790A (ja) | 表示制御装置 | |
| JPS6327713B2 (ja) |