JPH0272429A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロプログラム制御方式を採用したデー
タ処理装置におけるマイクロプログラム制御装置に関し
、特に２レベル制御メモリを有するものであって、マイ
クロプログラムの変更を容易に行うことが可能なマイク
ロプログラム制御装置に関する。

〔従来の技術〕

マイクロプログラム技術は、電子計算機々どのデータ処
理装置において広く採用されているものであって、ソフ
トウェアとハードウェアの中間に位置するものであり、
ソフトウェアレベルの機械語をハードウェアの基本操作
に分割し、この基本操作の組合せによってハードウェア
の制御を実現するものである。従来、この種の技術とし
ては、「情報処理学会誌１９７３年９月号」に記述され
ているように多様な方式が存在しており、この中に多数
の制御ポイントを小容量の制御メモリで効率よく制御す
るため、２レベル制御メモリが提唱されている。一般に
マイクロプログラム技術では、仕様変更などに対応する
ことのできる柔軟性をもつことが必要である。この目的
からは、上記の２レベル制御メモリを採用する場合、こ
の２レベル制御メモリをランダムアクセスメモリ（以下
ＲＡＭという）によって構成することＫよってマイクロ
プログラムの書替えなどに対応させることが望ましい。

しかし、ＲＡＭは高価であるためこの２レベル制御メモ
リをＲＡＭで構成することは経済的ではない。したがっ
て、これまではこの２レベル制御メモリのうち第ルベル
の制御メモリはＲＡＭで構成し、第２レベルの制御メモ
リはＲＡＭに比較して安価な読出し専用メモリ（以下Ｒ
ＯＭという）で構成することによって経済性および書替
えに対応できる柔軟性という相反する制御メモリへの要
求の調和を図っていた。

〔発明が解決しようとする課題〕

上述した２レベル制御メモＩＪ　においては、その第２
レベルの制御メモリはＲＯＭにて構成されるのでこのＲ
ＯＭに記憶されているデータを変更するためにはＲＯＭ
を再作成することが必要であるｏしかシ、マイクロプロ
セッサのようなＶＬＳＩ（大規模集積回路）におけるマ
イクロプログラム制御装置のＲＯＭの再作成には多大の
費用と時間が必要となるという問題があった。

し九がって、この２レベル制御メモリを採用したマイク
ロプログラム制御装置においては、暫定的に多少のオー
バヘッド、すなわち性能低下を許容してでもメモリのデ
ータ変更を緊急に実行したいという要求に対応すること
ができなかった。

〔課坦を解決するための手段〕

この発明のマイクロプログラム制御装置は、マイクロプ
ログラムを記憶する書替可能な第１制御メモリと、この
第１制御メモリの出力データを記憶する第１制御レジス
タと、この第１制御レジスタの出力データの一部を読出
しアドレスとして入力する第２制御メモリと、第１制御
レジスタから入力する制御情報に従って制御信号を出力
する制御手段と、第２制御メモリの出力データを制御信
号に従って記憶する第２制御レジスタと、この第２制御
レジスクの出力データを制御信号に従って無効化する無
効化手段とを有している。

また、この発明装置は上記各手段に加えて、第１制御レ
ジスタの出力データの一部を入力し、このデータを制御
信号に従って選択して出力する切替手段を有し、上記第
２制御レジスタに替えて、切替手段の出力データを制御
信号に従って各フィールドに記憶する第２制御レジスタ
を有している。

〔作用〕

この発明のマイクロプログラム制御装置においては、所
望の制御情報を含む第２制御メモリのデータを第２制御
レジスタに記憶させ、そのデータの所望部分のみをホー
ルドしたままで、他の所望の制御情報を含む第２制御メ
モリのデータを第２制御レジスタへ入力することによっ
て、この第２制御レジスタに所望の制御情報の組合せを
生成し得る。

また、この発明装置においては、第１制御メモリに記憶
されている所望の制御情報を切替手段を介すること罠よ
って第２制御レジスタの所望のフィールドに入力し得る
。

〔実施例〕

次に、この発明について図面を参照して説明する０ 第１図は、この発明のマイクロプログラム制御装置の一
実施例を示す構成図である。１はマイクロプログラム制
御装置である。２はＲＡＭによって構成される第１制御
メモリであり、これに対する書込みデータは外部より供
給される。３は複数のフィールドから構成され、第１制
御メモリ２の出力データを保持する第１制御レジスタで
ある。また、４は、第１制御メモリ２のアドレスを保持
するマイクロアドレスレジスタである。６は、インクリ
メンタであって、後述する切替器５の出力を＋１したア
ドレス、すなわち次回のマシンサイクルで実行される予
定の第１制御メモリ２のアドレスを生成してマイクロア
ドレスレジスタ４へ出力するものである。５は、切替器
であって、マイクロアドレスレジスタ４の出力と第１制
御レジスタ３の分岐先アドレスフィールドの出力とを入
力し、通常の場合は前者のマイクロアドレスレジスタ４
の出力を選択して次段の第１制御メモリ２へ読出しアド
レスとして供給し、マイクロプログラムの分岐実行の場
合には、後者の第１制御レジスタ３の分岐先アドレスフ
ィールドの出力を選択して同様に第１制御メモリ２へ供
給する。７はＲＯＭによって構成される第２制御メモリ
であって、第１制御レジスタ３の一部のフィールドの出
方を読出しアドレスとして入力する。この第２制御メモ
リ７は２つの制御フィールド、すなわち上位フィールド
および下位フィールドから構成され、この２つの制御フ
ィールドのデータ（制御情報）は、演算回路１１の一部
を各々並行に制御するように設定されている。そして、
第１制御レジスタ３から第２制御メモリ７にアドレス情
報が供給されることによってこの第２制御メモリ７にあ
らかじめ記憶されている２つの制御フィールドの制御情
報の組合せの中から１つが選択される。９は、第２制御
レジスタであって、２つのフィールド、すなわち上位フ
ィールドおよび下位フィールドからなる。

この２つのフィールドに対して、第１制御レジスタ３の
一部のフィールドの出力と第２制御メモリ７の出力とが
選択的に入力する。この選択は切替回路８によってなさ
れる。すなわち第１制御レジスタ３の一部のフィールド
から出力される制御情報がデコーダ１０によりデコード
信号にデコードされ、このデコード信号が切替回路８に
入力してこれを切替制御することＫよって上記の選択動
作がなされるのである。また、１１は無効化回路であっ
て、デコーダ１０のデコード出力である無効化指示信号
に従って、第２制御レジスタ９から出力されたデータを
無効化して次段へ出力する。この無効化回路１１は、例
えば第２図に示すような構成によって実現することがで
きる。第２図において、Ｎ６′−Ｎｎ　（ただしｎは所
定数）はＡＮＤゲートであり、Ｍはインバータである。

Ａｏ−ｙ　Ａ　Ｈは各々第２制御レジスタ８から供給さ
れる入力データ信号、Ｂ０〜Ｂｎはその入力データ信号
に対応する出力データ信号であって演算回路１１へ出力
される。ＩＮＶは、デコーダ９から入力される無効化指
示信号であり、ＩＮＶ＝ｒＨＪのとき第２制御レジスタ
８の出力データを無効化し、ＩＮＶ＝ｒＬＪのとき無効
化しないことを各々指示するものである。つまり、ＩＮ
Ｖ＝ｒＨＪの場合は入力信号ＡＯ−Ａｎはそのまま出力
信号Ｂｏ−Ｂｎとして出力し、ＩＮＶ＝ｒＬＪ　の場合
は出力信号Ｂ　６−　Ｂ　ｎは全てｒＬＪ　　となりこ
のときの入力信号は無効化される。なお、この例ではＡ
ＮＤゲートを使用して構成したがこれに限られるもので
はなく、他の種類のゲートや回路素子を使用してもよい
ことは言うまでもない。

また、１２はデコーダ１ｏから無効化回路１１を介して
入力する制御信号の指示に従って各種の演算や主メモリ
とのデータ転送を実行する演算回路である。

ところで、従来装置においては、機能の拡張や変更が必
要になるとＲＯＭから構成された第２制御メモリの再作
成が避けられなかったが、この発明のマイクロプログラ
ム制御装置においては、ＲＡＭから構成された第１制御
メモリ２の制御情報（制御コマンド）を変更することに
よって次のようにして新たな制御情報を得ることができ
るのである。

第１Ｋ１第２制御メモリ７上の別々のアドレスの上位フ
ィールドと下位フィールドの既存のデータを各々組合せ
て新たな制御情報の組合せを得ることができる。第２に
、第２制御メモリＴ上罠なかったデータを新たに得るこ
とができる。第３に、第１と第２の手法を組合せて使用
することによって第２制御メモリＴ上の既存のデータと
それとは別の新たなデータを組合せて新たな制御情報の
組合せを得ることができる。

まず、第１の場合について詳述する。

例えば、第２制御レジスタ９の２つのフィールドのうち
、上位フィールドに「Ｘ」、　下位フィールドにｒＹＪ
という制御情報の組合せ（これを「Ｘ、ＹＪと示す）を
新たに設けようとする場合について説明する。

まず、第２制御メモリＴ上において、その上位フィール
ドに制御情報ｒＸＪを有する制御フィールドの組合せ、
例えばｒＸ、ＷＪを見出して、このアドレス情報をＲＡ
Ｍで構成される第１制御メモリ２の所定アドレスにあら
かじめ書込んでおく。

次に、同様の手順で、第２制御メモリＴ上において、そ
の下位フィールドに制御情報ｒＹＪを有する制御フィー
ルドの組合せ、例えばｒＺ　、ＹＪを見出して、このア
ドレス情報を第１制御メモリ２の所定アドレスに書込ん
でおく。

さらに、以下の動作を行うために必要な制御情報（制御
コマンド）も第１制御メモリ２の所定アドレスにあらか
じめ書込んでおく。つまり、以下の動作を行うために必
要なデータの修正が第１制御メモリ２に対してなされた
ものとして以下の動作説明を行う。

まず、第１制御メモリ２の制御コマンドの第１サイクル
において、第１制御メモリ２から第１制御レジスタ３を
介して第２制御メモリ７に前述の制御情報ｒＸ、ＷＪを
指定するアドレス情報が送出される。これによって、こ
のアドレス情報に応じて制御情報ｒＸ、ＷＪが第２制御
メモＩＪ　７から切替回路８を介して第２制御レジスタ
９に格納される。なお、切替回路８は、第１〜第３サイ
クルの期間中、第２制御メモ’Ｊ　Ｔの上位および下位
フィールドのデータを入力してこれを第２制御レジスタ
９の上位および下位フィールドにそのまま出力するよう
になっている。

この第１サイクルで第２制御レジスタ９に格納された制
御情報はｒｘ、ｗ」であって、まだこの時点では所望の
ｒＸ　、ＹＪでは々いので次の第２サイクルでは第２制
御レジスタ９から出力される制御情報［Ｘ、ＷＪを無効
化して次段の演算回路１２の動作を停止させる必要があ
る。

このため、第１制御メモリ２の制御コマンドの第２サイ
クルにおいては、次の２つの動作を指示する制御情報が
第１制御メモリ２から第１制御レジスタ３を介してデコ
ーダ１０へ送出されることになる。この第１の動作は、
第２制御レジスタ９の出力を無効化する無効化回路１１
に対して無効化指示信号を出力する動作であり、第２の
動作は、第零制御レジスタ９の上位フィールドに記憶さ
れているデータをホールドする動作である０さらに、こ
れと同時に、第１制御メモリ２から第１制御レジスタ３
を介して第２制御メモリ７に対しで、前述の制御情報ｒ
Ｚ、ＹＪを指定するアドレス情報が送出される。

この結果、デコーダ１０によってデコードされた無効化
指示信号が無効化回路１０へ送出されるため第２制御レ
ジスタ９から送出される制御情報ｒＸ、ＷＪはこの無効
化回路１１で無効化されて次段の演算回路１１には送出
されない。なお、この無効化指示信号が無効化回路１１
に送出されている期間は、第２サイクルのマイクに命令
（制御情報）が第１制御レジスタ３に存在している期間
に相当する。

そして、上記の動作と同時に、第２制御レジスタ９の上
位フィールドのホールド動作を指示する制御情報がデコ
ーダ１０によってデコード信号にデコードされ、このデ
コード信号に従って、第２制御レジスタ９に格納されて
いた制御情報「Ｘ。

Ｗ」のうち上位フィールドに該当するｒＸＪのみがこの
第２制御レジスタ９にホールドされる。これとともに、
第２制御メモリ７から送出された制御情報ｒＺ、ＹＪが
切替回路８を介して第２制御レジスタ９に送出される。

この結果、第２制御レジスタ９の上位フィールドには制
御情報「Ｘ」がホールドされ、下位フィールドにはその
時点まで記憶されていた制御情報ｒＷＪＯ替りに制御情
報「Ｙ」が置換されて格納されることになり、第２制御
レジスタ９に所望の制御情報ｒＸ、ＹＪを得ることがで
きる。

そして、第１制御メモリ２の制御コマンドの第３サイク
ルでは、無効化回路１１に対して出力されている無効化
指示信号の出力停止を指示する制御情報が第１制御メモ
リ２から第１制御レジスタ３を介してデコーダ１０へ送
出され、この結果第２制御レジスタ９から所望の制御情
報ｒＸ、ＹＪが演算回路１２に出力されて、所望の動作
が開始される。

次に、前述した第２の場合、すなわち、第２制御メモリ
７上に存在していないデータ（制御情報）を得る場合に
ついて以下説明する６ あらかじめ第２制御メモリＴの個々の制御フィールドに
新たに設けようとする所望の制御情報およびその個々の
制御フィールドを指定する情報を含む修正が第１制御メ
モリ２に対してなされているものとして以下説明する０ まず、上述した第２制御メモリ７に新たに設けようとす
る所望の制御情報およびその制御情報を書込むフィール
ドを指定する情報が、第１制御メモリ２から第１制御レ
ジスタ３を介して、それぞれ第２制御レジスタ９および
デコーダ１０に送出される。

デコーダ１０に入力された情報は、ここでデコードされ
て第２制御レジスタ９の２つのフィールドのどちらを選
択するかを制御する制御信号となって切替回路８に入力
される。このため、切替回路８は制御信号が指定する第
２制御レジスタ９のフィールドを選択することになる。

そして、第２制御レジスタ９へ送出された所望の制御情
報は、切替回路８の選択する第２制御レジスタ９のフィ
ールド、例えば上位フィールドに格納される。したがっ
て、第２制御レジスタ９の所望のフィールドに所望の制
御情報を得ることができる。

またこれに続いて、第２制御レジスタ９の他方のフィー
ルド、例えば下位フィールドに対して所望の制御情報を
格納する場合には、上述と同様の動作を行なうとともに
、前述の第１の場合と同様の動作が行われる。

すなわち、無効化回路１１が第２制御レジスタ９の出力
を無効化するための無効化指示信号と、第２制御レジス
タ９の上位フィールドのホールド動作を指示する制御信
号とがそれぞれデコーダ１０から出力される。なお、あ
らかじめこのような動作を行なうように第１制御メモリ
２の制御情報を修正しておく。

この結果、第２制御レジスタ９の上位フィールドに格納
されている所望の制御情報はホールドされたままで、下
位フィールドに所望の制御情報が格納されて所望の制御
情報の組合せを得ることができる。また、この所望の制
御情報の組合せが得られるまで１．第２制御レジスタ９
の出力は無効化回路１１によって無効化され演算回路１
２には入力しないという動作は前述の第１の場合と同様
である。

最後に、第３の場合、すなわち、第２制御メモ上 ＩＪ　？ｆｆｌ既存のデータとそれとは別の新たなデー
タとを組合せて新た々制御情報の組合せを得る場合は、
上述した第１および第２の手法を用いることによってこ
のような新たな制御情報の組合せを得ることができるの
である。

〔発明の効果〕

以上説明したようにこの発明のマイクロプログラム制御
装置によれば、書替可能なＲＡＭによって構成された第
１制御メモリに記憶されるデータ（制御情報）を変更す
ることによって、書替不可能なＲＯＭによって構成され
る第２制御メモリには記憶されていないデータ（制御情
報）を新たに得ることが可能であるため、従来のように
第２制御メモリのデータを変更するためにＲＯＭの再作
成を行なう必要がなく、シたがって緊急にメモリのデー
タ変更を行うことが可能となり、しかも、従来ＲＯＭの
再作成に伴ない要していた製造期間および製造費用を削
減することが可能でおる。

なお、仁の発明は、第１制御メモリのデータ変更によっ
て派生するマイクロプログラム制御装置の性能低下が無
視できる程度であれば、そのデータ変更を恒久的に採用
し得るのでＲＯＭの再作成は不要となるためＲＯＭの再
作成に伴なう製造費用が不要となるという効果を有する
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図は同
実施例における無効化回路の回路図である０ １争・・・マイクロプログラム制御装置、２・・・・第
１制御メモリ、３・・・・第１制御レジスタ、７・・・
ψ第２制御メモリ、８・・・・切替回路、９・慟・・第
２制御レジスタ、１０・・・・デコーダ、１１・・・・
無効化回路。

Claims (2)

【特許請求の範囲】
1. （１）マイクロプログラムを記憶する書替可能な第１制
   御メモリと、 この第１制御メモリの出力データを記憶する第１制御レ
   ジスタと、 この第１制御レジスタの出力データの一部を読出しアド
   レスとして入力する第２制御メモリと、前記第１制御レ
   ジスタから入力する制御情報に従つて制御信号を出力す
   る制御手段と、 前記第２制御メモリの出力データを前記制御信号に従つ
   て記憶する第２制御レジスタと、この第２制御レジスタ
   の出力データを前記制御信号に従つて無効化する無効化
   手段と を有することを特徴とするマイクロプログラム制御装置
   。
2. （２）マイクロプログラムを記憶する書替可能な第１制
   御メモリと、 この第１制御メモリの出力データを記憶する第１制御レ
   ジスタと、 この第１制御レジスタの出力データの一部を読出しアド
   レスとして入力する第２制御メモリと、前記第１制御レ
   ジスタから入力する制御情報に従つて制御信号を出力す
   る制御手段と、 前記第１制御レジスタの出力データの一部を入力し、こ
   のデータを前記制御信号に従つて選択して出力する切替
   手段と、 この切替手段の出力データを前記制御信号に従つて各フ
   ィールドに記憶する第２制御レジスタと、この第２制御
   レジスタの出力データを前記制御信号に従つて無効化す
   る無効化手段と を有することを特徴とするマイクロプログラム制御装置
   。