JPS5846440A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPS5846440A JPS5846440A JP14325481A JP14325481A JPS5846440A JP S5846440 A JPS5846440 A JP S5846440A JP 14325481 A JP14325481 A JP 14325481A JP 14325481 A JP14325481 A JP 14325481A JP S5846440 A JPS5846440 A JP S5846440A
- Authority
- JP
- Japan
- Prior art keywords
- level
- microprogram
- address
- execution
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、２レベルマイクロプログラム制御方式の第ル
ベルのマイクロプログラムと第２レベルのマイクロプロ
グラム間の制御方式に関する。
ベルのマイクロプログラムと第２レベルのマイクロプロ
グラム間の制御方式に関する。
従来、２レベルマイクロプログラム制御方式では、順序
制御機能とマイクロ操作の指定とを分離した方式と、垂
直型マイクロ命令によって水平型マイクロプログラムを
制御する方式とがある。ところが前者の方式は、順序制
御情報を格納しである制御記憶容量はマイクロプログラ
ムのステップ数だけ必要となり、また、分岐がある場合
のアドレス決定のためにマイクロ操作指定部から分岐ア
ドレスをもらう必要が生じる彦どの欠点がある。
制御機能とマイクロ操作の指定とを分離した方式と、垂
直型マイクロ命令によって水平型マイクロプログラムを
制御する方式とがある。ところが前者の方式は、順序制
御情報を格納しである制御記憶容量はマイクロプログラ
ムのステップ数だけ必要となり、また、分岐がある場合
のアドレス決定のためにマイクロ操作指定部から分岐ア
ドレスをもらう必要が生じる彦どの欠点がある。
また、後者の方式では、第２レベルの水平型マイクロプ
ログラム部が第ルベルの垂直型マイクロ命令の制御記憶
からの取出しを制御することになるが、この場合は第ル
ベルのマイクロ命令と第２レベルの並列実行が不可能と
なる欠点があった。
ログラム部が第ルベルの垂直型マイクロ命令の制御記憶
からの取出しを制御することになるが、この場合は第ル
ベルのマイクロ命令と第２レベルの並列実行が不可能と
なる欠点があった。
本発明の目的は、マイクロプログラム間で停止、再開制
御を行うと共に、第２レベルの実行結果によυ、第ルベ
ルのマイクロプログラムの実行アドレスを修飾すること
によシ上記欠点を解決し、第ルベルの制御記憶の語数を
減少させ、シーケンス部のアドレス幅が減少することで
制御部の金物量が減り、また分岐アドレス制御やマイク
ロプログラム間制御が容易で、プログラムの並列実行に
より処理能力の高いマイクロプログラム制御方式を提供
することにある。
御を行うと共に、第２レベルの実行結果によυ、第ルベ
ルのマイクロプログラムの実行アドレスを修飾すること
によシ上記欠点を解決し、第ルベルの制御記憶の語数を
減少させ、シーケンス部のアドレス幅が減少することで
制御部の金物量が減り、また分岐アドレス制御やマイク
ロプログラム間制御が容易で、プログラムの並列実行に
より処理能力の高いマイクロプログラム制御方式を提供
することにある。
本発明のマイクロプログラム制御方式は、マイクロプロ
グラムを２レベルにＬ＆２レベルマイクロプログラム制
御方式において、第ルベルの制御記憶内に第２レベルの
マイクロプログラムの実行を指示する実行指示フィール
ドと、該第２レベルのマイクロプログラムの実行開始ア
ドレスを指定する実行アドレスフィールドと、第２レベ
ル自身のマイクロプログラム実行順序を制御するシーケ
ンス制御フィールドと、第ルベルのマイクロプログラム
を停止させる停止指示フィールドを有し、第２レベルの
制御記憶内に第２レベル自身のマイクロプログラムの実
行順序を制御するシーケンス制御フィールドと、第ルベ
ルのマイクロプログラムのアドレスを修飾するアドレス
修飾フィールドを有し、前記第ルベルのマイクロプログ
ラムのシーケンス制御フィールドの指定によシ、第ルベ
ルのマイクロプログラムの実行順序を制御する手段と、
前記第２レベルのマイクロプログラムのシーケンス制御
フィールドの指定によシ、第２レベルのマイクロプログ
ラムの実行順序を制御する手段とを有し、第ルベルのマ
イクロプログラムの実行指示フィールドによシ、第ルベ
ルのマイクロプログラム内の実行開始アドレスを第２レ
ベルのマイクロプログラムアドレスに設定する手段と、
第ルベルのマイクロプログラム内の停止指示フィールド
の停止指示によシ、第ルベルのマイクロプログラムの実
行を中断し、更に第２レベルのマイクロプログラムのア
ドレス修飾フィールドによシ、第ルベルのマイクロアド
レスが修飾され、第２レベルのマイクロプログラム内の
再開指示フィールドの再開指示によシ、第ルベルのマイ
クロプログラムを前記修飾されたアト＝５− レスから再開させる手段を備えたことを特徴とする。
グラムを２レベルにＬ＆２レベルマイクロプログラム制
御方式において、第ルベルの制御記憶内に第２レベルの
マイクロプログラムの実行を指示する実行指示フィール
ドと、該第２レベルのマイクロプログラムの実行開始ア
ドレスを指定する実行アドレスフィールドと、第２レベ
ル自身のマイクロプログラム実行順序を制御するシーケ
ンス制御フィールドと、第ルベルのマイクロプログラム
を停止させる停止指示フィールドを有し、第２レベルの
制御記憶内に第２レベル自身のマイクロプログラムの実
行順序を制御するシーケンス制御フィールドと、第ルベ
ルのマイクロプログラムのアドレスを修飾するアドレス
修飾フィールドを有し、前記第ルベルのマイクロプログ
ラムのシーケンス制御フィールドの指定によシ、第ルベ
ルのマイクロプログラムの実行順序を制御する手段と、
前記第２レベルのマイクロプログラムのシーケンス制御
フィールドの指定によシ、第２レベルのマイクロプログ
ラムの実行順序を制御する手段とを有し、第ルベルのマ
イクロプログラムの実行指示フィールドによシ、第ルベ
ルのマイクロプログラム内の実行開始アドレスを第２レ
ベルのマイクロプログラムアドレスに設定する手段と、
第ルベルのマイクロプログラム内の停止指示フィールド
の停止指示によシ、第ルベルのマイクロプログラムの実
行を中断し、更に第２レベルのマイクロプログラムのア
ドレス修飾フィールドによシ、第ルベルのマイクロアド
レスが修飾され、第２レベルのマイクロプログラム内の
再開指示フィールドの再開指示によシ、第ルベルのマイ
クロプログラムを前記修飾されたアト＝５− レスから再開させる手段を備えたことを特徴とする。
次に図面を参照して本発明について説明する。
第１図は本発明の一実施例を示すブロック図である。第
ルベルの制御記憶（ＣＭＩ）１１と、第２レベルの制御
記憶（０Ｍ２）２１は、各々第２レベル制御記憶アドレ
スレジスタ（ＣＭＡＲ，１）１２と第２レベル制御記憶
アドレスレジスタ（ＣＭＡＲ２）２２で示される内容に
従い、制御記憶から情報を取シ出す。ＣＭＡＲＩ（１２
）には第２レベルアドレスセレクタ（８ＥＬ１）１３に
よシ第ルベルプログラムカウンタ（ＰＣＩ）１４、サブ
ルーチンスタック（８ＴＫ）ｉ ５、第２レベルジヤン
プアドレ６（ＪＵＭＰＩ）３１の内で第ルベルシーケン
ス制御フィールド（ｓｎＱｌ）３２の指定するものが選
択されラッチされる。ＣＭＡＩ−Ｌ２ （２１）には、
第２レベルアドレスセレクタ（８ｋＪｈ２）２３によシ
、Ｍ２レヘルフロクラムカウンタ（ＰＯ２）２４、ｇル
ベルのマイクロプログラムからの実行開始のアドレス（
ＥＸＡＤ）３３、第２レベルジャンプアドレ６− ス（ＪＵＭＰ２）３４のナカで第２レベルシーケンス制
御フイールド（ＳＥＱ２）３５と第ルベルのマイクロプ
ログラムからの実行指示フィールド（ＥＸＩＮ）３６で
指定されるものが選択されランチされる。
ルベルの制御記憶（ＣＭＩ）１１と、第２レベルの制御
記憶（０Ｍ２）２１は、各々第２レベル制御記憶アドレ
スレジスタ（ＣＭＡＲ，１）１２と第２レベル制御記憶
アドレスレジスタ（ＣＭＡＲ２）２２で示される内容に
従い、制御記憶から情報を取シ出す。ＣＭＡＲＩ（１２
）には第２レベルアドレスセレクタ（８ＥＬ１）１３に
よシ第ルベルプログラムカウンタ（ＰＣＩ）１４、サブ
ルーチンスタック（８ＴＫ）ｉ ５、第２レベルジヤン
プアドレ６（ＪＵＭＰＩ）３１の内で第ルベルシーケン
ス制御フィールド（ｓｎＱｌ）３２の指定するものが選
択されラッチされる。ＣＭＡＩ−Ｌ２ （２１）には、
第２レベルアドレスセレクタ（８ｋＪｈ２）２３によシ
、Ｍ２レヘルフロクラムカウンタ（ＰＯ２）２４、ｇル
ベルのマイクロプログラムからの実行開始のアドレス（
ＥＸＡＤ）３３、第２レベルジャンプアドレ６− ス（ＪＵＭＰ２）３４のナカで第２レベルシーケンス制
御フイールド（ＳＥＱ２）３５と第ルベルのマイクロプ
ログラムからの実行指示フィールド（ＥＸＩＮ）３６で
指定されるものが選択されランチされる。
第ルベルのマイクロプログラムから停止指示（８ＴＰＩ
Ｎ）３７が出されると、停止再開制御部（ＳＴＣＮＴ’
）２５によシ、停止信号（ＳＴＯＰ）３８が出され、Ｃ
ＭＡＲｌ（１２）の更新を禁止する。第ルベルのマイク
ロプログラムの再開は第２レベルのマイクロプログラム
の再開指示（ＳＴＡＲＴ）３９によシＳｉ’ＣＮＴ ２
５から５ＴＯＰ３８が解除される。
Ｎ）３７が出されると、停止再開制御部（ＳＴＣＮＴ’
）２５によシ、停止信号（ＳＴＯＰ）３８が出され、Ｃ
ＭＡＲｌ（１２）の更新を禁止する。第ルベルのマイク
ロプログラムの再開は第２レベルのマイクロプログラム
の再開指示（ＳＴＡＲＴ）３９によシＳｉ’ＣＮＴ ２
５から５ＴＯＰ３８が解除される。
この時第２レベルのマイクロプログラムのアドレス修飾
フィールド（ＡＤＭＯＤ）４０によシ、ＣＭＡＲｘ（１
１）が修飾される。ＣＭＩ（１１）から取り出されるマ
イクロ命令は第２レベルマイクロインストラクシヨンレ
ジスタ（ＣＭＩ几１）１６に入シ、０Ｍ２（２１）から
取り出されるマイクロ命令は第２レベルマイクロインス
トラクシヨンレジスタ（ＣＭＩＲ２）２６に入シ、各々
デコーダ（１）ＥＣＩ ） １７ 、 （ＤＥＣ２）２
７によりデコードされゲート制御信号を作る。
フィールド（ＡＤＭＯＤ）４０によシ、ＣＭＡＲｘ（１
１）が修飾される。ＣＭＩ（１１）から取り出されるマ
イクロ命令は第２レベルマイクロインストラクシヨンレ
ジスタ（ＣＭＩ几１）１６に入シ、０Ｍ２（２１）から
取り出されるマイクロ命令は第２レベルマイクロインス
トラクシヨンレジスタ（ＣＭＩＲ２）２６に入シ、各々
デコーダ（１）ＥＣＩ ） １７ 、 （ＤＥＣ２）２
７によりデコードされゲート制御信号を作る。
第２図は本発明におけるマイクロプログラムの一実施例
を示すフローチャートであ、す、一点鎖線の左側がＣＭ
２で実行されるマイクロ操作部であり、右側の部分が
ＣＭ １で実行されるマイクロ操作部である。また第３
図は、第ルベルの制御記憶の内容を示す図、第４図は第
２レベルの制御記憶の内容を示す図である。
を示すフローチャートであ、す、一点鎖線の左側がＣＭ
２で実行されるマイクロ操作部であり、右側の部分が
ＣＭ １で実行されるマイクロ操作部である。また第３
図は、第ルベルの制御記憶の内容を示す図、第４図は第
２レベルの制御記憶の内容を示す図である。
ＣＭＩの（ａ］番地が読み出されたとする。この時、０
Ｍ２の〔ａ〕番地のマイクロプログラムの実行が指示さ
れ、Ｃλｉ１ではｌ’１ｌ＝ｌ’１３を実行する。
Ｍ２の〔ａ〕番地のマイクロプログラムの実行が指示さ
れ、Ｃλｉ１ではｌ’１ｌ＝ｌ’１３を実行する。
ＣＭＩのシーケンス制御は＋１で、かつ停止指示が無い
ので、次アドレス［ａ＋１〕番地が読み出される。０Ｍ
２の（ｂ）番地の関数ＳＵＢを実行１−１−１ＣではＲ
２＝Ｒ２＋Ｒ５が実行される。ＣＭｌの７−クンス制御
は＋１でかつ停止指示が無いので次アドレス（ａ＋２）
番地が読み出され、Ｒ４＝Ｒ２十１が実行される。この
時ＣＭ２の実行指示フィールドは実行指示をしていない
のでＣＭｌ内のＣＭ２実行アドレスは無意味となる。し
かし、０Ｍ２け、先の〔ｂ〕番番地実行釦、０Ｍ２のシ
ーケンス制御フィールドが＋１指定となっていただめ連
続して（ｂ＋１）番地が実行されることになる。ここで
、停止指示が出されているため、〔α＋３〕番地の実行
が止められる。０Ｍ２では、関数ＳＵＢが（ｂ−１−ｎ
：］番目迄実行指示となっているので、ＣＭｌの停止に
かかわらず（ｂ＋ｎ）番目迄実行される。
ので、次アドレス［ａ＋１〕番地が読み出される。０Ｍ
２の（ｂ）番地の関数ＳＵＢを実行１−１−１ＣではＲ
２＝Ｒ２＋Ｒ５が実行される。ＣＭｌの７−クンス制御
は＋１でかつ停止指示が無いので次アドレス（ａ＋２）
番地が読み出され、Ｒ４＝Ｒ２十１が実行される。この
時ＣＭ２の実行指示フィールドは実行指示をしていない
のでＣＭｌ内のＣＭ２実行アドレスは無意味となる。し
かし、０Ｍ２け、先の〔ｂ〕番番地実行釦、０Ｍ２のシ
ーケンス制御フィールドが＋１指定となっていただめ連
続して（ｂ＋１）番地が実行されることになる。ここで
、停止指示が出されているため、〔α＋３〕番地の実行
が止められる。０Ｍ２では、関数ＳＵＢが（ｂ−１−ｎ
：］番目迄実行指示となっているので、ＣＭｌの停止に
かかわらず（ｂ＋ｎ）番目迄実行される。
０Ｍ２が［ｂ＋ｎ ）番地を実行すると再開指示が出さ
れるので、〔α＋３〕が読み出され、〔α＋３〕番地の
実行が始まる。ここでは、ＣＭｌのマイクロ操作はＮ
ＯＰ （Ｎｏ ０ｐｅｒａｔｉｏｎ）で操作指定が無く
、０Ｍ２のＣ番地のマイクロプログラムが実行される。
れるので、〔α＋３〕が読み出され、〔α＋３〕番地の
実行が始まる。ここでは、ＣＭｌのマイクロ操作はＮ
ＯＰ （Ｎｏ ０ｐｅｒａｔｉｏｎ）で操作指定が無く
、０Ｍ２のＣ番地のマイクロプログラムが実行される。
ここでは、ＣＭｌのシーケンス制御フィールドがｃｏｎ
ｄ ２で、Ｃム■２の条件 であるので、０Ｍ２からの
アドレス修飾を許し、条件が偽ならアドレス修飾フィー
ルドによシ指示される内容＋１０でアドレス修飾し、〔
α＋１３）番地を実行する。
ｄ ２で、Ｃム■２の条件 であるので、０Ｍ２からの
アドレス修飾を許し、条件が偽ならアドレス修飾フィー
ルドによシ指示される内容＋１０でアドレス修飾し、〔
α＋１３）番地を実行する。
もし条件が真であるなら、〔α＋４〕番地が実行される
。
。
このように停止、再開制御機構によシ、２つのマイクロ
プログラム間で処理時間の異なる機能が十更− 容易に実現でき、並列処理効率が艮く、かつ２レベルマ
イクロプログラム制御方式の持つプログラムの融通性や
変更の容易性が実現される。
プログラム間で処理時間の異なる機能が十更− 容易に実現でき、並列処理効率が艮く、かつ２レベルマ
イクロプログラム制御方式の持つプログラムの融通性や
変更の容易性が実現される。
本発明は、１２シヒのように、停止、再開制御と、第ル
ベルのマイクロプログラムから第２レベルのマイクロプ
ログラムの実行制御と、第２レベルから第ルベルの一フ
ィクロプログラムのアドレスを修飾する機構を利用する
ことによ抄、第ルベルのマイクロプログジムが容易に作
成され、また記憶語数も減少させることができ、また、
２つのマイクロプログラムの並列処理が効果的に実現さ
れる。
ベルのマイクロプログラムから第２レベルのマイクロプ
ログラムの実行制御と、第２レベルから第ルベルの一フ
ィクロプログラムのアドレスを修飾する機構を利用する
ことによ抄、第ルベルのマイクロプログジムが容易に作
成され、また記憶語数も減少させることができ、また、
２つのマイクロプログラムの並列処理が効果的に実現さ
れる。
萬１図は本発明の一実施例を示すブロック図、第２図は
本発ＩＦＩ （ｆＣおけるマイクロプログラムの一実施
例を示すフローチャート、第３図は第１図に示した一実
施例における第ルベルの制御記憶の内容を示す図、第４
図は同じく第２レベルの制御記憶の内容を示す図である
。 １０− １１・・・・・・第ルベルの制御記憶（ＣＭＩ ） 、
１２・・・・・・第ルベルの制御配憶アドレスレジスタ
（ＣＭＡＲＩ）、１３・・・・・・第２レベルアドレス
セレクタ（ＳＥＬＬ） 、１４・・・・・・第２レベル
プログラムカウンタ（ＰＣＩ）、１５・・・・・・サブ
ルーチンスタック（ＳＴＫ）、１６・・・・・・第２レ
ベルマイクロインストラクシヨンレジスタ （ｃＭＨｔ
ｉ ）、１７・・・・・・デコーダ（ＤＥＣＩ ）、２
１・・・・・・第２レベルの制御記憶（０Ｍ２）、２２
・・・・・・第２レベル制御記憶アドレスレジスタ（Ｃ
ＭＡＲ２）、２３・・・・・・第２レベルアドレスセレ
クタ（ＳＥＬ２）、２４・・・・・・第２レベルプログ
ラムカウンタ（ＰＯ２）、２５・・・・・・停止再開制
御部（ＳＴＣＮＴ）、２６・・・・・・第２レベルマイ
クロインストラクシヨンレジスタ（ＣＭＩＲ，２）、２
７・・・・・・デコーダ（ＤＥＣ２）、３１・・・・・
・第２レベルジヤンプアドレス（ＪＵＭＰＩ）、３２・
・・・・・第２レベルシーケンス制御フイールド（ＳＥ
ＱＩ ）、３３・・・・・・第ルベルのマイクロプログ
ラムからの実行開始の・アドレス（ＥＸＡＤ ’）、３
４・・・−・・第２レベルジヤンプアドレス（ＪＵＭＰ
２）、３５・・・・・・第２レベルシーケンス制御フイ
ールド（８ＥＱ２）、３６・・・・・・第ルベルのマイ
クロプログラムからの実行指示フィールド（ＥＸＩＮ）
、３７・・・・・・第ルベルのマイクロプログラムから
の停止指示（ＳＴＰＩＮ）、３Ｂ・・・・・停止信号（
Ｓ′ｌ０Ｐ）、３９・・・・・・第２レベルのマイクロ
プログラムの再開指示（ＳＴＡＲ，Ｔ）、４０・・・・
・・第２レベルのマイクロプログラムのアドレス修飾フ
ィールド（ＡＤＭＯＤ）。
本発ＩＦＩ （ｆＣおけるマイクロプログラムの一実施
例を示すフローチャート、第３図は第１図に示した一実
施例における第ルベルの制御記憶の内容を示す図、第４
図は同じく第２レベルの制御記憶の内容を示す図である
。 １０− １１・・・・・・第ルベルの制御記憶（ＣＭＩ ） 、
１２・・・・・・第ルベルの制御配憶アドレスレジスタ
（ＣＭＡＲＩ）、１３・・・・・・第２レベルアドレス
セレクタ（ＳＥＬＬ） 、１４・・・・・・第２レベル
プログラムカウンタ（ＰＣＩ）、１５・・・・・・サブ
ルーチンスタック（ＳＴＫ）、１６・・・・・・第２レ
ベルマイクロインストラクシヨンレジスタ （ｃＭＨｔ
ｉ ）、１７・・・・・・デコーダ（ＤＥＣＩ ）、２
１・・・・・・第２レベルの制御記憶（０Ｍ２）、２２
・・・・・・第２レベル制御記憶アドレスレジスタ（Ｃ
ＭＡＲ２）、２３・・・・・・第２レベルアドレスセレ
クタ（ＳＥＬ２）、２４・・・・・・第２レベルプログ
ラムカウンタ（ＰＯ２）、２５・・・・・・停止再開制
御部（ＳＴＣＮＴ）、２６・・・・・・第２レベルマイ
クロインストラクシヨンレジスタ（ＣＭＩＲ，２）、２
７・・・・・・デコーダ（ＤＥＣ２）、３１・・・・・
・第２レベルジヤンプアドレス（ＪＵＭＰＩ）、３２・
・・・・・第２レベルシーケンス制御フイールド（ＳＥ
ＱＩ ）、３３・・・・・・第ルベルのマイクロプログ
ラムからの実行開始の・アドレス（ＥＸＡＤ ’）、３
４・・・−・・第２レベルジヤンプアドレス（ＪＵＭＰ
２）、３５・・・・・・第２レベルシーケンス制御フイ
ールド（８ＥＱ２）、３６・・・・・・第ルベルのマイ
クロプログラムからの実行指示フィールド（ＥＸＩＮ）
、３７・・・・・・第ルベルのマイクロプログラムから
の停止指示（ＳＴＰＩＮ）、３Ｂ・・・・・停止信号（
Ｓ′ｌ０Ｐ）、３９・・・・・・第２レベルのマイクロ
プログラムの再開指示（ＳＴＡＲ，Ｔ）、４０・・・・
・・第２レベルのマイクロプログラムのアドレス修飾フ
ィールド（ＡＤＭＯＤ）。
Claims (1)
- マイクロプログラムを２レベルにした２レベルマイクロ
プログラム制御方式において、第ルベルの制御記憶内に
第２レベルのマイクロプログラムの実行を指示する実行
指示フィールドと、該第２レベルのマイクロプログラム
の実行開始アドレスを指定する実行アドレスフィールド
と、第２レベル自身のマイクロプログラム実行順序を制
御するシーケンス制御フィールドと、第ルベルのマイク
ロプログラムを停止させる停止指示フィールドを有し、
第２レベルの制御記憶内に第２レベル自身のマイクロプ
ログラムの実行順序を制御するシーケンス制御フィール
ドと、第ルベルのマイクロプログラムのアドレスを修飾
するアドレス修飾フィールドを有し、前記第ルベルのマ
イクロプログラムのシーケンス制御フィールドの指定に
よシ、第ルベルのマイクロプログラムの実行順序を制御
する手段と、前記第２レベルのマイクロプログラムのシ
ーケンス制御フィールドの指定によシ第２レベルのマイ
クロプログラムの実行順序を制御する手段とを有し、第
ルベルのマイクロプログラムの実行指示フィールドによ
シ、第ルベルのマイクロプログラム内の実行開始アドレ
スを第２レベルのマイクロプログラムアドレスに設定す
る手段と、第ルベルのマイクロプログラム内の停止指示
フィールドの停止指示によシ、第ルベルのマイクロプロ
グラムの実行を中断し、更に第２レベルのマイクロプロ
グラムのアドレス修飾フィールドによシ、第ルベルのマ
イクロアドレスが修飾され、第２レベルのマイクロプロ
グラム内の再開指示フィールドの再開指示によシ、第ル
ベルのマイクロプログラムを前記修飾されたアドレスか
ら再開させる手段を備えたことを特徴とするマイクロプ
ログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14325481A JPS5846440A (ja) | 1981-09-11 | 1981-09-11 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14325481A JPS5846440A (ja) | 1981-09-11 | 1981-09-11 | マイクロプログラム制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846440A true JPS5846440A (ja) | 1983-03-17 |
| JPS6226724B2 JPS6226724B2 (ja) | 1987-06-10 |
Family
ID=15334465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14325481A Granted JPS5846440A (ja) | 1981-09-11 | 1981-09-11 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846440A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603044A (ja) * | 1983-04-05 | 1985-01-09 | バロ−ス・コ−ポレ−シヨン | 制御装置 |
| JPS603043A (ja) * | 1983-04-05 | 1985-01-09 | ユニシス・コーポレイション | システムインタ−フエイスユニツト |
| JPS62105237A (ja) * | 1985-10-31 | 1987-05-15 | Nec Corp | マイクロプログラム制御装置 |
| JPS62108332A (ja) * | 1985-11-07 | 1987-05-19 | Nec Corp | マイクロプログラム制御装置 |
| JPS63263543A (ja) * | 1987-04-21 | 1988-10-31 | Fuji Electric Co Ltd | マルチレベルプログラミング方式 |
| JPH0272429A (ja) * | 1988-09-08 | 1990-03-12 | Nec Corp | マイクロプログラム制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479533A (en) * | 1977-12-07 | 1979-06-25 | Nec Corp | Data processing unit |
-
1981
- 1981-09-11 JP JP14325481A patent/JPS5846440A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479533A (en) * | 1977-12-07 | 1979-06-25 | Nec Corp | Data processing unit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603044A (ja) * | 1983-04-05 | 1985-01-09 | バロ−ス・コ−ポレ−シヨン | 制御装置 |
| JPS603043A (ja) * | 1983-04-05 | 1985-01-09 | ユニシス・コーポレイション | システムインタ−フエイスユニツト |
| JPS62105237A (ja) * | 1985-10-31 | 1987-05-15 | Nec Corp | マイクロプログラム制御装置 |
| JPS62108332A (ja) * | 1985-11-07 | 1987-05-19 | Nec Corp | マイクロプログラム制御装置 |
| JPS63263543A (ja) * | 1987-04-21 | 1988-10-31 | Fuji Electric Co Ltd | マルチレベルプログラミング方式 |
| JPH0272429A (ja) * | 1988-09-08 | 1990-03-12 | Nec Corp | マイクロプログラム制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6226724B2 (ja) | 1987-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3792441A (en) | Micro-program having an overlay micro-instruction | |
| JPH04306735A (ja) | 非同期割込み禁止機構 | |
| JPS6226724B2 (ja) | ||
| US4511983A (en) | Apparatus for controlling microinstructions stored in a data processing unit memory | |
| JP3055139B2 (ja) | マイクロプログラム制御方式 | |
| JPS582947A (ja) | 時間待合せ制御方式 | |
| JPS6122818B2 (ja) | ||
| JPS6227413B2 (ja) | ||
| CA1084628A (en) | Task management apparatus | |
| JPS62208127A (ja) | マイクロプログラム制御情報処理装置 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPS6218932B2 (ja) | ||
| JP2847863B2 (ja) | マイクロプロセッサ割込み制御方式 | |
| JPS59200343A (ja) | マイクロプログラム制御装置 | |
| JPS62130427A (ja) | メモリリ−ド／ライト方式 | |
| JPS6362769B2 (ja) | ||
| SU1124316A1 (ru) | Микро-ЭВМ | |
| JPS6330938A (ja) | マイクロプログラム制御装置 | |
| JPH0317134B2 (ja) | ||
| JPH02191034A (ja) | マイクロプログラム制御装置 | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPS6293734A (ja) | 情報処理装置 | |
| JPH0636161B2 (ja) | 情報処理装置 | |
| JPS6230648B2 (ja) | ||
| JPH02183330A (ja) | データ処理装置 |