JPH0272711A - デジタルフィルター装置 - Google Patents
デジタルフィルター装置Info
- Publication number
- JPH0272711A JPH0272711A JP22505188A JP22505188A JPH0272711A JP H0272711 A JPH0272711 A JP H0272711A JP 22505188 A JP22505188 A JP 22505188A JP 22505188 A JP22505188 A JP 22505188A JP H0272711 A JPH0272711 A JP H0272711A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal
- delay element
- power consumption
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデジタルフィルター装置に関する。
（従来技術）
第１図は公知のＦＩＲ型デジタルフィルターの構成例で
あり、１０１〜１０４は遅延素子、１０５〜１０９は係
数器、１１０は加算器である。
あり、１０１〜１０４は遅延素子、１０５〜１０９は係
数器、１１０は加算器である。
このフィルターは一般に群遅延特性がフラットである為
波形伝送が主目的であるＴＶ信号処理では好んで用いら
れる。
波形伝送が主目的であるＴＶ信号処理では好んで用いら
れる。
第２図はこのＦＩＲフィルターを使用したカメラの例を
示した図であり、イメージセンサ２０１で光電変換され
形成されたＲ、Ｇ、Ｂ信号はサンプルホールド回路２０
２でホールドされた後スイッチ２０３で点順次に切り替
えられ高帯域の輝度信号とされ、Ａ／ＤコンバータでＡ
／Ｄｉ換を行なうとともに、ブリニー補正やガンマ変換
を加えた後、スイッチ２０５で再びＲ，Ｇ％Ｂに分解さ
れ、それぞれがＦＩＲフィルター２０７．２０８．２０
９を通りここで帯域を制限されＲＧＢマトリクス２１０
に入る。ここで前記Ｒ１Ｇ、Ｂ信号は Ｒ−Ｙ＝Ｏ１７Ｒ−０、ＩＩＢ−０，５９Ｇ。
示した図であり、イメージセンサ２０１で光電変換され
形成されたＲ、Ｇ、Ｂ信号はサンプルホールド回路２０
２でホールドされた後スイッチ２０３で点順次に切り替
えられ高帯域の輝度信号とされ、Ａ／ＤコンバータでＡ
／Ｄｉ換を行なうとともに、ブリニー補正やガンマ変換
を加えた後、スイッチ２０５で再びＲ，Ｇ％Ｂに分解さ
れ、それぞれがＦＩＲフィルター２０７．２０８．２０
９を通りここで帯域を制限されＲＧＢマトリクス２１０
に入る。ここで前記Ｒ１Ｇ、Ｂ信号は Ｒ−Ｙ＝Ｏ１７Ｒ−０、ＩＩＢ−０，５９Ｇ。
Ｂ−Ｙ＝−０，３３Ｇ＋０．８９Ｂ−０，５９Ｇという
変換を受けて色差信号に変換される。
変換を受けて色差信号に変換される。
色差信号はその後エンコーダ２１１で変調され更にここ
でバーストも付加されＮＴＳＣ（あるいはＦＡＴ−等）
の標準テレビジョン信号が形成される。
でバーストも付加されＮＴＳＣ（あるいはＦＡＴ−等）
の標準テレビジョン信号が形成される。
一方、輝度信号はＡ／Ｄコンバータ２０４の出力信号で
ある輝度信号はそのままＦＩＲフィルター２１３で帯域
制限を受けた後ブランキング回路２１４でブランキング
信号が付加され加算器２１５で同期信号を付与され出力
される構成となっている。
ある輝度信号はそのままＦＩＲフィルター２１３で帯域
制限を受けた後ブランキング回路２１４でブランキング
信号が付加され加算器２１５で同期信号を付与され出力
される構成となっている。
（発明が解決しようとする問題点）
しかしながら上記従来例においては色信号に３つのＦ
Ｉ Ｒフィルター、輝度信号に１つのＦＩＲフィルター
を用いているので、計４つのＦＩＲフィルターが必要で
あり回路の規模及び動作時の消費電力が著しく大きくな
る欠点がある。
Ｉ Ｒフィルター、輝度信号に１つのＦＩＲフィルター
を用いているので、計４つのＦＩＲフィルターが必要で
あり回路の規模及び動作時の消費電力が著しく大きくな
る欠点がある。
そこで出願人は第３図のような構成の
ＦＩＲフィルターを用いることによりＦＩＲフィルター
の数を２つに減らすことができる様にしたものを提案し
ている。
の数を２つに減らすことができる様にしたものを提案し
ている。
これにつき以下第３図を用いて説明する。
第３図中３０１は撮像素子であり、ここで光電変換され
た各色Ｒ，Ｇ、Ｂ信号は３０２〜３０４のサンプルホー
ルド回路でホールドされ、その後スイッチ３０５で点順
次化を行なうことにより高帯域のＹ信号を形成する。そ
の後Ａ／ＤコンバークでＡ／Ｄ変換を行なうとともにニ
ー補正、ガンマ補正、ホワイトバランス補正が成される
。
た各色Ｒ，Ｇ、Ｂ信号は３０２〜３０４のサンプルホー
ルド回路でホールドされ、その後スイッチ３０５で点順
次化を行なうことにより高帯域のＹ信号を形成する。そ
の後Ａ／ＤコンバークでＡ／Ｄ変換を行なうとともにニ
ー補正、ガンマ補正、ホワイトバランス補正が成される
。
ここでデジタル化された信号は輝度信号としてＦＩＲフ
ィルター３３１で帯域制限され、その後ブランキング回
路３３２でブランキング信号が付加された後加算器７３
３で同期信号が付加され出力される。
ィルター３３１で帯域制限され、その後ブランキング回
路３３２でブランキング信号が付加された後加算器７３
３で同期信号が付加され出力される。
一方色信号処理も同一の点順次化Ｙ信号を用いる。
第３図３０７〜３２７から成るものが上記先願に係るＦ
ＩＲフィルターであり、３０７〜３１４は遅延素子、３
１５〜３２３は係数器、３２４〜３２６は加算器、３３
０はコントローラである。このＦＩＲフィルターは第４
図で説明的に示されるような構成となっている。すなわ
ち、直列接続された遅延素子３０７〜３１４、及び係数
器３１５〜３２３、加算器３２４〜３２６を用いて３つ
のＦＩＲフィルター：Ｆｌ、Ｆ２、Ｆ３が構成されてい
る。このフィルターは例えば時刻ｔ１では各遅延素子の
出力は第４図の四角で囲ったＸで示される様にＦｌ、Ｆ
２、Ｆ３の小Ｆ丁Ｈの出力は各々Ｒ，Ｇ、Ｂであり、こ
れが時刻ｔ２ではＢ、Ｒ，Ｇ、時刻ｔ３ではＧ、Ｂ、Ｒ
と変化してゆく。
ＩＲフィルターであり、３０７〜３１４は遅延素子、３
１５〜３２３は係数器、３２４〜３２６は加算器、３３
０はコントローラである。このＦＩＲフィルターは第４
図で説明的に示されるような構成となっている。すなわ
ち、直列接続された遅延素子３０７〜３１４、及び係数
器３１５〜３２３、加算器３２４〜３２６を用いて３つ
のＦＩＲフィルター：Ｆｌ、Ｆ２、Ｆ３が構成されてい
る。このフィルターは例えば時刻ｔ１では各遅延素子の
出力は第４図の四角で囲ったＸで示される様にＦｌ、Ｆ
２、Ｆ３の小Ｆ丁Ｈの出力は各々Ｒ，Ｇ、Ｂであり、こ
れが時刻ｔ２ではＢ、Ｒ，Ｇ、時刻ｔ３ではＧ、Ｂ、Ｒ
と変化してゆく。
３２７はこのようにばらばらになったＲ、Ｇ、Ｂ信号を
再び元のＲ，Ｇ、Ｂ信号に戻す為のスイッチであり、こ
の後Ｒ，Ｇ、Ｂ信号はＲＧＢマトリクス回路３２８で色
差信号に変換され、エンコーダ回路３２１で標準テレビ
ジョン信号になり、出力される。
再び元のＲ，Ｇ、Ｂ信号に戻す為のスイッチであり、こ
の後Ｒ，Ｇ、Ｂ信号はＲＧＢマトリクス回路３２８で色
差信号に変換され、エンコーダ回路３２１で標準テレビ
ジョン信号になり、出力される。
しかしながらこの先願でも消費電力がまだまだ大きいと
いう問題があった。一般にＩＣのプロセスは高速化する
ほどその規模が巨大になる傾向があり、消費電力も動作
周波数に応じて増加する。
いう問題があった。一般にＩＣのプロセスは高速化する
ほどその規模が巨大になる傾向があり、消費電力も動作
周波数に応じて増加する。
そこでフィルターを構成する場合も同様に低速で動かす
ことができれば消費電力を低くすることができる。
ことができれば消費電力を低くすることができる。
一毅にフィルターを低速で動かすことはサンプリングス
ピードを遅く変換する処理を行なうことであり、間引と
呼ばれる。第５図（Ａ）（Ｂ）（Ｃ）によりこの原理を
説明する。
ピードを遅く変換する処理を行なうことであり、間引と
呼ばれる。第５図（Ａ）（Ｂ）（Ｃ）によりこの原理を
説明する。
−毅にｆｌというサンプリングされたデジタル信号はデ
ジタル化されるときにブリフィルターによりそのナイキ
スト周波数ｆＳ／２に帯域制限を受しっている。今仮に
サンプリング周期をｆＳ ＝ｆＳ／２にする場合、そ
のまま間引すればナイキスト周波数で１°／２に対して
折り返しと呼ばれるノイズが発生する。そこで通常はデ
ジタルフィルターで帯域をｆＳ’／２に制限した後、間
引を行なう、だがこの場合フィルター自身はｆｌで動く
ことになる為、フィルターの消費電力は従来と全く変わ
らないことになる。
ジタル化されるときにブリフィルターによりそのナイキ
スト周波数ｆＳ／２に帯域制限を受しっている。今仮に
サンプリング周期をｆＳ ＝ｆＳ／２にする場合、そ
のまま間引すればナイキスト周波数で１°／２に対して
折り返しと呼ばれるノイズが発生する。そこで通常はデ
ジタルフィルターで帯域をｆＳ’／２に制限した後、間
引を行なう、だがこの場合フィルター自身はｆｌで動く
ことになる為、フィルターの消費電力は従来と全く変わ
らないことになる。
本発明はこのような従来技術の問題を解決することを目
的としている。
的としている。
（間屈点を解決する為の手段及び作用）このような目的
を達成する為に本願発明では小ＦＩＲフィルタの前に一
時記憶装置を備久、更にＦｌ、Ｆ２、Ｆ３の選択スイッ
チをコントロールすることによりフィルターとデシメー
タ（間引器）の構成を一体化し、これにより消費電力の
削減を計ったものである。
を達成する為に本願発明では小ＦＩＲフィルタの前に一
時記憶装置を備久、更にＦｌ、Ｆ２、Ｆ３の選択スイッ
チをコントロールすることによりフィルターとデシメー
タ（間引器）の構成を一体化し、これにより消費電力の
削減を計ったものである。
（実施例）
以下本発明のデジタルフィルター装置を図面を参照して
、その実施例について詳述する。
、その実施例について詳述する。
第６図に本発明における第１の実施例を示す。
今、サンプリング周波数ｆ１に対して、サンプリング周
波数をｆ８／２にする場合を考えると、サンプリング周
波数ｆＳでスイッチＹ信号が６０１〜６０８の遅延素子
に流れると、ｔ、における各遅延素子の出力は、第６図
ｔ＋ｄの状態になっており、以下、１サンプリング周期
ごとに、ｔａｄ、ｔｓｄ・・・・・・と変化する。それ
に対し出力信号は、ｔ、ｄに対しｔｏｏ、ｔｇｄに対し
ｔ、。というように、順次出力され、その後、この出力
信号のうちｊ＋ｏ、ｔｘ。、・・−・・・が使用されて
いく、すなわちｔｓｄの状態における出力ｔｗｏ、及び
ｔ４ｄ、ｔｇｄ、・・・・・・それぞれに対する出力ｔ
４ｏ＋ｔ、。、・・・・・・は用いない、そしてこの分
の時間を第７図示加算器６１９及び係数器６１６〜６１
８の計算時間に使用できるように、Ｆ、−Ｆ、の小ＦＩ
Ｒフィルター中にラッチ６１３〜６１５を設けた点に特
徴を有する。
波数をｆ８／２にする場合を考えると、サンプリング周
波数ｆＳでスイッチＹ信号が６０１〜６０８の遅延素子
に流れると、ｔ、における各遅延素子の出力は、第６図
ｔ＋ｄの状態になっており、以下、１サンプリング周期
ごとに、ｔａｄ、ｔｓｄ・・・・・・と変化する。それ
に対し出力信号は、ｔ、ｄに対しｔｏｏ、ｔｇｄに対し
ｔ、。というように、順次出力され、その後、この出力
信号のうちｊ＋ｏ、ｔｘ。、・・−・・・が使用されて
いく、すなわちｔｓｄの状態における出力ｔｗｏ、及び
ｔ４ｄ、ｔｇｄ、・・・・・・それぞれに対する出力ｔ
４ｏ＋ｔ、。、・・・・・・は用いない、そしてこの分
の時間を第７図示加算器６１９及び係数器６１６〜６１
８の計算時間に使用できるように、Ｆ、−Ｆ、の小ＦＩ
Ｒフィルター中にラッチ６１３〜６１５を設けた点に特
徴を有する。
その結果本発明のＦＩＲフィルターは、サンプリング周
波数ｆＳに対して１／２の周波数となるｆＳ゛のサンプ
リング周波数に間引を行なう際、フィルターの中で最も
消費電力の大きい係数器や加算器を動作周波数ｆＳ゛に
て駆動させることができる。
波数ｆＳに対して１／２の周波数となるｆＳ゛のサンプ
リング周波数に間引を行なう際、フィルターの中で最も
消費電力の大きい係数器や加算器を動作周波数ｆＳ゛に
て駆動させることができる。
第８図は、本発明における第２の実施例を示すもので、
ラッチを小ＦＩＲ側に持つのではなく、共通遅延素子群
６０１〜６０７に対し前段に１つラッチ回路６０８を設
け、遅延素子に表われる出力が、第６図の前記実施例に
おいてあらかじめ６１３〜６１５のラッチ回路によりｔ
＋ｄ、ｔｉｄ ｔ ＠ｄのタイミングで保持される信
号が、各遅延素子に現われる構成としたものである。
ラッチを小ＦＩＲ側に持つのではなく、共通遅延素子群
６０１〜６０７に対し前段に１つラッチ回路６０８を設
け、遅延素子に表われる出力が、第６図の前記実施例に
おいてあらかじめ６１３〜６１５のラッチ回路によりｔ
＋ｄ、ｔｉｄ ｔ ＠ｄのタイミングで保持される信
号が、各遅延素子に現われる構成としたものである。
本実施例によれば、第１の実施例に対して、たとえば、
９ＴＡＰのフィルターを１／２に間引きする場合、小Ｆ
ＩＲに含まれるラッチ回路の数が第１実施例では９だっ
たものを０にすることができる他、遅延素子に関しても
、第８図示の第２実施例の場合、サンプリング周波数ｆ
Ｓで駆動されるのはラッチ回路６０８のみであり、遅延
素子群６０１〜６０７はその１／２のサンプリング周波
数ｆ１°で駆動することができるため、消費電力を大幅
に節約することができる。
９ＴＡＰのフィルターを１／２に間引きする場合、小Ｆ
ＩＲに含まれるラッチ回路の数が第１実施例では９だっ
たものを０にすることができる他、遅延素子に関しても
、第８図示の第２実施例の場合、サンプリング周波数ｆ
Ｓで駆動されるのはラッチ回路６０８のみであり、遅延
素子群６０１〜６０７はその１／２のサンプリング周波
数ｆ１°で駆動することができるため、消費電力を大幅
に節約することができる。
なお、前記第１、第２実施例は、いずれもＲＧＢのイメ
ージセンサ−の信号処理における水平ＦＩＲフィルター
について述べたが、本発明は、これに限定されるもので
はなく１例えば、このフィルターを垂直方向のＦＩＲ（
アパーチャ補償等）に用いることもできる他、ＲＧＢ以
外のイメージセンサ−の信号（例えばＭｇ、Ｃ７゜Ｙｅ
、Ｗ等の補色）にも使用できる。また、間引きも１／２
に限るものではなく、１７ｍに自由に設定できることは
言うまでもない、また、このデジタルフィルターは、単
に、カメラ信号処理に限定したものではないことは言う
までもない。
ージセンサ−の信号処理における水平ＦＩＲフィルター
について述べたが、本発明は、これに限定されるもので
はなく１例えば、このフィルターを垂直方向のＦＩＲ（
アパーチャ補償等）に用いることもできる他、ＲＧＢ以
外のイメージセンサ−の信号（例えばＭｇ、Ｃ７゜Ｙｅ
、Ｗ等の補色）にも使用できる。また、間引きも１／２
に限るものではなく、１７ｍに自由に設定できることは
言うまでもない、また、このデジタルフィルターは、単
に、カメラ信号処理に限定したものではないことは言う
までもない。
（発明の効果）
以上述べたように１本発明によれば、フィルターとデシ
メーターを一体化させることができ、特にフィルターに
おいて、最も電力を消費させる乗算器や加算器を低速で
駆動させることができる。そのため消費電力を大幅に節
約するとか可能になる他、ＩＣパッケージにおける熱容
量も軽減できるため、小型化にも効果がある。
メーターを一体化させることができ、特にフィルターに
おいて、最も電力を消費させる乗算器や加算器を低速で
駆動させることができる。そのため消費電力を大幅に節
約するとか可能になる他、ＩＣパッケージにおける熱容
量も軽減できるため、小型化にも効果がある。
第１図は従来のＦＩＲフィルターの１例を示すブロック
図、 第２図は従来のデジタル信号処理を、用いたカメラの一
例を示すブロック図、 第３図は本発明の先願におけるカメラの構成を示すブロ
ック図、 第４図は第３図におけるカメラに用いられてぃるデジタ
ルフィルターのブロック図、 第５図はデジタルフィルターとデシメーションを説明す
るための図、 第６図は本発明の第１の実施例を示すブロック図、 第７図は本発明の第１の実施例の動作を説明するための
ブロック図 第８図は本発明における第２の実施例を説明すためのブ
ロック図である。 第６ 手 糸売 ネ由 正 書（方式） ％式％ 発明の名称 デジタルフィルター装置 ３、補正をする者 事件との関係
図、 第２図は従来のデジタル信号処理を、用いたカメラの一
例を示すブロック図、 第３図は本発明の先願におけるカメラの構成を示すブロ
ック図、 第４図は第３図におけるカメラに用いられてぃるデジタ
ルフィルターのブロック図、 第５図はデジタルフィルターとデシメーションを説明す
るための図、 第６図は本発明の第１の実施例を示すブロック図、 第７図は本発明の第１の実施例の動作を説明するための
ブロック図 第８図は本発明における第２の実施例を説明すためのブ
ロック図である。 第６ 手 糸売 ネ由 正 書（方式） ％式％ 発明の名称 デジタルフィルター装置 ３、補正をする者 事件との関係
Claims (1)
- （１）複数の遅延素子と複数の係数器及びその係数器出
力の和を作る１つ以上の加算器を有するデジタルフィル
ターにおいて、前記遅延素子とは別にサンプリング周期
ｆ＿Ｓに対して１／ｍなる周期ｆ＿Ｓ’にてデータを保
持する記憶素子を前記遅延素子と係数器の間に有するデ
ジタルフィルター装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225051A JP2632959B2 (ja) | 1988-09-07 | 1988-09-07 | デジタルフィルター装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225051A JP2632959B2 (ja) | 1988-09-07 | 1988-09-07 | デジタルフィルター装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272711A true JPH0272711A (ja) | 1990-03-13 |
| JP2632959B2 JP2632959B2 (ja) | 1997-07-23 |
Family
ID=16823268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225051A Expired - Fee Related JP2632959B2 (ja) | 1988-09-07 | 1988-09-07 | デジタルフィルター装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2632959B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0562493A (ja) * | 1990-07-30 | 1993-03-12 | American Teleph & Telegr Co <Att> | ランダム・アクセス・メモリを用いたデイジタル・シフト・レジスタ |
| KR20170056429A (ko) | 2015-11-13 | 2017-05-23 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
| US10090881B2 (en) | 2015-11-13 | 2018-10-02 | Renesas Electronics Corporation | Semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621312A (ja) * | 1985-06-27 | 1987-01-07 | Toshiba Corp | デイジタルフイルタ |
| JPS6251669A (ja) * | 1985-08-30 | 1987-03-06 | Nippon Soda Co Ltd | ２−フエニル−４，５，６，７−テトラヒドロ−２ｈ−インダゾ−ル誘導体、その製造方法、及び除草剤 |
-
1988
- 1988-09-07 JP JP63225051A patent/JP2632959B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621312A (ja) * | 1985-06-27 | 1987-01-07 | Toshiba Corp | デイジタルフイルタ |
| JPS6251669A (ja) * | 1985-08-30 | 1987-03-06 | Nippon Soda Co Ltd | ２−フエニル−４，５，６，７−テトラヒドロ−２ｈ−インダゾ−ル誘導体、その製造方法、及び除草剤 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0562493A (ja) * | 1990-07-30 | 1993-03-12 | American Teleph & Telegr Co <Att> | ランダム・アクセス・メモリを用いたデイジタル・シフト・レジスタ |
| KR20170056429A (ko) | 2015-11-13 | 2017-05-23 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
| US10090881B2 (en) | 2015-11-13 | 2018-10-02 | Renesas Electronics Corporation | Semiconductor device |
| US11431378B2 (en) | 2015-11-13 | 2022-08-30 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2632959B2 (ja) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751254B2 (ja) | 固体撮像装置の信号処理回路 | |
| JPH04269091A (ja) | カラーテレビジョンカメラ装置 | |
| GB2114854A (en) | Solid state cameras | |
| US5801772A (en) | Digital video camera apparatus and aspect ratio converting apparatus | |
| JPS6129197B2 (ja) | ||
| JPH0272711A (ja) | デジタルフィルター装置 | |
| JP2529221B2 (ja) | 撮像装置 | |
| JPH0488784A (ja) | カラー撮像素子及び信号処理方式 | |
| JPH02107091A (ja) | ビデオカメラの信号処理回路 | |
| JPH0223076B2 (ja) | ||
| US5229859A (en) | Image pickup apparatus for full line reading | |
| US6266101B1 (en) | Y/C separator | |
| JP2703928B2 (ja) | 撮像装置 | |
| JP2703931B2 (ja) | 撮像装置 | |
| JP2715163B2 (ja) | 撮像装置 | |
| JP2861055B2 (ja) | 画像信号処理装置 | |
| JPH0488785A (ja) | カラー撮像素子及び信号処理装置 | |
| KR100226732B1 (ko) | 씨씨디 영상 신호의 처리장치 | |
| JPS60127883A (ja) | デイジタルカメラ | |
| JPH01303890A (ja) | カラー信号処理装置 | |
| JPS6024793A (ja) | カラ−固体撮像装置 | |
| JPH01286596A (ja) | 画像信号の出力装置 | |
| JPH04311165A (ja) | Ｃｃｄカメラ | |
| JPH05130631A (ja) | 色相処理回路 | |
| KR970078456A (ko) | 색신호 처리회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |