JPH027285A

JPH027285A - バブルメモリ装置

Info

Publication number: JPH027285A
Application number: JP63156938A
Authority: JP
Inventors: Hiroyuki Shibata; 博之柴田; Keiichi Kaneko; 金子　啓一; Shoichi Obata; 小幡　昌一; Katsunori Tanaka; 克憲田中; Naoki Matsui; 直紀松井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-06-27
Filing date: 1988-06-27
Publication date: 1990-01-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕複数のバブルメモリブロックから１つのバブルメモリブ
ロックを選択し、その選択されたバブルメモリブロック
をファンクションドライバーで駆動するバブルメモリ装
置に関し、メモリの動作特性を向上することを目的とし、複数のバ
ブルメモリブロックと、該複数のバブルメモリブロック
から１つのバブルメモリブロックを選択して電源電圧を
印加するスイッチング手段と、前記選択されたバブルメ
モリブロックを駆動制御するファンクション駆動手段と
、前記スイッチング手段に並列に接続された抵抗手段と
を具備するように構成する。

〔産業上の利用分野〕

本発明はバブルメモリ装置に関し、特に、複数のバブル
メモリブロックから１つのバブルメモリブロックを選択
し、その選択されたバブルメモリブロックをファンクシ
ョンドライバーで駆動するバブルメモリ装置に関する。

〔従来の技術〕

従来、メモリ装置の大容量化の要求に伴って、複数のバ
ブルブロックを並列に接続し、それら複数のバブルメモ
リブロックから１つのバブルメモリブロックを選択して
ファンクションドライバーで駆動する構成のバブルメモ
リ装置が提案されている。

第３図は従来のバブルメモリ装置の一例を示すブロック
回路図である。同図に示されるように、バブルメモリ装
置は、並列に接続された複数のバブルメモリブロック１
５１．１５２．・−’＋　１５Ｎを備えている。

バブルメモリブロック１５１は、例えば、４つの１Ｍビ
ットバブルメモリ１５１ａ、　１５１ｂ、　１５１ｃ、
　１５１ｄ　テ構成され、それらバブルメモリ１５１ａ
、　１５１ｂ、　１５１ｃ、　１５１ｄは、それぞれ逆
流防止用ダイオード１６１ａ、　１６１ｂ。

１６１ｃ、　１６１ｄを介してファンクション駆動部（
ファンクションドライバー）　１０２の各ファンクショ
ン駆動回路１０２ａ、　１０２ｂ、　１０２ｃ、　１０
２ｄに接続されティる。

バブルメモリブロック１５２．　．１５Ｎは、バブルメ
モリブロック１５１　と同様な構成とされ、それぞれ逆
流防止用ダイオード１６２ａ、１６２ｂ、１６２ｃ、１
６２ｄ；　　；１６Ｎａ。

１６Ｎｂ、　１６Ｎｃ、　１６Ｎｄを介してファンクシ
ョン駆動部１０２の各ファンクション駆動回路１０２ａ
、　１０２ｂ、　１０２ｃ、　１０２ｄに共通接続され
ている。そして、各バブルメモリブロック１５１．１５
２．　．１５Ｎは、それぞれスイッチング回路１３１．
１３２．　．１３Ｎにより正の電源電圧子Ｖが選択的に
印加されるようになされている。ここで、バブルメモリ
ブロック１５１．１５２．．１５Ｎのファンクションゲ
ート　（バブルメモリブロックとスイッチング回路との
接続個所）には、それぞれ一端が負の電源電圧−■に接
続された抵抗器１４１．１４２゜１４Ｎが接続されてい
る。また、スイッチング回路１３１、１３２．−、１３
Ｎはトランジスタ等のスイッチング素子で構成されてい
る。

具体的に、例えば、１番のバブルメモリブロック１５１
　を選択してファンクション駆動部１０２で駆動制御す
る場合、１番のスイッチング回路１３１だけをスイッチ
オン状態として１番のバブルメモリブロック１５１にだ
け正の電源電圧子Ｖを印加し、２番以降のスイッチング
回路１３２．　．１３Ｎをスイッチオフ状態として他の
バブルメモリブロック１５２゜・・、１５Ｎには正の電
源電圧子Ｖが印加されないようにする。これにより、バ
ブルメモリブロック１５１には正の電源電圧＋Ｖから負
の電源電圧−Ｖに向かってファンクションゲート駆動電
流が流れる。

このとき、２番以降のバブルメモリブロック１５２゜、
１５Ｎのファンクションゲートにはそれぞれ抵抗器１４
２．−、１４Ｎを介して負の電源電圧−Ｖが印加され、
また、ファンクション駆動部１０２と２番以降のバブル
メモリブロック１５２．−、１５Ｎとの間にはダイオー
ド１６２ａ、　１６２ｂ、　１６２Ｃ，１６２ｄニー：
１６Ｎａ、　１６Ｎｂ、　１６Ｎｃ。

１６Ｎｄが設けられているので、２番以降のバブルメモ
リブロック１５２．　−、１５Ｎには電流が流れず、フ
ァンクションゲートは非動作状態となる。このように、
従来のバブルメモリ装置は、スイッチング回路１３１．
１３２．　．１３Ｎの内の１つを選択的にオン状態とす
ることによって、任意のバブルメモリブロックを選択し
てファンクション駆動部１０２で駆動制御することがで
きるようになされている。

〔発明が解決しようとする課題〕

上述したように、従来のバブルメモリ装置は、１つのフ
ァンクション駆動部１０２により複数のバブルメモリブ
ロック１５１．１５２．　．１５Ｎを選択的に駆動制御
するために、各バブルメモリブロック１５１゜１５２、
・・、１５Ｎとファンクション駆動部１０２との間には
逆流防止用ダイオードが設けられている。

第４図は第３図のプルメモリ装置における課題を説明す
るための図であり、同図（ａ）は正常な波形（レプリケ
ータの電流波形）を示し、同図（ｂ）は第３図のバブル
メモリ装置における電流波形を示すものである。

すなわち、第３図に示すような構成を有する従来のバブ
ルメモリ装置において、バブルメモリブロック１５１．
１５２．−、１５Ｎとファンクション駆動部１０２との
間（ファンクション駆動部１０２の正電位側出力端）に
は複数の逆流防止用ダイオード１６１ａ、　１６１ｂ。

１６１Ｃ，１６１ｄ；１６２ａ、　１６２ｂ、　１６２
ｃ、　１６２ｄ；−；１６Ｎａ、　１６Ｎｂ。

１６Ｎｃ、　１６Ｎｄが設けられている。そのため、フ
ァンクション駆動部１０２の正電位側出力端における電
流波形は、例えば、第４図（ａ）　に示されるように、
正常であっても、実際にバブルメモリブロックのファン
クションゲートを流れる電流波形は逆流防止用ダイオー
ドの接合容量の影響により、例えば、第４図（ｂ）　に
示されるように、歪みが生じていることがあった。この
ように、ファンクションゲートを流れる電流波形に歪み
が生じていると、バブルの発生およびレプリケート等を
正確に行えず、メモリの動作特性が低下することがあっ
た。

本発明は、上述した従来技術が有する課題に鑑み、メモ
リの動作特性を向上することを目的とする。

〔課題を解決するための手段〕

第１図は本発明に係るバブルメモリ装置の原理を示すブ
ロック図である。

本発明によれば、複数のバブルメモリブロック１１、１
２．　　・、ＩＮと、該複数のバブルメモリブロック１
１、１２．　　、ＩＮから１つのバブルメモリブロック
を選択して電源電圧を印加するスイッチング手段３と、
前記選択されたバブルメモリブロックを駆動制御するフ
ァンクション駆動手段２と、前記スイッチング手段３に
並列に接続された抵抗手段４とを具備するバブルメモリ
装置が提供される。

〔作　用〕

上述した構成を有する本発明のバブルメモリ装置によれ
ば、スイッチング手段３により複数のバブルメモリブロ
ック１１．１２．・−、ＩＮから１つのバブルメモリブ
ロック、例えば、１番のバブルメモリブロック１１が選
択されて正の電源電圧＋Ｖが印加される。そして、正の
電源電圧＋Ｖが印加されて動作状態となった１番のバブ
ルメモリブロック１１は、ファンクション駆動手段２に
より駆動制御される。

このとき、例えば、スイッチング手段３により選択され
ていない２番以降のバブル、メモリブロック１２．、Ｉ
Ｎは、スイッチング手段３に並列に接続された抵抗手段
４によって、２番以降のバブルメモリブロック１２９．
・、ＩＮのファンクションゲートの電位（スイッチング
手段３とバブルメモリブロック１２．−、、　ＩＮとの
接続個所の電位）が正の電源電圧子Ｖの電位に維持され
ている。ここで、抵抗手段４の抵抗値は、スイッチング
手段３により非選択とされているバブルメモリブロック
に流れる電流がそれらのバブルメモリブロックの動作に
影響を及ぼさない微小電流となるように設定されている
。

このように、スイッチング手段３により選択された１番
のバブルメモリブロック１１と、スイッチング手段３に
より非選択状態とされている２番以降バブルメモリブロ
ック１２．１３．、ＩＮとは、ファンクションゲートに
印加される電圧が共に正の電源電圧＋Ｖであり、インピ
ーダンスが異なるだけであるため、ファンクションゲー
トを流れる電流波形に歪みが生じることはない。すなわ
ち、本発明のバブルメモリ装置は、バブルメモリブロッ
クの切替えをスイッチング手段と抵抗手段により行うこ
とによって、ダイオードによる接合容量の影響を無くし
、メモリの動作特性を向上することができる。

〔実施例〕

以下、図面を参照して本発明に係るバブルメモリ装置を
説明する。

第２図は本発明のバブルメモリ装置の一実施例を示すブ
ロック回路図である。同図に示されるように、本実施例
のバブルメモリ装置は、並列に接続された複数のバブル
メモリブロック１１．１２．−・、ＩＮを備えている。

これら複数のバブルメモリブロック１１．１２．　　、
ＩＮは同一の構成とされていて、例えば、バブルメモリ
ブロック１１は、４つのＩＭビットバブルメモリｌｌａ
、　ｌｌｂ、　ｌｌｃ、’　ｌｉｄで構成されている。

バブルメモリｌｌａ、　ｌｌｂ、　ｌｌｃ、　ｌｌｄは
、それぞれファンクション駆動部（ファンクションドラ
イバー）２の各ファンクション駆動回路２ａ、　２ｂ、
　２ｃ、　２ｄに接続されている。ここで、１Ｍビット
バブルメモｉ月１ａ、　ｌｌｂ、　Ｈｃ、　ｌｉｄおよ
びファンクシＥｌン駆動回路２ａ、　２ｂ、　２ｃ、　
２ｄは、従来から一般的に使用されているものであり、
４Ｍビットのバブルメモリブロックはこれら従来のバブ
ルメモリおよびファンクション駆動回路を使用したもの
である。本発明におけるバブルメモリブロックは、上記
の４Ｍビットのものに限定されないのはもちろんである
。

各バブルメモリブロック１１．１２．、ＩＮは、それぞ
れスイッチング回路３１．３２．・・、３Ｎにより正の
電源電圧子Ｖが選択的に印加されるようになされている
。このスイッチング回路３１．３２．　．３Ｎは、例え
ば、トランジスタ等のスイッチング素子で構成され、各
スイッチング回路３１．３２．　．３Ｎには、それぞれ
抵抗器４１，４２．　．４Ｎが並列に接続されている。

ここで、抵抗器４１．４２．・・・、４Ｎの抵抗値は、
非選択とされているバブルメモリブロック１２．１３゜
ＩＮに流れる電流がそれらのバブルメモリブロック１２
、１３．−、　ＩＮの動作に影響を及ぼさない微小電流
（例えば、数μＡ程度）となるように設定すればよく、
具体的に１．１００にΩ〜数１０ＯＫΩ程度に設定する
のが好ましい。

以上の構成を有するバブルメモリ装置において、例えば
、ファンクション駆動部２で１番のバブルメモリブロッ
ク１１を駆動制御する場合、１番のスイッチング回路３
１だけをスイッチオン状態とし、２番以降のスイッチン
グ回路３２．　．３Ｎをスイッチオフ状態とする。これ
により、１番のバブルメモリブロック１１のファンクシ
ョンゲートには、抵抗器４１を介することなく直接圧の
電源電圧子Ｖが印加され、１番のバブルメモリブロック
１１およびファンクション駆動部２を介して正の電源電
圧子Ｖから負の電源電圧−■に向かってファンクション
駆動電流が流れる。すなわち、１番のバブルメモリブロ
ック１１がファンクション駆動部２により駆動制御され
ることになる。このとき、２番以降のバブルメモリブロ
ック１２．、ＩＮに接続された各スイッチング回路３２
．−、、３Ｎはスイッチオフ状態となっているので、こ
れら２番以降のバブルメモリブロック１２．、ＩＮのフ
ァンクションゲートはそれぞれ抵抗器４２．　．４Ｎを
介して正の電源電圧子Ｖが印加されることになる。ここ
で、抵抗器の抵抗値は、非選択とされているバブルメモ
リブロックに流れる電流がそれらのバブルメモリブロッ
クの動作に影響を及ぼさない微小電流となるように設定
されているので、２番以降のバブルメモリブロック１２
．・、ＩＮのファンクションゲートの電位は正の電源電
圧＋Ｖの電位となるが、インピーダンスが高いので動作
可能な駆動電流は流れない。

従って、非選択状態のバブルメモリブロックが選択され
るとき、例えば、スイッチング回路３１がオフ状態から
オン状態に変化して１番のバブルメモリブロック１１が
非選択状態から選択状態に変化するとき、１番のバブル
メモリブロック１１のファンクションゲートに印加され
る電圧は、スイッチング回路３１のオフ状態とオン状態
とで共に正の電源電圧＋Ｖとなっているが、インピーダ
ンス変化によりスイッチング回路３１がオン状態となる
と、バブルメモリブロック１１のファンクションゲート
に動作可能な駆動電流が流れる。この結果、１番のバブ
ルメモリブロック１１が選択されてファンクション駆動
部２により駆動制御されることになる。

このように、本実施例のバブルメモリ装置は、スイッチ
ング部３のオン・オフ制御によりバブルメモリブロック
のファンクションゲートに流れるファンクション駆動電
流を制御して任意のバブルメモリブロックをファンクシ
ョン駆動部２で駆動制御するように構成されているため
、ファンクションゲートを流れる電流波形に歪みが生じ
ることはない。すなわち、第３図に示した従来のバブル
メモリ装置のようにダイオードの接合容量の影響を受け
ることがないので、バブルの発生およびレプリケート等
を正確に行うことができ、従来のバブルメモリ装置に比
して、メモリの動作特性を大幅に向上させることができ
る。

〔発明の効果〕

以上、詳述したように、本発明に係るバブルメモリ装置
は、バブルメモリブロックの切替えをスイッチング手段
と抵抗手段により行うことによって、メモリの動作特性
を向上することができる。

【図面の簡単な説明】

第１図は本発明に係るバブルメモリ装置の原理を示すブ
ロック図、第２図は本発明のバブルメモリ装置の一実施例を示すブ
ロック回路図、第３図は従来のバブルメモリ装置の一例を示すブロック
回路図、第４図は第３図のプルメモリ装置における課題を説明す
るための図である。〔符号の説明〕１１、１２．　　、ＩＮ・・・バブルメモリブロック、
２・・・ファンクション駆動手段、２ａ、　２ｂ、　２ｃ、　２ｄ・・・ファンクション駆
動回路、３・・・スイッチング手段、３１．３２．・−，３Ｎ・・・スイッチング回路、４・
・・抵抗手段、４１．４２．・−，４Ｎ・・・抵抗器。

Claims

【特許請求の範囲】１、複数のバブルメモリブロック（１１、１２、・・・
・・、１Ｎ）と、該複数のバブルメモリブロックから１つのバブルメモリ
ブロックを選択して電源電圧を印加するスイッチング手
段（３）と、前記選択されたバブルメモリブロックを駆動制御するフ
ァンクション駆動手段（２）と、前記スイッチング手段
に並列に接続された抵抗手段（４）とを具備するバブル
メモリ装置。２、前記抵抗手段の抵抗値は、前記スイッチング手段に
より非選択とされているバブルメモリブロックに流れる
電流が該バブルメモリブロックの動作に影響を及ぼさな
い微小電流となるように設定されている特許請求の範囲
第１項に記載の装置。