JPH0274097A - 電子部品のリード端子の半田付け方法 - Google Patents
電子部品のリード端子の半田付け方法Info
- Publication number
- JPH0274097A JPH0274097A JP22711588A JP22711588A JPH0274097A JP H0274097 A JPH0274097 A JP H0274097A JP 22711588 A JP22711588 A JP 22711588A JP 22711588 A JP22711588 A JP 22711588A JP H0274097 A JPH0274097 A JP H0274097A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- glycerin
- lead terminal
- soldered
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
表面実装部品のリード端子をプリント基板等に半田付け
する方法に関し、 リード端子の半田付は不良の発生を防止する方法の提供
を目的とし、 電子部品のパッケージの側面より導出したリード端子を
プリント基板に半田付けするに際し、当該リード端子の
半田付けすべき部分を除く全面にグリセリンを塗布した
後に半田付けを行い、半田付は完了後に前記グリセリン
を洗浄除去するように構成する。
する方法に関し、 リード端子の半田付は不良の発生を防止する方法の提供
を目的とし、 電子部品のパッケージの側面より導出したリード端子を
プリント基板に半田付けするに際し、当該リード端子の
半田付けすべき部分を除く全面にグリセリンを塗布した
後に半田付けを行い、半田付は完了後に前記グリセリン
を洗浄除去するように構成する。
本発明は、表面実装部品のリード端子をプリント基板等
に半田付けする方法に関する。
に半田付けする方法に関する。
第３図は従来の半導体部品のＪ形す−ド端子の形状図で
あって、第３図（ａ）は正面図、第３図（ｂ）は要部側
面図を示す。両図において、１は半導体部品のパッケー
ジ、２は帯板状のＪ形す−ド端子を示す。このＪ形す−
ド端子は、互いに内側に湾曲させる形状の時はプリント
基板に実装する場合にその半導体部品の実装面積を少な
くできる効果がある。
あって、第３図（ａ）は正面図、第３図（ｂ）は要部側
面図を示す。両図において、１は半導体部品のパッケー
ジ、２は帯板状のＪ形す−ド端子を示す。このＪ形す−
ド端子は、互いに内側に湾曲させる形状の時はプリント
基板に実装する場合にその半導体部品の実装面積を少な
くできる効果がある。
第４図は従来のＪ形す−ド端子の半田付は工程図を示し
、第４図（ａｌは準備完了状態、第４図（ｂ）は正常な
半田付は完了状態、第４図（Ｃ）は異常な半田付は開始
状態、第４図（ｄｌは異常半田付けの途中状態、第４図
ｔｅｌは異常半田付は完了状態をそれぞれ示している。
、第４図（ａｌは準備完了状態、第４図（ｂ）は正常な
半田付は完了状態、第４図（Ｃ）は異常な半田付は開始
状態、第４図（ｄｌは異常半田付けの途中状態、第４図
ｔｅｌは異常半田付は完了状態をそれぞれ示している。
第４図（ａｌにおいて、３は半田付けを行うプリント基
板、４はプリント基板３の半田付けを行う個所に加工さ
れた銅メツキでその厚みは略３０〜５０−１５は銅メツ
キ４の表面に加工された半田メツキでその厚みは略２０
ｔｔｍｚ ６は半田メツキ５の表面に塗布された半田ペ
ーストでその厚みは略３５０Ｊ！ｒａあり、その半田ペ
ースト６に若干埋め込まれるようにＪ形す−ド端子２の
先端の湾曲部が載置されている。
板、４はプリント基板３の半田付けを行う個所に加工さ
れた銅メツキでその厚みは略３０〜５０−１５は銅メツ
キ４の表面に加工された半田メツキでその厚みは略２０
ｔｔｍｚ ６は半田メツキ５の表面に塗布された半田ペ
ーストでその厚みは略３５０Ｊ！ｒａあり、その半田ペ
ースト６に若干埋め込まれるようにＪ形す−ド端子２の
先端の湾曲部が載置されている。
第４図ｆｂｌにおいて、正常な半田付けは第４図ｆａ）
の状態を半田ペースト６と半田メツキ５が略同時に溶融
するように加熱した場合に、Ｊ形す−ド端子２の先端の
湾曲部と銅メツキ４との間に図示する矢印方向に溶融半
田の表面張力が作用して溶着した半田５゛によって完了
する。
の状態を半田ペースト６と半田メツキ５が略同時に溶融
するように加熱した場合に、Ｊ形す−ド端子２の先端の
湾曲部と銅メツキ４との間に図示する矢印方向に溶融半
田の表面張力が作用して溶着した半田５゛によって完了
する。
第４図ｆｃｌ〜ｆｅ）は半田付は異常となる場合の経過
を示したもので、第４図（Ｃ１は半田ペースト６が半田
メツキ５より先に溶融し、半田メツキ５が若干遅れて溶
融するように加熱された場合に、溶融した半田ペースト
６に図示する矢印方向に表面張力が作用してＪ形す−ド
端子２に引き上げられる状態を示している。
を示したもので、第４図（Ｃ１は半田ペースト６が半田
メツキ５より先に溶融し、半田メツキ５が若干遅れて溶
融するように加熱された場合に、溶融した半田ペースト
６に図示する矢印方向に表面張力が作用してＪ形す−ド
端子２に引き上げられる状態を示している。
第４図（ｄ）は、異常な半田付けは第４図（Ｃ１の状態
から遅れて溶融した半田５”がＪ形す−ド端子２の先端
部に濡れて矢印に示すように上昇する途中状態を示して
いる。
から遅れて溶融した半田５”がＪ形す−ド端子２の先端
部に濡れて矢印に示すように上昇する途中状態を示して
いる。
第４図（ｅ）は、第４図（ｄｌの状態から、Ｊ形す−ド
端子２の先端部に上昇した半田５゛がすべてＪ形す−ド
端子２の上部に吸い上げられ、Ｊ形す−ド端子２の湾曲
部と銅メツキ４との間にギヤツブが発生した異常半田付
は完了状態を示している。この状態を当該技術分野にお
いてはソルダー・オープン・ジヨイント不良、あるいは
単にオーブン障害と呼称している。
端子２の先端部に上昇した半田５゛がすべてＪ形す−ド
端子２の上部に吸い上げられ、Ｊ形す−ド端子２の湾曲
部と銅メツキ４との間にギヤツブが発生した異常半田付
は完了状態を示している。この状態を当該技術分野にお
いてはソルダー・オープン・ジヨイント不良、あるいは
単にオーブン障害と呼称している。
上述のようにＪ形す−ド端子２をプリント基板３上の所
定位置に半田付けする場合には、温度制御が重要なポイ
ントとなりオーブン障害の発生を防止することができな
い問題点がある。
定位置に半田付けする場合には、温度制御が重要なポイ
ントとなりオーブン障害の発生を防止することができな
い問題点がある。
本発明は上記従来の問題点に鑑みてなされたもので、半
田付は不良の発生を防止できるＪ形す−ド端子の半田付
は方法の提供を目的とする。
田付は不良の発生を防止できるＪ形す−ド端子の半田付
は方法の提供を目的とする。
第１図は、本発明の方法をＪ形す−ドに適用した場合で
、Ｊ形す−ド端子にグリセリンを塗布する方法を示す図
、第２図はＪ形す−ド端子をプリント基板に半田付けし
た側面図を示す。半導体装置のパッケージ１の側面より
導出した帯板状のＪ形す−ド端子２をプリント基板３に
半田付けするに際し、当該Ｊ形す−ド端子２の半田付け
すべき湾曲部を除く全面にグリセリン７を塗布した後に
半田付けを行い、半田付は完了後に前記グリセリン７を
洗浄除去するように構成する。
、Ｊ形す−ド端子にグリセリンを塗布する方法を示す図
、第２図はＪ形す−ド端子をプリント基板に半田付けし
た側面図を示す。半導体装置のパッケージ１の側面より
導出した帯板状のＪ形す−ド端子２をプリント基板３に
半田付けするに際し、当該Ｊ形す−ド端子２の半田付け
すべき湾曲部を除く全面にグリセリン７を塗布した後に
半田付けを行い、半田付は完了後に前記グリセリン７を
洗浄除去するように構成する。
帯板状のＪ形す−ド端子２の半田付けすべき湾曲部を除
く全面に塗布されたグリセリン７は半田濡れ性を阻止す
る効果があり、熔融した半田ペーストはＪ形す−ド端子
２の半田付けすべき湾曲部に沿って表面張力の作用によ
り上昇するが、グリセリン７の塗布面を超えて上昇でき
ず、したがって溶融した半田はプリント基板３とＪ形す
−ド端子２の間にとどまり、第２図に示すように正常な
半田付けができる効果がある。
く全面に塗布されたグリセリン７は半田濡れ性を阻止す
る効果があり、熔融した半田ペーストはＪ形す−ド端子
２の半田付けすべき湾曲部に沿って表面張力の作用によ
り上昇するが、グリセリン７の塗布面を超えて上昇でき
ず、したがって溶融した半田はプリント基板３とＪ形す
−ド端子２の間にとどまり、第２図に示すように正常な
半田付けができる効果がある。
以下本発明の実施例を図面・によって詳述する。
なお、構成、動作の説明を理解し易くするために全図を
通じて同一部分には同一符号を付してその重複説明を省
略する。
通じて同一部分には同一符号を付してその重複説明を省
略する。
第１図は、本発明のＪ形す−ド端子にグリセリンを塗布
する方法を示す図である。図において、７はグリセリン
、８はグリセリン７を満たした容器であって、パッケー
ジｌの側面より導出した帯板状の、Ｊ形す−ド端子の半
田付けすべき湾曲部にグリセリン７が付着しないように
保持して、グリセリン７に浸漬し、Ｊ形す−ド端子２の
半田付けすべき湾曲部以外の全面にグリセリン７を塗布
する。グリセリン７がＪ形す−ド端子２に付着している
領域と付着していない領域との境界点をＰ点で示す。
する方法を示す図である。図において、７はグリセリン
、８はグリセリン７を満たした容器であって、パッケー
ジｌの側面より導出した帯板状の、Ｊ形す−ド端子の半
田付けすべき湾曲部にグリセリン７が付着しないように
保持して、グリセリン７に浸漬し、Ｊ形す−ド端子２の
半田付けすべき湾曲部以外の全面にグリセリン７を塗布
する。グリセリン７がＪ形す−ド端子２に付着している
領域と付着していない領域との境界点をＰ点で示す。
第２図は本発明のＪ形す−ド端子をプリント基板に半田
付けした断面図を示す。図において、半田５°は第４図
における半田ペースト６と半田メツキ５とが溶融して形
成されたもので、その上端部はグリセリン７が塗布され
た下端部のＰ点で阻止されている。グリセリン７は具体
的にはＣＪｓ０３等の利用が好ましい。
付けした断面図を示す。図において、半田５°は第４図
における半田ペースト６と半田メツキ５とが溶融して形
成されたもので、その上端部はグリセリン７が塗布され
た下端部のＰ点で阻止されている。グリセリン７は具体
的にはＣＪｓ０３等の利用が好ましい。
このようにして半田付けを完了したプリント基板３は、
洗浄工程で付着しているグリセリン７をすべて除去する
。洗浄剤としては具体的にｌ＋１＋１トリフロルエタン
等の利用が好ましい。
洗浄工程で付着しているグリセリン７をすべて除去する
。洗浄剤としては具体的にｌ＋１＋１トリフロルエタン
等の利用が好ましい。
なお、実施例ではＪ形す−ドを有する半導体部品につい
て説明したが、本発明は他の表面実装部品にも適用でき
ることはいうまでもない。
て説明したが、本発明は他の表面実装部品にも適用でき
ることはいうまでもない。
以上の説明から明らかなように本発明によれば、半田付
は時のオーブン障害の発生を防止できるという効果があ
る。
は時のオーブン障害の発生を防止できるという効果があ
る。
第１図は本発明のＪ形す−ド端子にグリセリンを塗布す
る方法を示す図、 第２図は本発明のＪ形す−ド端子をプリント基板に半田
付けした断面図、 第３図は従来の半導体装置のＪ形す−ド端子の形状図、 第４図は従来のＪ形す−ド端子の半田付は工程図を示す
。 第２図において、１はパッケージ、２はＪ形す−ド端子
、３はプリント基板、７はグリセリンをそれぞれ示す。 ′１Ａ１１−区 Ｃ
る方法を示す図、 第２図は本発明のＪ形す−ド端子をプリント基板に半田
付けした断面図、 第３図は従来の半導体装置のＪ形す−ド端子の形状図、 第４図は従来のＪ形す−ド端子の半田付は工程図を示す
。 第２図において、１はパッケージ、２はＪ形す−ド端子
、３はプリント基板、７はグリセリンをそれぞれ示す。 ′１Ａ１１−区 Ｃ
Claims (1)
- 【特許請求の範囲】 電子部品のパッケージ（１）の側面より導出したリー
ド端子（２）をプリント基板（３）に半田付けするに際
し、 当該リード端子（２）の半田付けすべき部分を除く全面
にグリセリン（７）を塗布した後に半田付けを行い、半
田付け完了後に前記グリセリン（７）を洗浄除去するこ
とを特徴とする電子部品のリード端子の半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22711588A JPH0274097A (ja) | 1988-09-09 | 1988-09-09 | 電子部品のリード端子の半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22711588A JPH0274097A (ja) | 1988-09-09 | 1988-09-09 | 電子部品のリード端子の半田付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0274097A true JPH0274097A (ja) | 1990-03-14 |
Family
ID=16855712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22711588A Pending JPH0274097A (ja) | 1988-09-09 | 1988-09-09 | 電子部品のリード端子の半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0274097A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0605431A4 (en) * | 1991-07-16 | 1996-07-31 | Du Pont | Contact having a mass of reflowable solderable material thereon. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378065A (en) * | 1976-12-21 | 1978-07-11 | Fujitsu Ltd | Method of connecting external terminal to ic |
| JPS6288398A (ja) * | 1985-10-15 | 1987-04-22 | 富士通株式会社 | フラツトパツケ−ジ形部品の半田付け方法 |
-
1988
- 1988-09-09 JP JP22711588A patent/JPH0274097A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378065A (en) * | 1976-12-21 | 1978-07-11 | Fujitsu Ltd | Method of connecting external terminal to ic |
| JPS6288398A (ja) * | 1985-10-15 | 1987-04-22 | 富士通株式会社 | フラツトパツケ−ジ形部品の半田付け方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0605431A4 (en) * | 1991-07-16 | 1996-07-31 | Du Pont | Contact having a mass of reflowable solderable material thereon. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110449683B (zh) | 一种高可靠应用印制电路板组件qfn装焊预处理方法 | |
| CN1910974B (zh) | 焊接用焊膏以及利用该焊接用焊膏的焊接方法 | |
| JP4799997B2 (ja) | 電子機器用プリント板の製造方法およびこれを用いた電子機器 | |
| US6929973B2 (en) | Method of packaging electronic components with high reliability | |
| CN100579337C (zh) | 封装结构体 | |
| JPH0274097A (ja) | 電子部品のリード端子の半田付け方法 | |
| KR100489152B1 (ko) | 전자 부품들이 장착된 프린팅된 회로 기판을 포함하는구조체 및 이를 제조하기 위한 방법 | |
| JP4263765B1 (ja) | 電子部品ハンダ付け方法 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JP2521177B2 (ja) | プリント基板のはんだコ―ト方法 | |
| JPH0722742A (ja) | プリント配線板の半田付け方法 | |
| JP2913912B2 (ja) | 回路断線の修理方法 | |
| JPH0467662A (ja) | パッケージリードピン | |
| US20040188137A1 (en) | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| JPH118453A (ja) | 基 板 | |
| KR0176435B1 (ko) | 금속 접합 방법 | |
| JPH06334320A (ja) | 電子部品の実装方法 | |
| JPH04177792A (ja) | 半導体パッケージのはんだ付け方法 | |
| JPH11111904A (ja) | 半田印刷基板の製造方法 | |
| JP2001156431A (ja) | 回路基板および回路基板のはんだ付け方法 | |
| JPH0274064A (ja) | 電子部品のリード端子構造 | |
| JPH07249857A (ja) | プリント配線板の部品実装方法 | |
| JPH08125318A (ja) | 円筒型チップ部品用ソルダランド | |
| JPH03129865A (ja) | 半導体装置 |