JPH0274600A - メモリ・セルの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、格子不整合うテロ構造及び不整合基板上に結
晶材料層を成長させるエピタキシャル成長方法に関する
。

Ｂ、従来の技術と本発明が解決しようとする課題最近ま
で、異なった材料でひずみがなく格子定数の違う、そし
て入手しやすい基板上に、格子定数が等しいペテロ接合
構造が製造されることは光電子的かつ高速な固定素子装
置ではほとんど例がなかった。格子整合の必要性は、２
つの主要な固体素子装置に対し材料の選択を厳格に制限
した。

つがＧ　ａ　Ａ　ｓ　ＩＪ板上に成長したＡｌｘＧａ、
−ＸＡｓ−ＧａＡｓ、他の一つがＩｎＰ基板上に成長し
た［ｎｏ、　５３　Ｇａｏ、　ａ７　Ａｓ−［ｎｏ、　
ｓｚ　Ａｌｏ、　ａｓ八へである。

あいにく、多くの固体素子装置のための最適材料の要素
は、これらの基板又は、その他の利用できるバルク基板
に格子不整合な材料系又は合金組成で得られる。そのた
め、例えばＧａＡｓのような入手しやすいバルク基板上
に任意の格子定数を持つ複数層のデバイスを製造できる
ことが非常に望ましい。この方法を使用できるかどうか
は、デバイス層内に伝播する欠陥の密度を最少限にする
ことに依存している。最近の研究は、Ｓｉ基板上に成長
したＧａＡｓ装置の実現性と二つのデバイス技術の融合
の可能性を明らかにしている。ＧａＡｓ−１ｎｘ　Ｇａ
＋−ｘＡｓ系を使う直列太陽電池の応用に適した格子整
合の方法にも関心を示している。

たとえ、種々の整合していない系から成るヘテロ接合を
有するデバイスの潜在的な有用性が評価されることがで
きたとしても、格子相互が整合していない格子材料間の
境界面が、その潜在的な有用性を大いに制限する電気特
性を持つ構成的欠陥の原因であることが判明した。

その欠陥は、刃状転位と６０度ミスフィツト転位と６０
度の伝播（曲りくねった）転位を含む。

′“ミスフィツト転位°°という語は、基板の平面に平
行に位置する転位又はその転位線の一部分を意味する。

従って、基板とエピタキシャル層間に格子不整合を部分
的に調整させることができる。

“曲りくねった転位″′という語は、基板から出発し、
基板上のエピタキシャル層に伝播する転位について厳密
にあてはまるけれども、口語的にいうならばそれは基板
の平面に対して傾斜し、そして成長軸に対して、ある正
常でない角度でエピタキシャル層中を伝播する転位であ
る。“曲りくねった転位″゛という語は、以下、このよ
うな口語的意味で使われている。６０度転位は、すべり
（すべり面）によってひきおこされ、そのために、それ
ら転位は、曲りくねったミスフィツト線分（セグメン１
）を持ち得る。刃状転位は、２つの６０度転位の反応（
相互作用）によって形成され得る。

そして、そのために、反応しなかった線分は、６０度転
位として働き得る。刃状転位自体は、固着し、すべらな
い。刃状転位は、はとんど光電気的活動をしないことが
報告されてきた（ペトロフその他著によるＪ、マイクロ
、１１８．２２５１９７５年）、刃状転位は、２つの６
０度転位から成り立っている。そのために刃状転位は、
単一の６０度転位に比べて不整合を２倍取り除いている
。刃状転位は、ミスフィツトが除去されるために密集し
ておらず、そして固着しているので、６０度転位より望
ましい。６０度ミスフィツト転位は電気的に活性である
が、当該転位は不整合界面に存在するか、又は界面近く
に存在するため、それら転位は連続する層から空間的に
絶縁される。例えば、Ｐ−ｎ接合分離のような種々の電
気的分離技術は、さらにそれらの影響を減じるために使
用され得る。

Ｓｉ基板上のＧａＡｓとＧａＡｓ基板上のＩｎＧａＡｓ
における通常の問題は、塑性変形による大きな格子不整
合の存在から起る高密度の曲りくねった転位である。

曲りくねった転位は、放射による再結合に関係している
ことが知られている。そして、その転位は、デバイス層
を通して曲りくねっているため、このことは、反対に、
かかる層から製造された光学的及び電気的デバイスの性
能に影響を与える。

転位の効果を最小限にするために、ある従来技術に係る
方法は、格子が不整合の材料の仮晶形成的な成長を利用
している。エビ層と基板との間に十分な応力が存在し、
不整合が十分に少ない装置において、基板の面内格子構
造に一致しているエビ層及び弾性ひずみによって存在す
る不整合が原因となって、基板上に格子が不整合である
材料の最初のエピタキシャル成長が２次元的に行なわれ
る。この成長は、エピタキシャル層材料がひずんでいな
いときのバルク格子定数よりむしろ基板の格子定数をも
って成長しているので同等に呼ばれる。同等の成長は、
層の厚さが、転位の導入がエネルギー的に促進されるゆ
がみエネルギーを定める臨界的な厚さ（約１乃至５％の
不整合の場合は約１乃至１０１００ｎ以下であれば、仮
品である。

しかしながら、多くの電子及び光電子デバイスは、仮品
の限界を越えるｊ〃さを持つ格子不整合層又は、２次元
核形成を許容するために膜と基板間の応力が原因で大き
な不整合を持つ格子不整合層を必要とする。

格子不整合材料のヘテロ接合を形成する第２の従来技術
の方法は、各層が圧縮応力があり、張力があるひずみの
下にかわるがわるおかれるが、平均格子定数が基板に整
合する超格子技術をひずみ層に利用するものである。超
格子は、はとんどミスフイッ］−転位をなくすることが
できるけれども、その材料の選択が、基板に対して超格
子の平均格子定数を整合させる必要性、臨界厚さの下方
に個々の層の厚さを維持する必要性、２次元成長を維持
するために不整合を制限する必要性によって、なおいっ
そう制限される。

さらに他の従来技術の方法において、強く望まれる格子
定数は組成のステップこう配（ＣｏｍｐｏｓｉＬｉｏｎ
ａｌ　ｓｔｅｐ−ｇｒａｄｉｎｇ）によって、また、臨
界厚さの上にいくつかの層を成長することによって、各
界面で格子定数の変化を約１．５％（ｌｎＧａＡｓ系の
範囲内で）以下に制限することによって得られることが
できる。基板材料の格子定数から最終層の格子定数への
こう配（ｇｒａｄ’ｒｎｇ）は、成長プロセスを通して
確実な２次元成長を許容するのに充分小さいステップ中
にある。

当該技術の欠点は、多層結合体は、最終の導入に対する
力学的制約があるだけで、追加の不整合や曲がりくねっ
た転位を導入するために全ひずみエネルギを十分含んで
いる。従ってその構造は、顕著な数の望ましくない曲が
りくねった転位を含み、そしてより多くの超過時間を追
加しやすくさせている。それは、低下された電気的及び
光学的特性や不確実な作用を引きおこしている。形成さ
れた欠陥は、光、電気的に活性であり、しかも強い散乱
体である。そのため、転移材料は、大きな緩衝層及び／
又はドリフト界によって後のヘテロ構造の活性領域から
分離されなければならない。

Ｃ１課題を解決するための手段 本発明は、単結晶ヘテロ接合構造と、種々の材料の無ひ
ずみ状態でのバルク格子定数においては、界面で大きな
不整合を有する種々の材料間にペテロ接合を形成するた
めの方法である。

これは、第１の半導体材料から成る基板と、不整合を生
しさせる格子定数を持っている第２の半導体材料から成
る上部エピタキシャル成長層との間に薄い中間層を介在
させることによって達成される。中間層は、基板と上部
エピタキシャル眉間の不整合よりも基板のバルク格子定
数との大きな不整合の原因となるひずみのない格子定数
、即ちバルク格子定数を持つ第３の半導体材料から構成
されている。大きな格子不整合の場合、層に発生するひ
ずみが部分的に緩和される格子定数で成長する成長期間
があることが知られている。部分的に緩和される格子定
数になるのに必要な不整合の割合は、系（材料）と成長
条件に依存している。

ｌｎＧａＡｓ系の場合、発明者らは、不整合が約２．５
％又はそれ以上でなければならないことを確認した。

発明者らは、しかもこの成長期間中に、膜が３次元成長
するとき、短期間の成長中に導入された刃状転位の平面
配列により十分に部分的に取り除かれるということも確
認した。その配列は、層が、ひずみの部分的除去及び最
小限の追加の成長により２次元に戻って合体するとき、
最小限の曲りくねった転位が形成されるほど十分に完成
している。

その改良された方法に従うと、刃状転位により部分的に
除去されたひずみを有するような、本質的に２次元モー
ドで層が成長した後中間層の成長は停止される。中間層
の成長は、中間層が残存ひずみにより定められた第２の
臨界（特定）厚さに達する前に停止される。ここでその
ひずみは、曲りくねった線分を持つ６０度ミスフィツト
転位によりさらに取り除かれる。次に、中間層上の上部
層のエピタキシャル成長が開始される。上部エピタキシ
ャル層のバルク格子定数は、中間層のひずみが部分的に
緩和された中間層の面内格子定数にほぼ等しい。そのた
め、上部層にはひずみがなく、そして、あたかも格子整
合基板上に成長したかのように、追加の欠陥の導入に対
して安定している。

中間層の成長は、光電気的に゛活性な曲りくねった転位
が形成されるだけ十分な厚さではないということが重要
である。刃状転位の平面配列は、界面近くに集中し、エ
ビ層内に移動することができない。従って隣接層の特性
に影響を与えない。従って、活性領域を、塑性変形させ
た領域から分離させるために、ペテロ構造内に大きな緩
衝層又はドリフト領域を含ませる必要性は、本発明によ
って潜在的に除去される。

発明の一実施例において、分子線エピタキシ（ＭＢＥ）
が、Ｉｎｏ、　ｑＧａｏ、ｌＡｓ中間層を使用してＧａ
Ａｓ１板上に、ひずまない、低欠陥条件でＩｎｏ、　７
２Ｇａｏ、　２［ＩＡＳのエビ層を成長するために使用
されている。Ｉｎｏ、　ｑ　Ｇａｏ、　ＩＡＳの中間層
は３乃至１０ｎｍの厚みを持っている。一般的なヒ素で
安定化した成長条件下でのこの厚みの範囲を通して、格
子定数における不整合のほぼ８０％は、ｒｎｏ、　ｑ　
Ｇａｏ、　＋へ５ＧａＡｓ界面で形成する刃状転位の平
面配列によって調整される。光電気的に活性な曲りくね
った転位は、多数形成されなかった。その結果、８０％
緩和されたＩｎｏ、ｑ　Ｇａｏ、１　Ａｓのバルク格子
定数にほぼ等しいバルク格子定数を有するＩｎｏ、　７
□Ｇａ６．２６Ａｓのエビ層がひずまず、比較的欠陥無
しに成長した。

曲りくねった転位の密度が特定の適用に対してあまりに
も高いならば、曲りくねった転位の小さな密度に関して
効果的であることを示した文献で報告された［ひずみ層
超格子」技術がある。不整合を適応するための従来技術
に係る方法から生じる曲りくねった転位の大きな密度は
、各界面で結晶をベントアウト（ｂｅｎｔ　ｏｕｔ）さ
れ得る制限された数の曲りくねった転位のため、ひずみ
層超格子転位濾過技術により実際には処理できない。

本発明の他の実施例において、２つの中間層が成長され
る。本実施例では、Ｉｎｏ、ｑ　Ｇａｏ、　Ａｓ中間層
を約１０ｎｍの厚みに成長させるためにＭＢＥが用いら
れる。そして、３次元相での成長の間、その界面で又は
界面近くでの刃状転位をＧａＡｓ基板に合体させること
によって最初の６．３％不整合の約８０％を緩和した。

連続的かつ実質的に２次元膜をｌｏｎｍの厚みまで合体
させると、層は、すべりによって追加の６０度ミスフィ
ツト転位を与えるために必要とされる、残りの１．３％
格子不整合について臨界厚さを超えなかった。面内格子
定数は、ひずんでいないＩｎ。、７□Ｇａｏ、　２１１
Ａｓとほぼ同じである。

さらに、実験値により不整合から起っているひずみ効果
を予防するために、Ｉｎｏ、　ｑ　Ｇａ６．１Ａｓにお
ける残存圧縮ひずみは、Ｉｎｏ、　ｉ＋１Ｇａｏ、３？
ＡＳを２０ｎｍ成長させることによって相殺させること
ができ、Ｉｎ。、　ｑｔＧａｏ、　ｚｓＡｓの面内格子
定数で成長したとき、１ＯｎｍのＩｎｏ、　ｑ　Ｇａｏ
、　ｌ　Ａｓ層における正味残存圧縮ひずみエネルギと
つりあう正味張力ひずみを持っている。次に、もし、正
味ひずみエネルギがあったとしてもごくわずかしか含ま
れていない基板と２重の中間層の結合体の上に、上部ｒ
ｎｏ、　７□Ｇａ、１．２８ＡＳ層は、はとんど無欠陥
でひずみのない任意の厚さに成長させられ得る。この格
子定数の変化は、通常のＭＢＥ成長速度で約２分かかっ
て３０ｎｍの成長の範囲内で達成された。

本発明のヘテロ接合構造は、傾斜して移動する光電気的
に活性な結晶欠陥の大きな密度を持たずに不整合基板上
に成長したエピタキシャル層を備えている。従って、現
在光電子デバイスの新しい配列は、適当な基板に格子整
合していない非常に望ましい材料系を使用して形成され
得る。これらの材料系は、ＧａＡｓ上のＩｎＧａＡｓ、
　Ｓｉ上のＧｅ−Ｓｉ合金そしてＳｉ上のＧａＡｓ又は
ＩｎＧａＡｓを含んでいる。

Ｄ、実施例 本発明によると、第２半導体材料から成るひずみのない
、本質的に無欠陥なエビ層を含んでいるヘテロ構造は、
第１半導体材料から成る基板上に成長する。そして、上
記両材料のひずみのない格子定数間には大きな相違があ
る。これは、基板と上部エビ層間にはさまれた第３半導
体材料から成る薄い中間層だけで達成される。本発明に
係るヘテロ構造を製造する独特の方法は、ひずんだ層の
成長とその緩和作用の特質にある程度基づいている。大
きな不整合層の成長中のひずみの緩和は、ムネカタ他に
よる研究論文において説明されている。その論文の表題
はｒ　ＧａＡｓ上のＩｎＡｓヘテロエピタクシの格子緩
和Ｊ　　（１９８７年発行のＪｏｕｒｎａｌ　ｏｆＣｒ
ｙｓｔａｌ　Ｇｒｏｗｔｈ　８１号、２３７真〜２４２
頁）である。

ム名カタ他は、種々の成長条件で、ＭＢＥによるＧａＡ
ｓ上のＩｎＡｓの成長について詳しく述べている。

それには、ＧａＡｓ基板上のＩｎＡｓエビ層の成長は、
最初はＩｎＡｓ層がひずんで基板の面内格子定数にＩｎ
Ａｓ層の格子定数が整合するように、仮晶形成的に行な
われることが示されている。その後、成長が続くにつれ
て、１００％の格子緩和（ＩｎＡｓエビ層が本来の格子
定数を取り戻すこと。）が達成されるまで（ＧａＡｓ層
に対して）不整合になるようにＩｎＡｓエピ層の格子緩
和が徐々に行なわれる。

発明者等は、ひずんでいない格子定数の大きな不整合を
確認した。最初の千面仮晶成長後、層は、３次元の島成
長に変ってくずれ、この３次元成長中、ひずみの大きな
部分は、刃状転位の平面配列の導入により突然取り除か
れる。ＴｎＧａＡｓ／ＧａＡｓ界面に関して、このこと
は約１乃至２ｎｍ成長した後に起る。成長が約ＩＯ乃至
２０ｎｍの厚さまで続くにつれて、成長は再び平面にな
る。層が２次元に戻って合体するとき、最小の曲りくね
った転位が形成されるほど、十分に刃状転位の配列は完
了している。この部分的緩和の期間中、流量と温度の適
正な条件下で、１乃至２ｎｍから１０乃至２０ｎｍまで
の成長が部分的に緩和された格子定数で行なわれる。そ
してＩｎＧａＡｓ／　ＧａＡｓの場合は、約８０％緩和
される。成長がこの数値を越えて行なわれると、層中に
伝播し、ひずんでいない材料を徐々に緩和させる６０度
転位を形成させるために、十分なひずみエネルギが投入
される。

第３図は、大きな不整合を持った材料の通常の成長から
生じる従来のヘテロ接合構造ＩＯの横断面図を示してい
る。ヘテロ接合構造１０は、ひずんでいない格子定数ａ
、を持つ半導体材料からなる基板１２と、ひずんでいな
い格子定数ａ、を持つ上記半導体材料と異なる半導体材
料から成るエピタキシャル成長層１４を含んでいる。格
子不整合率ＥＬ−３は、基板１２とエピタキシャル成長
層１４のひずんでいない格子定数間の差により、次のよ
うに表わされ得る。

Ｓ ここで、ΔａＬ−３は、ａＬ−ａｓの絶対値である。

エピタキシャル成長層１４として使われる種々の材料に
ついて、ひずんでいない格子定数ａ、よりも大きいか小
さいかいずれかのバルク格子定数を持ち得るので方程式
（１）において上記両格子定数の差の絶対値が用いられ
る。Ｅ　Ｌ−３が２．５％又はそれ以上である場合、第
３図に示すように、１００％の緩和を許容するのに十分
な厚みのエピタキシャル層１４の成長は刃状ミスフィツ
ト転位１５と光電気的に活性な曲りくねった転位１６の
両者の形成の結果として生じる。これらの欠陥は、多く
の光電気的な用途に効果のない第３図に示すヘテロ接合
構造を形成する。

本発明による方法では、中間層は、部分的に緩和した面
内格子定数で成長させられた後、その層の成長を中断さ
せる。

発明者は、部分的緩和成長期間中、非常に多数の曲りく
ねった転位なしに、刃状転位の平面配列によって、ひず
みが実質的に部分的に取り除かれることを確かめた。こ
の段階で、上部のエピタキシャル層の成長が開始される
。上部エピタキシャル層は、部分的に緩和された中間層
の面内格子定数にほぼ等しいバルク格子定数を持ち、そ
のため上部エピタキシャル層はひずみがなく、かつ無欠
陥な層に成長する。上部エピタキシャル層は、部分的に
緩和した中間層の面内格子定数に格子整合であるが、基
板とは不整合である。従って、本発明は、薄い中間層だ
けを含む基板に関して大きな格子不整合を持つエピタキ
シャル層を有しているヘテロ構造を提供する。

第１図に示すように、本発明のヘテロ構造２０は、バル
ク格子定数ａ８を持つ第１半導体材料から成る基板２２
を含んでいる。ヘテロ構造２０は、さらにバルク格子定
数ａｔｚを持つ第２半導体材料から成る上部エピタキシ
ャル成長層２４を含んでいる。上記層２４及び基板２２
間にはさまれたものは、第３半導体材料から成るエピタ
キシャル成長層２６である。この中間層２６は、バルク
格子定数ａ、を有している。

上述のように、層２６のエピタキシャル成長は、基板の
格子定数ａ５に対して仮品にそしてひずんだ状態で開始
する。その成長が最初の臨界的（特定の）厚みに達した
後、ひずみは、刃状転位によって部分的に取り除かれる
ことになる。そして、それから層２６は、部分的に緩和
された面内格子定数ａＬＩを持って成長する。層２６は
、成長条件及び使用される材料に依存し、予め決定され
た厚みだけ部分的に緩和された面内格子定数で成長し続
ける。層２６の成長の停止は、格子定数がａ。

になってから行なわれる。そのため、層２６と基板２２
間の不整合率は、次のように定義される。

ｓ ココテΔａ　Ｌ＋−ｓ＝　ａ　ｌｌ　　ａ　ｓの絶対値
ＥＬ−，によって定義されたＩｎＧａＡｓ／ＧａＡｓ系
に関して、層２６と基板２２間のバルク格子不整合は、
２．５％以上であるべきであり、そして典型として３％
乃至７．５％の範囲内にある。層２６の成長がＩｎＡｓ
を成長させるために中断されるその時に、ひずみは、は
ぼ８０％取り除かれる。そして、そのため、ヘテロ構造
２０の不整合率ＥＬＩ−５は、ＥＬ−５のほぼ８０％で
ある。部分的緩和値、換言すれば、残存ひずみ率ＥＬＩ
は次のように定義される。

ａｔ ここでΔａｔは、ａＬＩ　　ａ、、の絶対値に等しい。

ＩｎＧａＡｓの８０％緩和された面内格子定数に関して
、部分的緩和値Ｅｔ＋は、はぼｌ乃至２％である。

エビ層２４のバルク格子定数ａｔ、ｚが中間層２６の部
分的に緩和された格子定数ａｌｌにほぼ等しくなるよう
に、エビ層２４及び中間層２６用に半導体材料が選ばれ
る。従って、層２４は、層２６と格子整合に成長し、そ
のためひずみがなく無欠陥となる。

上記ＥＬＩ−５の定義において、絶対値が用いられる。

その理由は、格子定数ａＬＩが格子定数ａｓより大きい
か又は小さいかのいづれかになり得るからである。唯一
の用件は、層２６のバルク無ひずみ格子定数ａＬが格子
定数ａ５と異なった少なくとも２．５％であることであ
る。層２６のバルク格子定数ａＬＩは、ａ（がａ、より
大きかろうと小さかろうと、常にａｔとａ、の値の間に
ある。更に、層２６の厚みは、第２の臨界厚みより薄く
なければならない。そして、それは、左上のひずみが６
０度の曲りくねった転位によって取り除かれる上の厚み
である。ＧａＡｓ基板上にＩｎＧａＡｓを成長させる場
合、ｒｎＧａＡｓが８０％緩和された面内格子定数で成
長している厚みは３ｎｍ乃至１０ｎｍの間である。

本発明の実施を通じて、Ｉｎｏ、　、ｔＧａｏ、　ｚｓ
Ａｓは、厚みがｌｏｎｍより少ないＩｎｎ、　ｑＧａｏ
、　＋Ａｓの中間層の介在を通じてＧａＡｓ基板上にＭ
ＢＥ法によってエピタキシャルに成長している。Ｉｎ（
、、ｇＧａ６１Ａｓ層は、ヘテロ構造におけるひずみを
取り除くために必要な、安定化し、かつ特定場所に集中
したダメージを含んでいた。その上、そのダメージは、
隣接層で光学特性又は移動度に関しわずかな効果をもた
らすか、又は全く効果をもたらさない、境界面に閉じ込
められた欠陥から主として成りたっている。そのため、
ダメージのある領域から活性キャリアを分離させるため
にヘテロ構造内に大きなバッファ層又はドリフト領域を
含ませることは必要とされない。

本発明の概念がひずみ欠陥の効果を十分に減少させるた
めに適用され得る、ひずみのない格子定数の大きな不整
合を有する他のヘテロ構造の例は、Ｓｉ基板上にＧａＡ
ｌＡｓ中間層を含んでいる。そして、上部のエビ層は、
ＧａＡｓ又はＧａＡｌＡｓのいずれであつてもよい。こ
れらの両ヘテロ構造において、ＧａｒｎＡｓ化合物は、
十分なＥＬ−、を確保するために、少なくとも１５乃至
２０％Ｉｎを含んでいなければならない。

他のヘテロ構造は、ＧａＡｓ基板上にＧａ１ｎＡｓの中
間層を含んでいる。上部のエビ層は、中間層におけるＩ
ｎｆｉ度が上部エビ層よりも高ければ、さらにＧａ１ｎ
Ａｓを含んでもよい。ＡｌｒｎＡｓは、さらにＧａ　Ｉ
ｎＡｓ／ＧａＡｓ基板全体上に上部のエビ層として使用
され得る。

また他のヘテロ構造において、ＧａＡｓ基板上にＡ　Ｉ
　ＩｎＡｓ中間層が使用される。上部のエビ層は、中間
層のＩｎｎ度が上部エビ層より高ければＡＩｒｎＡｓを
含んでもよい。Ｇａ１ｎＡｓはさらに、ＡｌＩｎＡｓ／
ＧａＡｓ基板全体上の上部エビ層として使用され得る。

さらに、ヘテロ構造は、ＧａＡｓ基板とＩｎｎ、　ａＧ
ａｏ、　ｚＡｓ上部層との間に介在させたＩｎＡｓを含
んでいる。

上記のことを引用したムネカタ他による論文に示される
ように、ＧａＡｓ上の（ｎＡｓの漸進的緩和は、（１０
０）の結晶配列を有するＧａＡｓ基板上で発生した。更
に、ム皐カタ他によって研究された三つの成長条件、す
なわち、低成長温度と高Ａｓ４／Ｉｎ率、中成長温度と
中Ａｓ４／Ｉｎ率、高成長温度と低Ａｓ４／Ｉｎ率。そ
れは、ＧａＡｓ上のＩｎ／Ｉｓの場合、高成長温度と低
ＡｓＪＩｎ率は、本発明の中間層を成長させている好ま
しい条件であるかもしれないことを表わしている。かか
る条件は、さらに望ましいより良い表面拡散及び高移動
度を提供することが知られている。

本発明の他の実施例において、２つの中間層が成長され
ている。当該実施例では、第２図に示されるように、ｆ
ｎｏ、　ｑＧａｏ、　＋Ａｓ中間層を約１０ｎｍの厚さ
に成長させるためにＭＢＥ法が使われる。そしてその中
間層は、３次元相での成長中、ＧａＡｓ基板３４の境界
で又は境界近くに刃状転位を含ませることによって元の
６．３％不整合の約８０％曖和した。Ｉｎｏ、　ｑＧａ
ｏ、　、Ａｓ層は、１０ｎｍの厚みだけ、連続かつ実質
的に二次元の薄膜に合体し、そして、すべりによって、
追加の６０度ミスマツチ転位を発生させるために必要と
される臨界的厚み（残りの１．３％格子不整合の場合）
を越えなかった。この段階で、面内格子定数は、ひずん
でいないＩｎｏ、ｔ□Ｇａｏ、　２．ＡＳの格子定数と
ほぼ同じである。さらに、実験値により不整合から起る
ひずみ効果を予防するために、Ｉｎｎ、　ｑＧａｏ、　
＋Ａｓにおける残存圧縮ひずみは、Ｉｎ０．　ｂ３Ｇａ
ｏ、　ｚｑ八への層３６を２０ｎｍ成長させることによ
って相殺され得る。そして、Ｉｎｏ、　７□Ｇａ６゜、
、ＡｓＯ面内格子定数で成長したときは、１０ｎｍｌｎ
。、　ｑＧａｏ、　＋ＡｓＡｓ層における正味残存圧縮
ひずみとつり合う正味張力ひずみを持っている。次に、
もし、正味ひずみエネルギがあればそれを少し含んでい
るこの基板と二重の中間層の結合体の上に、上部Ｉｎｏ
、　、ｚＧａｏ、　ｚａＡｓ層３８を任意の厚み、はと
んど無欠陥、ひずみがないように成長させることができ
る。格子定数のこの変換は、ＭＢＥによる成長速度で約
２分間かかつて３０ｎｍの成長で達成されている。

Ｅ１発明の効果 請求項に係る発明によると単結晶ヘテロ構造において、
ひずみのない、無欠陥な上部エピタキシャル成長層を形
成することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例であって、欠陥が増殖しな
いようにした本発明に係るヘテロ構造の横断面図である
。 第２図は、本発明の他の実施例であって２つの中間層を
持つヘテロ構造の横断面図である。 第３図は、大きな不整合とそれに起因して増殖した欠陥
を有する基板上のエビ層のヘテロ構造を示した従来技術
の横断面図である。 ２０・・・・・・ヘテロ構造、２２．３４・・・・・・
基板、２６．３０．３６・・・・・・中間層、２４．３
８・・・・・・上部エピタキシャル成長層。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　　山　本　仁　朗 （外１名） −５千口６し胤 ２゜ 第１図

Claims (4)

【特許請求の範囲】
1. （１）結晶構造及び第１バルク格子定数を有する第１半
   導体材料から成る基板と、 前記第１バルク格子定数と異なる第２バルク格子定数を
   有する第２半導体材料からなる無ひずみのエピタキシャ
   ル成長層と、 前記基板と前記エピタキシャル成長層との間にはさまれ
   、前記基板上での成長に起因する部分的なひずみを有し
   、かつ前記第２バルク格子定数と実質的に等しい部分的
   にひずみが緩和された面内格子定数を有する第３半導体
   材料から成るエピタキシャル成長層を含んだ単結晶ヘテ
   ロ構造。
2. （２）前記第２半導体材料から成るエピタキシャル層と
   前記第３半導体材料から成るエピタキシャル層との間に
   はさまれた半導体材料からなる第４の層を含み、当該第
   ４の層が前記第３半導体材料から成るエピタキシャル層
   上に成長されることに起因する部分的なひずみを有し、
   そして、前記第２のバルク格子定数と実質的に等しい部
   分的に緩和された面内格子定数を有することを特徴とす
   る請求項（１）記載の単結晶ヘテロ構造。
3. （３）結晶構造及び第１バルク格子定数を有する第１半
   導体材料から成る基板を備える工程と、前記第１バルク
   格子定数と異なるバルク格子定数を有し、かつ前記基板
   上での成長に起因する部分的なひずみを有し、かつ部分
   的に緩和された面内格子定数を有する第３半導体材料か
   らなるエピタキシャル中間層を前記基板上に成長する工
   程と、前記部分的にひずみが緩和された面内格子定数と
   実質的に等しいバルク格子定数を有する第２半導体材料
   から成る無ひずみのエピタキシャル層を前記エピタキシ
   ャル中間層上に成長する工程とを含む無ひずみ半導体層
   の形成方法。
4. （４）前記エピタキシャル中間層と前記無ひずみのエピ
   タキシャル層との間に第４半導体材料からなるエピタキ
   シャル層を成長する工程を含む請求項（３）記載の無ひ
   ずみ半導体層の形成方法。