JPH027493A - 混成集積回路の端子ランド - Google Patents

混成集積回路の端子ランド

Info

Publication number
JPH027493A
JPH027493A JP63157057A JP15705788A JPH027493A JP H027493 A JPH027493 A JP H027493A JP 63157057 A JP63157057 A JP 63157057A JP 15705788 A JP15705788 A JP 15705788A JP H027493 A JPH027493 A JP H027493A
Authority
JP
Japan
Prior art keywords
terminal land
solder
hole
terminal
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63157057A
Other languages
English (en)
Inventor
Yoshikazu Aoyama
青山　義和
Kazutoshi Tanaka
田中　和敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63157057A priority Critical patent/JPH027493A/ja
Publication of JPH027493A publication Critical patent/JPH027493A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、混成集積回路の端子ランドに関するものであ
る。
（従来の技術） 従来の混成集積回路において、フロー工法で半田のオー
バーコートを行う透孔の設けられた端子ランドの構成図
と実際に半田のオーバーコートを行った概略図を第３図
および第４図に示す。
第３図、第４図において、１は透孔、２は基板、３は端
子ランドであり、４は半田である。フロー工法により端
子ランドの導体上に、半田のオーバーコートを行ってい
る。
第５図は半田のオーバーコートを行った端子ランド３の
透孔１にリード端子５を通した状態の概略図である。
（発明が解決しようとする課題） 上記従来の端子ランドのパターンでは、フローを行った
ときに、透孔上を半田が覆い、後工程でリードフレーム
が通らなくなるなど、手直しが必要となる欠点があった
。
本発明の目的は、従来の欠点を解消し、フローを行った
ときの透孔の半田つまりを防ぎ、生産性を向上させる端
子ランドのパターン構造を提供することである。
（課題を解決するための手段） 本発明の混成集積回路の端子ランドのパターン構造は、
透孔の周囲に構成する端子ランドに、スリットを設けて
、この端子ランド上に半田のオーバーコートを行ったも
のである。
（作　用） 端子ランドにスリットを設けることにより、透孔上を半
田が覆うのを防ぎ、端子ランド上だけに半田をオーバー
コートすることができる。
（実施例） 本発明の一実施例を第１図および第２図に基づいて説明
する。同図において、第３図および第４図に示した従来
例と同じ部分については同一符号を付しその説明を省略
する。
第１図は、本発明の端子ランドのパターン構成図であり
、６はスリットである。
第２図は、本発明の端子ランドにフロー工法で半田のオ
ーバーコートを行った概略図である。
なお１本実施例以外の場所にスリット６を設けても同じ
結果が得られる。
（発明の効果） 本発明によれば、端子ランドにスリットを設けることに
より、透孔上を半田が覆うことを防ぐことができ、従来
の透孔つまりを除く工程を省略することができ、同時に
品質の安定化が図れ、その実用上の効果は大である。
【図面の簡単な説明】
第１図は本発明の一実施例による端子ランドのパターン
構成図、第２図は同パターンをフロー工法により半田を
オーバーコートした概略図、第３図は従来の端子ランド
のパターン構成図、第４図は同パターンにフロー工法に
より半田をオーバーコートした概略図、第５図は半田の
オーバーコートを行った端子ランドの透孔にリード端子
を通した状態の概略図である。 １　・・・透孔、　２・・・基板、　３　・・・端子ラ
ンド、　４　・・・半田、　５　・・・　リード端子、
　６　・・・　スリット。 特許出願人　松下電器産業株式会社 第 図 第３図

Claims (1)

    【特許請求の範囲】
  1. 透孔の周囲に構成する端子ランドに、スリットを設けて
    、前記端子ランド上に半田のオーバーコートを行ったこ
    とを特徴とする混成集積回路の端子ランド。
JP63157057A 1988-06-25 1988-06-25 混成集積回路の端子ランド Pending JPH027493A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63157057A JPH027493A (ja) 1988-06-25 1988-06-25 混成集積回路の端子ランド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63157057A JPH027493A (ja) 1988-06-25 1988-06-25 混成集積回路の端子ランド

Publications (1)

Publication Number Publication Date
JPH027493A true JPH027493A (ja) 1990-01-11

Family

ID=15641269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63157057A Pending JPH027493A (ja) 1988-06-25 1988-06-25 混成集積回路の端子ランド

Country Status (1)

Country Link
JP (1) JPH027493A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5039871A (en) * 1990-05-21 1991-08-13 General Electric Company Capacitive structures for weighted summation as used in neural nets

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5039871A (en) * 1990-05-21 1991-08-13 General Electric Company Capacitive structures for weighted summation as used in neural nets

Similar Documents

Publication Publication Date Title
JPH08321671A (ja) バンプ電極の構造およびその製造方法
DE19706555C2 (de) Piezoelektrikelement-Einheit
JPH02501253A (ja) 解離された窒化アルミニウムセラミックによる誘起金属化処理
JPH027493A (ja) 混成集積回路の端子ランド
JPH01224160A (ja) ソルダーマスク
JPH06349561A (ja) リード端子の配線基板への半田付け方法
JPH0745980Y2 (ja) 回路基板
JPS5853890A (ja) 電子部品のはんだ付け方法
JPH04241491A (ja) クリームハンダの印刷方法
JPH0749823Y2 (ja) 回路基板
JPS63155689A (ja) プリント基板の半田コ−テイング方法
JP2554693Y2 (ja) プリント基板
JPS635260Y2 (ja)
JP2765373B2 (ja) プリント基板
KR930005352B1 (ko) 인쇄회로기판(pcb)의 도금방법
JPS6035258Y2 (ja) プリント基板
JPH0697637A (ja) プリント配線板
JP2591766Y2 (ja) プリント基板
JPH0471290A (ja) 表面実装用プリント配線板
JPH066092A (ja) 部品実装方法
JPH02178992A (ja) 厚膜回路基板の製造方法
JPH08252687A (ja) クリームはんだ及びはんだ供給方法
JPS60143687A (ja) 半田形成方法
JPS63314887A (ja) プリント配線板
JP3051132B2 (ja) 電子部品の実装方法