JPH0276024A - 磁気デイスク装置の記録部代替器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野ン 本発明は磁気ディスク装置の改良に関し、特ζこ磁気デ
ィスク装置の高速処理における診断に関する。

（従来の技術〉 従来、磁気ディスク装置は記録媒体へのデータの書込み
、あるいは記録媒体からデータの読出しを行うほか、上
位装置から送られてくるデータを記録に適した形式に符
号変換する手段。

読出されたパルス列からデータの開始点を検出する手段
１表らびにトラック上の記録フォーマットを管理し、書
込み／読出しのタイミングを制御する手段など、論理レ
ベルでデータの処理を実行するための多くの手段を備え
ている。

しかし、これらの手段を診断しようとしても、上記手段
により取扱われるデータ量が多く、処理速度も高速を要
）−る念め、多量のデータを容易に設定して実動作時間
で手軽に操作させることができない。従って、磁気ディ
スク装置の他の手段も動作させ、実際に記録面にデータ
を書込み、あるいは記録面からデータを読出す動作を実
際に実行し、得られた入出力データを用いて診断するの
が一般であった。よって、上記方式は記録媒体への書込
み／読出しを行う電磁変換手段を含めた系全体の診断で
ある。

（発明が解決しようとする課題〉 上述した従来の磁気ディスク装置では、微小な信号レベ
ルでデータを電磁変換しているので通常の論理レベルで
の処理に比べて不安定であジ、一般ｌこ外来ノイズｌこ
対する耐力も弱い。このため、従来技術では１本来１期
待されている診断ができないと云う欠点がある。

また、動作速度を変化させる際には電磁変換の速度も変
化させる必要があるため、論理レベルで実行される処理
の動作マージンを診断しただけでは装置’ｉ診断したこ
とにならないと云う欠点がある。

本発明の目的は、論理信号レベルで実行される高速処理
を診断する際に論理レベル信号で動作させ、且つ、その
動作速度を変化させて、記録面の回転に同期した信号と
してクロック信号全発生させ、クロックの計数とクロッ
クタイミングの制御で円周上の起点として用いる信号を
一定周期で発生し、それと入出力データとが同期するよ
うに記憶データの格納アドレスを管理し、入力されたパ
ルス列の記憶データへの変換。

および記憶データからパルス列への変換の出力をパルス
間隔の単位＃Ａをビット単位とするビットシリアルな二
値データにして記憶することによって上記欠点を除去し
、装置の診断全完全に行うことができるように構成した
磁気ディスク装置の記録部代替器を提供することにある
。

（ａ題を解決するための手段） 本発明による磁気ディスク装置の記録部代替器は基準ク
ロック発生部と１周期管理部と、入出力制御部と、記憶
部とを具備して構成したものである。

基準クロック発生部は、記録媒体の記録面の回転に同期
したクロックを発生するためのものである。

周期管理部はクロックの計数、およびクロックによるタ
イミング制御で記録媒体の円周上の起点信号を一定周期
で発生し、入出力データに同期させるように記憶データ
の格納アドレスを管理するためのものである。

入出力制御部は、入力データのパルス列を２値レベルの
記録データ形式に変換するとともに。

上記２値レベルの読出しデータをパルス間隔の単位幅を
ビット単位とする出力パルス列形式に変換するためのも
のである。

記憶部は、入出力制御部からの２値レベルのデータを記
憶するためのものである。

（実施例） 次に１本発明について図面を参照して説明する。

第１図は、本発明番こよる磁気ディスク装置の記録部代
替器の一実施例を周辺部とともに示すブロック図である
。

第１図において、１は記録部代替え器、２は記録部、３
は記録部インターフェースである。

記録部代替器１１こおいて、１１は基準クロック発生部
、１２は周期管理部、１３は入出力制御部、１４は記憶
部である。記録部２において、２１は記録媒体、２２は
位ＲＭ号処理部、２３はリード／ライト処理部である。

第１図において、記録部代替器ｌならびに記録部２から
それぞれ信号線３１．３２’を介して記録部インターフ
ェース３に対して記録媒体の回転位ａｔ示すインデクス
信号、ならびに回転に同期したクロック信号が送出され
る。インデクス信号およびクロック信号をもとにして、
動作クロックで制御された書込みゲート信号ならびに読
出しゲート信号がそれぞれ信号線３３゜３５を介して記
録部インターフェース３より送出される。

記録部代替器１ならびに記録部２では、それぞれ信号線
３３．３５’（ｆ−介して書込みゲート信号、および読
出しゲート信号を受け、情報を書込みデータパルス、お
よび読出しデータパルスとしてパルス列の形でそれぞれ
信号線３４，３６上に出力する。

記＃１部２において１位置信号処理部２２では回転に同
期した信号や回転位ｆ！Ｌｔ−示す信号を発生し、リー
ド／ライト処理部２３ではパルス列を記録パターンに変
換して記録媒体２１４Ｃ’！込んだり、あるいは記録媒
体３１から読出された記録パターンをパルス列に変換し
て送出したりする。

第２図は、第１因に示す記録部２の動作例を示すタイミ
ング図である。

次Ｉこ、第２図全参照して記録部の動作を詳細ｌこ説明
する。

位置信号処理部２２は、記録媒体２１の位宜決め情報の
記録面の円周上ｔこ規則的に記録された位置情報を読出
し信号線２４を介して入力し。

信号線２４上の続出し信号に含まれた特定パターンを検
出する。本実施例では１円周上に配置された等間隔分割
信号が１箇所抜けていることを想定してＡる。上記検出
により１位置信号処理部２２ではインデクス信号を信号
線３１上に送出するとともに、信号間隔に同期して逓倍
（本実施例では２倍。）したクロック信号を信号線３２
上に発生しているθ 信号線３３上の書込みゲート信号を受けると、リード／
ライト処理部２３は記録媒体２１のデータ記録面を磁化
させるための書込み信号を信号線２５上に発生させる。

同時に、信号線３４上の書込みデータパルスが入力され
ると、リード／ライト処理部２３はパルスごとに信号線
２５上の書込み信号の極性を反転させる。データ記録面
の磁化方向は信号線２５上の書込み信号の極性Ｇこよっ
て決定され、信号線３３上の書込みゲート信号とともに
入力され九信号線３４上の書込みデータパルス列が、パ
ルス間隔全磁化反転間隔とする磁化パターンで記録面に
記録される。

信号線３５上の読出しゲート信号を受けると。

リード／ライト処理部２３は記録媒体２１のデータ記録
面から読出される磁化反転間隔でピークを生ずる読出し
信号を信号線２６より入力してそのピーク位置を検出し
、その位置でパルス出力を発生する。すなわち、記録面
に記録された磁化反転間隔をパルス間隔とするパルス列
ｌこ復元して出力する。

本実施例のようＩこ、記録部２では記録媒体２１からの
読出し信号のような微細な信号が多く取扱われる。

いっぽう、記録部代替え器ｌでは、取扱う信号は論理レ
ベルの信号であ！７．第３図に示すようなタイミングに
従って記録部インターフェース３に対して記録部２と同
等のインターフェース動作を実行する。

基準クロック発生部１１は書込みデータパルス（信号線
３４上）ならびに読出しデータパルス（信号線３６上）
などのパルス間隔の単位幅を周期とする基本タロツクを
自己発振して発生し、これをもとにして基準クロックを
生成して各部へ供給する。

基準クロック発生部１１から記録部インターフェース３
に対して、記録部２から出力される回転に同期した第３
図に示すような周波数のクロックが信号線３２上に出力
される。

周期管理部１２は信号線１５上の基準クロックを計数管
理し、記録部２の回転周期に相当する周期で一定幅のパ
ルス信号（インデクス）を発生し、信号線３１を介して
記録部インターフェース３へこれを送出する。同様に、
信号線１５上の基準クロックを計数管理して、信号線３
１上のインデクスからタイミングに合せてデータの入出
力位置を指定するアドレスマークを発生し、信号線１７
上に送出する。

信号線１６上の基準クロックにより信号線１７上のアド
レスが切換わるタイミングに合せて。

入出力制御部１３／ｆｉ記録部インターフェース３で取
扱うビットシリアルなデータｔ−，記録部１４の構成に
曾致し念形式の信号線１８．１９上のデータに変換して
信号線２０上ｌこ制御信号を発生し、記憶部１４の読出
し／書込みを制御する。この動作と周期管理部１２のア
ドレス発生動作とがかみ合って、記録部２の一周分に相
轟するパルス列をビットデータ化したシリアルデータの
ループを形成する。

信号線３３から書込みゲート信号を受けた入出力制御部
１３は、信号線３４上の書込みデータパルスを信号線１
６上の基準クロックでサンプリングし、内部動作に同期
し念シリアルデータに変換してループ内のデータに置換
する。いっぽう、信号線３５から読出しゲート信号を受
は六入出力制御部１３は、ループ内のシリアルデータを
取出して読出しデータパルスを生成し。

信号線３６を介して記録部インターフェース３へこれを
送出する。

第３図は、記録部代替器ｌの動作例を示すタイミングチ
ャートである。

第３図において、記録部代替器ｌのインターフェース動
作タイミングは第２図の記録部２のインターフェース動
作タイミングと同様である。

第４図は、第１図の記録部代替器ｌの詳細実施例を示す
ブロック図である。

第４図において、１１は基準クロック発生部。

１２は周期管理部、１３は入出力制御部、１４は記憶部
である。基準クロック発生部１１において、１１１はオ
シレータ、１１２はカウンタである。周期管理部１２に
おいて、１２１はプログラマブルカウンタ、１ｚｚｈＩ
）形フリップフロップ、１２３はプログラマブルカウン
タである。

入出力制御部１３において、１３１はタイミングジェネ
レータ、１３２はＤ形フリップフロップ、１３３はセレ
クタ、１３４はシフトレジスタ、１３５はＤ形フリップ
フロップ、１３６はシフトレジスタ、１３７はＡＮＤゲ
ートである。記憶部１４において、１４１はパスバッフ
ァトライバ、１４２はメモリである。

記録部代替え器では信号線３４ｔ−介して記録部インタ
ーフェース３から畳込みデータパルスを受取り、信号線
３６ｔ−介して記録部インターフェース３に対し読出し
データパルスを送出する。動作クロックは信号線３４上
の書込みデータパルスのパルスＩｌｌ！ｔ−周期とする
ものであり。

書込みパルスが記録媒体上で再生されたときには、動作
クロックのパルス幅をビット単位とする２値データの形
で信号線３６上に読出しデータパルス列が生成される。

記録部インターフェース３では、１６ビツトのデータ幅
に構成されたＩＣメモリを介して上記パルス列の記憶／
再生を行っている。

オシレータ１１１は、信号線３４上のパルスデータのパ
ルス＠を決定する周期の基本クロックを発生する。オシ
レータ１１１の出力はカウンタ１１２に入力され、オシ
レータ出力の周波数はｌ／２にカウントダウンされる。

カウンタ出力は端子ＱＯに現われ、記録部２０回転に同
期したクロックとして信号線３２上に出力されて。

記録部インターフェース３へ送出される。

信号線３２上において、クロックの周波数は記録部イン
ターフェース３に入力される書込みパルス列の最小間隔
時の周波数と等しい場合が多いので、信号線３２上のク
ロック周波数は上記に従って設定しである。実際、記録
部インクーフェース３では記録部インターフェース３か
ら信号線３２を介して供給される基本クロックから動作
クロックを生成し、記録部２ｔ−制御している。

従って、信号線３２から記録部インターフェース３へ送
出されるクロックにより相手側の動作速度が決定され、
パルス列の単位間隔が決定される。カウンタ１１２は１
６進動作のものであＶ％メモリ構成に合せた１６ビツト
サイクルの基準クロックを発生する。

プログラマブルカウンタ１２１は信号線１５上の１６ビ
ツト暢クロツクを計数し、記録部２によって決定される
ビット数で動作する。これを−同容量と云う。

Ｄ形フリップフロップ１２２はプログラマブルカウンタ
１２１のキャリイ（Ｃ１：Ｙ）出力全入力し、信号線１
５上のクロックによりサンプル整形して出力する。Ｄ形
フリップフロップ１２２から信号線３１上への出力信号
音インデクス信号として記録部インターフェース３へ送
出する。

インデクス信号の周期で、プログラマブルカウンタ１２
１の一周容量（ビット数）が決定される。

プログラマブルカウンタ１２３は信号線１５上のクロッ
クを計数し、出力Ｑｎを信号線１７によりメモリ１４２
ｔ−送出して、メモリ１４２のアドレスを指定する。信
号線１７上のアドレス周期は、信号線３１上のインデク
ス周期より短かく設定しである。

記録部インターフェース３上のビットシリアルデータと
、ワード（１６ビツト）単位のメモリデータとの変換動
作が書込み時と読出し時とで逆であるため、記録部イン
ターフェース３上でのタイミングを同一にするためには
、メモリ１４２をアクセスするタイミングを書込み／読
出しに応じてずらす必要がある。

また、ビットシリアルデータをループデータとして取扱
うためには、ビットシリアル状態で存在するデータ部分
が必要である。

本実施例では、プログラマブルカウンタ１２３０周期を
インデクス周期より１クロツクだけ短く設定し、１６ビ
ツト分全ビットシリアル状態で入出力制御部１２に入力
し、残りをワード（１６ビツト）単位でメモリ１４２内
に保持しておき、プログラマブルカウンタ１２３の動作
に合せて、入出力制御部１２の制御によＶ項次。

データを移送している。

上記データ移送動作を、第５図にタイミングチャートと
して示す。第５図に示すように、信号線３１上のインデ
クスに対して同じタイミングには同じデータが現れるよ
うに動作する。

タイミングジェネレータ１３１は、データの移動タイミ
ングを発生するものである。タイミングジェネレータ１
３１の詳細な実施例を第６図に示し、その動作タイミン
グを第７図に示す。

１６進のカウンタ１１２では信号線１６ｂ上のキャリイ
（Ｃｒｙ）を基準にして、信号線１５上にクロックを発
生する。信号線１５上のクロックは、信号線１７ｔ−介
して送出されるメモリ１４２のアドレスを変更するため
のものである。

信号線１５上のクロックを基準にして、タイミングジェ
ネレータ１３１は記憶部１４からデータを読出すための
読出し信号を信号線１３１ｄ上多こ送出し、データ取込
みタイミングを指示するための指示信号を信号線１３１
ｂ上に送出し。

記憶部１４へ送るべきデータのタイミングをそろえるた
めのタイミングを示すタイミング信号を信号線１３１ａ
上に送出し、データｔ−書込むための書込み信号を信号
線１３１ｂ上に送出する。

第４図において、メモリ１４２は信号線１７上で指定さ
れたすべてのアドレス範囲を指示できるワード数容量を
備えて構成されている。信号線１７上のアドレスが切替
えるのに合せ、信号線２０ｂ上のデータ読出し制御信号
がアクティブになる。このとき、メモリ１４２は轟該ア
ドレスのデータを信号線１９上に送出する。

信号線１９上のデータが確定しているタイミングで、信
号線１３１ｂ上のデータ取込みタイミング指示信号がア
クティブになる。このタイミンクには、シフトレジスタ
１３６がロードモードとなって、信号線１９上のデータ
がシフトレジスタ１３６に取込まれる。シフトレジスタ
１３６は、１６ビツトのパラレルロードシリアルアウト
レジスタである。ロードモードが切れると、信号線１９
がら取込まれたデータをビットシリアル形式で出力する
。

記録部インターフェース３の読出しゲート３５がアクテ
ィブのとき、シフトレジスタ１３６の出力によってＡＮ
Ｄゲート１３７が開く。ＡＮＤゲー）１３７ｇ通った読
出しデータパルスは、信号線３６を介して記録部インタ
ーフェース３へ送出される。

シフトレジスタ１３６の出力ＳＯは、セレクタ１３３に
も送出される。セレクタ１３３にはシフトレジスタ１３
６の出力のほか、記録部インターフェース３から信号線
３３を介して入力される書込みゲート信号、ならびに信
号線１６ａ上の基準クロックでサンプル周期に同期して
信号＠３４上に生成される書込みパルス信号が入力され
る。

Ｄ形フリップフロップ１３２により、サンプル信号に同
期した出力がセレクタ１３３に送出される。セレクタ１
３３の８入力が′″００ルＬ／（７）とき、記録部イン
ターフェース３の書込みゲート３３がインアクティブに
なる。このとき。

シフトレジスタ１３６の出力はシフトレジスタ１３４に
出力される。いっぽう、上記Ｓ入力が１１″レベルのと
きには書込みゲート３４がアクティブになり、Ｄ形フリ
ップフロップ１３２の出力Ｑ１が同期化書込みパルス列
としてシフトレジスタ１３４へ送出される。シフトレジ
スタ１３４は１６ビツトのシリアルインパラレルアウト
形レジスタで、連続する１６ビツトのシリアルデータを
ビットごとにタイミングのずれた１６ビツトのデータに
変換して出力する。

以前にメモリ１４２から読出されたデータが１６ビツト
のデータに戻されるタイミングで。

信号線１８から記憶部１４に送出されるデータのタイミ
ングを整える信号が信号線１３１ａ上でアクティブにな
る。このタイミングでＤ形７リツブ７０ツブ１３５はイ
ネーブルとなってシフトレジスタ１３４の出力を取込み
１次イネーブルになるまで当該データを保持する。Ｄ形
フリップフロップ１３５がデータを取込むと、同時番こ
メモリ１４２の読出し制御信号が信号線２０ｂ上でイン
アクティブになり、メモリの書込み制御信号が信号線２
０ａ上でアクティブになる。これによって、Ｄ形フリッ
プフロップ１３５から信号線１８を介して取込まれたデ
ータがバスバッファドライバ１４１によりデータバスＤ
ｎ上に供給され、メモリ１４２に書込まれる。

上に説明したように、メモリ１４２からデータが読出さ
れてビットシリアルな形態を経過し次後、再びメモリ１
４３に戻される。この間。

メモリアドレスは信号線１７上に読出されてｌだけ進み
、データは１つ先のアドレスへ移されることになる。信
号線１７上のアドレスは、尚該アドレスのデータｔ−書
替える前に尚該アドレスに記憶されていたデータを読出
すことのできる余裕をもったタイミングで進められ、当
該アドレスからのデータの読出しはデータが書替えられ
る前のタイミングで行われる。

従って、先に記憶されて論たデータは前述した動作でシ
フトレジスタ１３６に移される。　　　（すなわち、ア
ドレスサイクルの前半では当該データを読出し、後半で
は前のサイクルで読出されたデータを曹込む。

この動作は繰返して行われ、シフトレジスタ１３６の出
力にはビットシリアルな形で一部分のデータが当該周期
に同期して繰返し現れる。

本実施例におけるメモリ１４２がらデータを読出し、ビ
ットシリアルな形を経過させた後。

メモリ１４２に戻すまでの動作例を第８図にタイミング
チャートとして示す。

本実施例によれば、論理素子を用いたメモリ回路、ゲー
ト回路、およびクロックのタイミング回路で記録部イン
ターフェース３に対する記録部２の機能と等価な機能全
果すことができる。

マタ、オシレータ１１１の発振周波数でビットレートを
設定できるとともｌこ、プログラマブルカウンタ１２１
．１２３の周期で一周容量を設定することができ、これ
らをそれぞれ異なる記憶部２に対応させることができる
。

：発明の効果ン 以上説明したように本発明は、記録部インターフェース
に対して本来の記録部機能と等価な機能を代替え論理処
理で果すことによＶ％　トラックフォーマットの管理機
能、データの並直変換機能、ならびに符号変換機能など
の高速論理処理機能に対する診断能力を向上させること
ができると云う効果がある。

また、動作速度を容易に変化させることができる丸め、
動作マージンも正確に診断することができると云う効果
がある。

記憶部のビットレート、ならびに−問答１に相当するパ
ラメータを任意に設定することができ、将来の高密度化
や高速化に備えて記録部以外の機能開発、評価に用いる
ことができると云う効果がある。

【図面の簡単な説明】

第１図は１本発明による磁気ディスク装置の記録部代替
器を記録部と対比させて記述した一実施例を示すブロッ
ク図である。 第２（２）は、第１図の記録部の動作例を示すタイミン
グチャートである。 第３図は、＠Ｉ因の記録部代替器の動作例を示すタイミ
ングチャートである。 第４図は１本発明による記録部代替器の一実施例を示す
ブロック図である。 第５図は、第４図の記録部代替器の動作例を示すタイミ
ングチャートである。 第６図は、第４図のタイミングジェネレータの一実施例
を詳細に示すブロック図である。 第７図は、第６図のタイミングジェネレータの動作例を
示すタイミングチャートである。 第８図は、第４図のメモリの動作を示すタイミングチャ
ートである。 １・・・記録部代替器　　　２・・・記録部３・・・記
録部インターフェース １１・・・基準クロック発生部 １２・・・周期管理部　　１３・・・入出力制御部１４
・・・記憶部　　　　２１・・・記録媒体２２・・・位
置信号処理部 ２３・・・リード／ライト処理部 １１１・・・オシレータ　　１１２・・・カウンタ１２
１．１２３・・・プログラマブルカウンタ１２２．１３
２，１３５，１３１−４・・・Ｄ形スリップ７０ツブ １３１・・・タイミングジェネレータ １３３・・・セレクタ １３４．１３６．１３１−２・・・シフトレジスタ１３
７．１．３１−３−・・ＡＮＤゲート１４１・・・バス
バッファドライバ １４２・・・メモリ　　１３１−１・・・インバータ１
５〜２０．２４〜２６．３１〜３６．１６ａ　、１６ｂ
、１３１ａ　〜１３１ｄ−・・信号線特許出願人　　日
本電気株式会社 代理人　弁理士　井　ノ　　ロ　　　壽２１図 ７４図

Claims (1)

【特許請求の範囲】
1. 記録媒体の記録面の回転に同期したクロックを発生する
   ための基準クロック発生部と、前記クロックの計数およ
   び前記クロックによるタイミング制御で前記記録媒体の
   円周上の起点信号を一定周期で発生し、入出力データに
   同期させるように記憶データの格納アドレスを管理する
   ための周期管理部と、入力データのパルス列を２値レベ
   ルの記録データ形式に変換するとともに、前記２値レベ
   ルの読出しデータをパルス間隔の単位幅をビット単位と
   する出力パルス列形式に変換するための入出力制御部と
   、前記入出力制御部からの前記２値レベルのデータを記
   憶するための記憶部とを具備して構成したことを特徴と
   する磁気ディスク装置の記録部代替器。