JPH0277164A - 薄膜半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １１よ匹且亘ユ１ 本発明は薄膜半導体素子、より詳細にはアモルファス絶
縁層、アモルファスシリコンから構成される半導体層お
よびオーミックコンタクト層を含む薄膜半導体素子であ
って、例えばアクティブマトリクス駆動方式のフラット
パネル形デイスプレィなどに応用されるものに関する。

皿迷Ｊ口支出 近年高度情報化が進むにつれ、映像表示用のデイスプレ
ィの分野においてはより一層の高精細化および高輝度化
が望まれている。現在は家庭用やその他はとんどの分野
においてＣＲＴ　（陰極線管）がその主流を占めている
。しかし小形、軽量、低消費電力でしかも高画質化が可
能なフラットパネル形デイスプレィへの要望が高まって
きている。フラットパネル形デイスプレィのうち液晶を
用いたＬＣＤは現在もっとも広く用いられ将来性の高い
デイスプレィである。このＬＣＤの駆動方式として、単
純マトリスクス駆動方式やアクティブマトリクス駆動方
式があり、このうちアクティブマトリクス駆動方式は各
画素ごとにスイッチ素子を配設して各画素を独立的に駆
動制御するものである。したがって各画素ごとに１００
％近いデユーティ比で駆動でき、画素のコントラスト比
を大きく取ることが可能である。

スイッチ素子としてアモルファスシリコンを用いた薄膜
トランジスタ（ＴＰＴ）形は大面積化が可能であり、し
かも低コストで製作できることから有望視され多くの研
究がなされている。アモルファスシリコンを用いたｉ’
＃ｌ！トランジスタ（ＴＰＴ）形デイスプレィの特徴と
しては大面積化が可能であること、比較的低温プロセス
（３００℃前後）で製作できることから安価なガラス基
板が使用可能であること、連続的な成膜により膜界面の
清浄性が保たれることなどが挙げられる。

以上のことから駆動方式としてアクティブマトリクス駆
動方式を採用し、アモルファスシリコンを用いた薄膜ト
ランジスタ（ＴＰＴ）形デイスプレィは今後のニューメ
ディア用のデイスプレィ候補としてその発展が期待され
ている。

次に従来のアモルファスシリコン薄膜半導体素子（ＴＰ
Ｔ）の構造を第４図に示す。

ガラス基板１１の上面（第４図中上側）にはゲート電極
１２がバターニングされており、このゲート電極１２の
上面にはゲート絶縁膜１３が積層形成されている。さら
にこのゲート絶縁膜１３の上面にはアモルファスシリコ
ン層１４が積層形成され、このアモルファスシリコン層
１４の上面にはオーミックコンタクト層としての０９ア
モルファスシリコン層１５が積層形成されている。この
ｎ０アモルファスシリコン層１５の上面にはさらにドレ
イン電極１６が積層形成され、このドレイン電極１６の
水平方向に対向してゲート電極１２を挟んだ所定箇所に
はソース電極１７が形成されている。またドレイン電極
１６とソース電極１７の間には保護ｌｌｌ１８が形成さ
れている。ここでオーミックコンタクト層としてのｎ゛
アモルファスシリコン層１５はゲート電極１２上のチャ
ンネル部に誘起された電子を迅速にソース電極１７また
はドレイン電極１６に輸送するとともにチャンネル部に
蓄積された正孔の流れ（オフ電流）を阻止し、リーク電
流を低減させる働きを有する。

が　ｉしよ　とする。　点 上記したようなアモルファスシリコンＴＰＴのアモルフ
ァスシリコン層１４は可視光に対する良好な光導電体で
あり、アモルファスシリコンＴＰＴを用いたＴＦＴＬＣ
Ｄでは背面光（バックライト）を用いているため、この
背面光がアモルファスシリコン層１４を励起し、キャリ
アを発生することによりゲート電圧負時のドレイン電流
（オフ電流）を上昇させる。オフ電流が上昇するとＴＰ
Ｔのオンオフ比が低下し、ＬＣＤの表示特性を劣化させ
ることとなる。すなわち、アモルファスシリコンＴＦＴ
ＬＣＤにおいては、液晶層に電荷を一定時間掛けること
により、文字または画像表示を行なっているが、オフ電
流が大きいと、これがリーク電流として働き一定時間の
間、液晶層に蓄積された信号電荷を保持することが不可
能となり、コントラスト比の低下や画像の安定性の低下
が著しくなる。したがってコントラスト比の高い良好な
表示特性を得るためには、背面光照射時の光キャリアに
よるオフ電流の少ない、安定した特性を有するアモルフ
ァスシリコンＴＰＴを作成することが重要な課題となる
。

ロ　　　　゛　るこめの 本発明はかかる問題点に鑑みて発明された薄膜半導体素
子であって、アモルファス絶縁層、アモルファスシリコ
ンから構成される半導体層およびオーミックコンタクト
層を含み、前記アモルファス絶縁層と前記オーミックコ
ンタクト層との間に介在させられる前記半導体層がシリ
コン原子以外に周期律表の第！Ｖ族に属する元素の少な
くとも１種を含有していることを特徴とするものである
。

アモルファスシリコンＴＰＴに背面光を照射して光キヤ
リア発生に基づくオフ電流特性を測定したところ、光照
射時のオフ電流はゲート電極１２とドレイン電極１６と
の間またはゲート電極１２とソース電極１７との間の重
なり幅に比例して増大してゆ（ことが判明した。すなわ
ち光キャリアは主としてゲート電極１２とドレイン電極
１６との間、またはゲート電極１２とソース電極１７と
の間の接合部のアモルファスシリコン層１４内で発生し
、トレイン電極１６とソース電極１７の間の電界によっ
てドリフトしてゆくものと考久られる。

そこで本発明では、光照射時の光キャリアがもっとも発
生しやすいｎ′″アモルファスシリコン層１５の下部に
光学的バンドギャップが狭く、可視光に対する光感度が
低い、シリコン原子以外に周期律表の第１■族に属する
元素の少なくとも１種を含有している半導体層を形成し
た。

以下本発明にかかる薄膜半導体素子の構成を詳述する。

なお従来例と同一構造の部分については同一の符合を付
すこととする。

ガラス基板１１の上面（第１図中上側）にはゲート電極
１２がパターニングされている。このゲート電極１２は
Ｃｒ、Ｍｏ、Ｔａ、ＡＩまたはＮｉＣｒ膜あるいはこれ
らの積層膜から構成されている。このゲート電極１２の
厚みは膜材料、目的とするＴＰＴの構造あるいは配線抵
抗などにより決定されるが、本発明においては、３００
人ないし３０００人、より望ましくは５００人ないし１
５００人の範囲で決定される。

上記ゲート電極１２の上面にはゲート絶縁膜１３が積層
形成されている。このゲート絶縁膜１３としては比抵抗
が高くしたがって絶縁性に優れ高耐圧でかつ界面特性の
良好な薄膜が用いられる。

このような条件を満たすゲート絶縁膜１３として本発明
ではプラズマＣＶＤ法（グロー放電分解法）により形成
されるＳｉＮ膜、ＳｉＯ膜、または５ｉＯＮ膜あるいは
他の形成法例えばスパッタリング法などにより作製され
るＴａ　ａ　ＯｘＩｌ、　Ａ　１２０、膜あるいはこれ
らの積層膜を用いることができる。ゲート絶縁膜１３と
して例えばＳｉＮ膜を用いる場合にはシラン系のガス例
えばＳｉＨ４とＮＨ，との混合ガスまたはＮ２との混合
ガス、あるいはＳ　ｉＨ４とＮＨ，とＮ２との混合ガス
をプラズマＣＶＤ法により分解堆積して形成することが
できる。ＳｉＮ膜を用いる場合には基板温度が膜特性に
大きな影響を及ぼすところ、基板温度を通常２５０℃以
上、より望ましくは３００℃以上とすることが好ましい
０本発明におけるゲート絶縁膜１３の膜厚は目的とする
ＴＰＴ特性を得るためにそれぞれ決定されるが、通常は
５００人ないし５０００人が望ましく、より望ましくは
１０００人ないし３０００人の範囲である。

ゲート絶縁ｆｆ１１３の上面にはアモルファスシリコン
層１４が積層形成されている。アモルファスシリコン層
１４は半導体層であり、通常プラズマＣＶＤ法によりシ
ラン系のガスを用いて容易に形成できる。アモルファス
シリコン層１４の膜厚はＴＦＴのオフ電流および光照射
時の光電流に大きく依存する。本発明では通常１００人
ないし３０００人が採用され、より望ましくは２００人
ないし１０００人の範囲である。成膜温度としては良好
な膜特性を得るために１００℃ないし４００℃が望まし
く、より望ましくは２００℃ないし３００℃の範囲であ
る。

上記アモルファスシリコン層１４を挟んで両側にはアモ
ルファスシリコン：６０層２０が形成されており、この
アモルファスシリコン：６０層２０は背面からの照射光
を吸収して、ＴＰＴにおける光電流によるオフ電流を低
減するだめのものである。

なおアモルファスシリコンに混合される元素としては上
記したＧｅのほか元素の周期律表における第１Ｖ族の元
素、例＾ばＳｎ等を使用することができる。

アモルファスシリコン：６０層２０はプラズマＣＶＤ法
によってシラン系のガス例＾ばＳｉＨ４と、Ｇｅを含む
ガス例えばＧ　ｅ　Ｈａとの混合ガスから作製すること
ができる。アモルファスシリコン；６０層２０を例λば
Ｓ　ＩＨ４とＧ　ｅ　Ｈ４との混合ガスにより形成する
場合にはＳ　ｉ　Ｈ４流量に対してＧ　ｅ　Ｈ４流量を
適時変えてＧｅ含有量を制御することができる０本発明
に用いられるアモルファスシリコン：６０層２０のＧｅ
含有量としては１０原子％ないし８０原子％が望ましく
、より望ましくは２０原子％ないし５０原子％が良い。

また暗比抵抗としては１０”Ω・ｃｌＩないしｌｏ４Ω
・ＣＩ＋が望ましく、より望ましくは１０”Ω・ｃＩｌ
ｌないし１０’Ω・ｃＩｌｌの範囲である。さらに光学
的バンドギャップとしては１．７ｅＶないし１．ｌｅＶ
（７３０ｍｍないし１１００ｍｍ）の範囲が望ましく、
より望ましくは１．５ｅＶないし１．２ｅＶ（８３０ｍ
ｍないし１００１００Ｏの範囲が望ましい。

またアモルファスシリコン８６０層２０形成においてガ
ラス基板１１の温度は重要因子である。

それはＧ　ｅ　Ｈ４ガスの分解温度と関係しており、ガ
ラス基板１１の温度が低いとＧ　ｅ　Ｈ４ガス中のＧｅ
が十分アモルファスシリコン：６０層２０中に取り込ま
れない結果となる０本発明におけるアモルファスシリコ
ン；６０層２０のプラズマＣＶＤ法による膜形成時のガ
ラス基板１１温度としては１００℃ないし５００℃が望
ましく、より望ましい範囲は１２０℃ないし４００℃で
ある。またアモルファスシリコン８００層２０の膜厚は
上記したアモルファスシリコン層１４と同様の厚さとす
る。

前記アモルファスシリコン層１４およびアモルファスシ
リコン：６０層２０の上面にはｎ３アモルファスシリコ
ン層１５がオーミックコンタクト層として積層形成され
ている。このｎ９アモルファスシリコン層はキャリアで
ある電子の走行性を容易にし、かつ正孔の流れを阻止す
る目的で形成されるものであり、主としてシラン系のガ
ス例えばＳ　Ｉ　ＨａとＰＨ，との混合ガスにより形成
される。ｎ０アモルファスシリコン層１５の電気的特性
としては暗比抵抗が１０６Ω・ｃｍないし１ｏΩ・Ｃｌ
１１であることが望ましく、より望ましくは１゜４Ω・
ｃｍないし１０”Ω・ＣＩＩ＋の範囲である。また活性
化エネルギーとしては０．４ｅＶないし０．１ｅＶが望
ましく、より望ましくは０．３ｅＶないし０゜２ｅＶの
範囲が良い　ｎ　＋アモルファスシリコン層の膜厚は膜
のはがれ防止などのために適切に決定する必要があるが
、通常は１００人ないし１０００人が望ましく、より望
ましくは１００人ないし５００人の範囲である。

前記ｎ０アモルファスシリコン層１５の第１図中上面に
はさらにドレイン電極１６が積層形成されこのドレイン
電極１６と水平方向に対向してゲート電極１２を挟んだ
所定箇所にはソース電極１７が形成されている。

ドレイン電極１６およびソース電極１７は通常高融点金
属とＡｌとの積層構造とすることによって特性の安定化
が図られており、例えばＣｒ　／　Ａ１、Ｍｏ／Ａ１．
Ｔｉ／Ａ１などが用いられる。

高融点金属の膜厚としては膜のはがれなどを考慮して１
００人ないし１０００人とするのが望ましく、より望ま
しくは１００人ないし５００人の範囲とするのが良い、
またＡＩの厚みとしては１８用程度となすのが良い。

前記アモルファスシリコン層１４の上面には保護膜１８
が形成されており、この保護膜１８はチャンネル部の、
湿気や汚染によるＴＰＴの劣化を防止する目的で形成さ
れている０通常プラズマＣＶＤ法によるＳｉＮ膜が用い
られる。保護膜１８の形成法は上記したゲート絶縁膜１
３のＳｉＮ膜と同様の方法で作成され、膜厚は５００人
ないし５０００人の範囲であることが望ましく、より望
ましくは１０００人ないし３０００人の範囲である。

１月 本発明における薄膜半導体素子では、光照射時の光キャ
リアがもっとも発生しやすいｎ′″アモルファスシリコ
ン層１５層下５に、光学的バンドギャップが狭く可視光
に対する光感度が低い、シリコン原子以外に周期律表の
第１Ｖ族に属する元素の少な（とも１種を含有している
半導体層を形成することにより、光キャリアの発生が抑
制されるとともに、散乱光が上記半導体層に吸収される
作用を有する。

衷ｌ舅 以下、本発明にかかる実施例を説明する。

充分に洗浄した５インチ角のガラス基板１１にゲート電
極１２用のＣｒを１２００人蒸着きせ、その後ホトエツ
チングによりゲート電極１２のパターンを形成した。Ｔ
ＰＴとしてのチャンネル長さは８μｍ、チャンネル幅は
ｌｏｏｕｍとなした、その後ガラス基板１１をプラズマ
ＣＶＤ装置内にセットし、真空容器内を排気するととも
にガラス基板１．１を加熱し、加熱温度を３００”Ｃに
設定した。真空容器内の真空度が１０−”Ｔｏｒｒ以下
となったところで排気系を拡散ポンプ（ＤＰ）からメカ
ニカルブースターポンプ（ＭＢＰ）に切り替えるととも
にマスフローコントローラー（ＭＦＣ）を介して１００
％ＳｉＨ４をＩＯｓｃｃＭ、ＮＨ３を５０ＳＣＣＭそれ
ぞれ流して反応圧力をｏ、５Ｔｏｒｒとなるように調節
した。圧力が一定となったところで１３．５（ｉ　ＭＨ
ＺのＲＦパワーを５０Ｗ印加して２０分間ＳｉＮのゲー
ト絶縁膜１３を形成した。このように形成されたゲート
絶縁膜１３は屈折率が１．８１．光学的バンドギャップ
（Ｅｇ）が５．１ｅＶ、比誘電率が６゜ｌであった。ま
た膜厚は３０００人であった。

次に同一のプラズマＣＶＤ装置内でＳｉＮのゲート絶縁
１１０１３上にアモルファスシリコン層１４の半導体層
を１２００人形成した。形成条件は１００％Ｓ　ｉ　Ｈ
ａをＩＯ５ＣＣＭ、反応圧力０．２ＴｏｒｒでＲＦパワ
ーｉｏｏｗとした。成膜時間は１０分間であった。以上
の様にして形成されたアモルファスシリコン層１４は電
気的特性として、暗比抵抗ρｄ＝ｌＸｌＯ”Ω・ｃｍ、
活性化エネルギーＥａ＝０．７ｅＶ、光学的特性として
光学的バンドギャップＥ　ｇ　＝　１．７５ｅ　Ｖであ
った。

アモルファスシリコン層１４の形成後、ガラス基板１１
をプラズマＣＶ　Ｄ　Ｈ置より取り出し、ホトエッヂン
グによりチャンネル部以外のアモルファスシリコン層１
４を除去した。その後再びガラス基板１１をプラズマＣ
ＶＤ装置内にセットし、真空排気およびガラス基板１１
の加熱を行なった。ガラス基板１１の温度が３００℃に
なったところでＧｅを含むアモルファスシリコン８６０
層２０の成膜を行なった。アモルファスシリコン：６０
層２０の形成条件は１００％Ｓｉ　Ｈａを１１０５ＣＣ
，１０％Ｈ，ベースのＧ　ｅ　Ｈ４を３０ＳＣＣＭそれ
ぞれ流し、反応圧力０．２　Ｔｏｒｒ、ＲＦパワー１０
０Ｗでゲート電極１２分開成膜を行なった。膜厚は１２
０ＯＡとなした９以上のようにして形成されたアモルフ
ァスシリコン＝６０層２０はρｄ＝５Ｘ　Ｉ　Ｏ’Ω・
ｃｍ、活性化エネルギーＥａ＝０．４ｅＶ、光学的特性
として光学的バンドギャップＥｇ＝１．４ｅＶであった
。

その後向−の基板温度（３００℃）でｎ゛アモルファス
シリコン層１５を次の条件下で形成した。１００％Ｓｉ
Ｈ４をＩＯ５ＣＣＭ、１％Ｈ２／＜−４１７）ＰＨ，を
２０ＳＣＣＭ流し、反応圧力０．２　ＴｏｒｒでＲＦパ
ワーを１００Ｗ印加し、５分開成膜を行ない、膜厚を５
００人となした。

ＣＶＤ装置による上記薄膜の形成の後、ガラス基板１１
を真空蒸着装置内にセットしドレイン電極１６およびソ
ース電極１７となるＣｒをタングステンボート加熱によ
り３００人形成した０次に上記試料をホトエッヂングに
より、チャンネル上部のＣｒを酸によりエツチングし、
さらにｎ０アモルファスシリコン層１５およびアモルフ
ァスシリコン：６０層２０をＨＦ；ＨＮＯ，：ＣＨａＣ
００Ｈ混液によりエツチングした。レジストを除去洗浄
後再び基板ガラス基板１１を真空蒸着装置内にセットし
、タングステンボート加熱によりＡＩを試料全面に１．
０μｍ形成した。その後再びホトエッヂングによりチャ
ンネル上部のＡＩをリン酸系水溶液によって除去した。

以上の様にして作成されたアモルファスシリコンＴＦＴ
アレイの電気的特性を評価したところ以下の様であった
。

初期特性 電界効果移動度　０．４　ｃｍ”／Ｖ−ｓｅｃしきい値
電圧　　ｌＶ オン電流　　Ｖｇ＝１５Ｖ時　　１ｘｌＯ−’Ａ次に背
面光照射時のオフ電流の結果を示す。

背面光２０００ルクスの照度において、Ｖｇ＝ＯＶ、Ｖ
ｄ＝１０Ｖ時　　ＬＸＩＯ−”ＡＶｇ＝−１０Ｖ、Ｖｄ
＝ｌＯＶ時２ＸｌＯ−”ＡまたＶｇ−Ｉｄ特性を第２図
に示す。

以上のように背面光照射時においても良好なオンオフ特
性を示した。

Ｌ較ｌ チャンネル部、ドレイン電極１６およびソース電極１７
部下部をすべてアモルファスシリコン層で形成する以外
はすべて実施例と同一の条件でアモルファスシリコンＴ
ＰＴを形成した。

この比較例の電気的特性を以下に示す。

電界効果移動度　０．５０ｍ２／Ｖ−ｓｅｃしきい値電
圧　　１．５■ オン電流　　Ｖｇ＝１５Ｖ時　　２Ｘ１０−’Ａ次に背
面光照射時のオフ電流の結果を示す。

背面光２０００ルクスの照度において、Ｖｇ＝ＯＶ、Ｖ
ｄ＝ｌＯＶ時　　　１ｘｌＯ−’ＡＶｇ＝−１０Ｖ、Ｖ
ｄ＝１０Ｖ時　３Ｘ１０−’ＡまたＶｇ−Ｉｄ特性を第
３図に示す。　以上のように背面光照射時におけるオフ
電流は非常に大きく、オンオフ特性の低下が顕著となっ
ているのが認められる。

元旦Ｊと立米 以上の説明により明らかな如く、本発明にかかる薄膜半
導体素子にあっては、光キャリアがもつとも発生しやす
い層の下部に光学的バンドギャップが狭く可視光に対す
る光感度が低い、シリコン原子以外に周期律表の第１■
族に属する元素の少なくとも１種を含有している半導体
層を形成したので、光キャリアの発生を抑制することが
できるとともに、散乱光を上記半導体層により吸収させ
ることができる。したがって、チャンネル部への背面光
の漏れが低減され、オフ電流の低い良好な特性を有する
薄膜半導体素子を形成することができるのである。

【図面の簡単な説明】

第１図は本発明に係る薄膜半導体素子の一実施例を示す
断面図、第２図はＶｇ−Ｉｄ特性を示す図、第３図は比
較例におけるＶｇ−Ｉｄ特性を示す図、第４図は従来例
を示す断面図である。 １３・・・ゲート絶縁膜（アモルファス絶縁層）、１４
・・・アモルファスシリコン層（半導体層）、１５・・
・ｎ′″アモルファスシリコン層（オーミックコンタク
ト層）、２０・・・アモルファスシリコン＝６０層（半
導体層） 特許出願人　；　住友金属工業株式会社代理人　　　：
　弁理士　　井内龍二 第１図 第４図 第２図 Ｖ９（Ｖ）

Claims (1)

【特許請求の範囲】
1. アモルファス絶縁層、アモルファスシリコンから構成さ
   れる半導体層およびオーミックコンタクト層を含む薄膜
   半導体素子であって、前記アモルファス絶縁層と前記オ
   ーミックコンタクト層との間に介在させられる前記半導
   体層がシリコン原子以外に周期律表の第IV族に属する元
   素の少なくとも１種を含有していることを特徴とする薄
   膜半導体素子。