JPH0278203A - チップ低抗器の製造方法 - Google Patents

チップ低抗器の製造方法

Info

Publication number
JPH0278203A
JPH0278203A JP63230259A JP23025988A JPH0278203A JP H0278203 A JPH0278203 A JP H0278203A JP 63230259 A JP63230259 A JP 63230259A JP 23025988 A JP23025988 A JP 23025988A JP H0278203 A JPH0278203 A JP H0278203A
Authority
JP
Japan
Prior art keywords
films
insulating substrate
film
break line
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63230259A
Other languages
English (en)
Inventor
Yoshikatsu Masuda
増田 吉勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63230259A priority Critical patent/JPH0278203A/ja
Publication of JPH0278203A publication Critical patent/JPH0278203A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、絶縁基板に抵抗膜を形成してなるチップ抵抗
器の製造方法に関する。
(従来の技術) 従来、この種のチップ抵抗器は、第5図ないし第8図を
用いて説明する工程で製造されていた。
まず、第5図に示すように、アルミナ等の絶縁基板21
を準備する。この絶縁基板21は、所定の間隔をおいて
横方向に形成された複数条の細溝からなるブレイクライ
ン22と、このブレイクライン22と直交するように所
定の間隔をおいて縦方向に形成された複数条の細溝から
なるブレイクライン23とを有している。そして、この
絶縁基板2Iの一面において、横方向のそれぞれのブレ
イクライン22の上下両側に縦方向のブレイクライン2
3を間に挟んで所定の間隔をおいて複数個の抵抗膜24
を並列的に形成する。
ついで、絶縁基板21の横方向のそれぞれのブレイクラ
イン22を含むその上下両側と絶縁基板21の上下端縁
とにそれぞれ抵抗膜24に接続されかつ並列的に形成さ
れた隣り合う抵抗膜24とは互いに独立した接続電極膜
25を形成する。そして、抵抗膜24の両端の接続電極
膜25に測定端子を当接して抵抗値を測定しながらトリ
ミングを行う。
このようにしてトリミングされた抵抗膜24と接続電極
膜25とが形成された絶縁基板2!を横方向のブレイク
ライン22においてブレイクし、第6図に示すような短
冊状の絶縁基板21aを得る。そして、第7図に示すよ
うに、この短冊状の絶縁基板21aの、接続電極膜25
の形成された両端面に端子電極膜26を形成したのち、
この絶縁基板2+aを縦方向のブレイクライン23でブ
レイクし、第8図に示すようなチップ抵抗器を得る。
(発明が解決しようとする課題) 上記のようなチップ抵抗器の製造方法においては、抵抗
膜24をトリミングするときにその都度抵抗膜24の両
端の接続電極膜25に測定端子を当接していたのでは、
その作業が繁雑になるため、横方向のブレイクライン2
2で区切られた部分を一単位とする複数個の抵抗膜24
の各接続電極膜25にあらかじめ測定端子を当接させて
おき、トリミングを行う抵抗膜24ごとにスキャナーで
測定箇所を順次に切り換えるようにしている。
ところが、このような方法によってもブレイクライン2
2で区切られた一単位のトリミングが終了すると次の一
単位に測定端子を移動させなければならず、いまだ十分
に作業が簡素化されているとは言いがたいという問題が
あった。
また、チップ抵抗器はかなり小さなもので、隣り合う抵
抗膜24の接続電極膜25間の距離はわずかなため、抵
抗膜24の両端の接続電極膜25どうしが短絡しやすく
、短絡した場合はその接続電極膜25の短絡部分の除去
作業がかなり困難になるという問題かあった。
本発明は、上記課題に鑑みてなされたものであ−て、工
程を一層簡素化することのできるチップ抵抗器の製造方
法を提供することを目的としている。
(課題を解決するための手段) このような目的を達成するために、本発明においては、
上記従来のチップ抵抗器の製造方法において、抵抗膜の
両端に接続されるべき接続電極膜を、ブレイクラインの
両側に並列的に形成された隣り合う抵抗膜との互いに独
立した形状の接続電極膜と、その隣り合う抵抗膜どうし
が互いに連結されている形状の接続電極膜とを交互に形
成したことを特徴としている。
(作用) 抵抗膜の両端に接続されるべき接続電極膜を、ブレイク
ラインの両側に並列的に形成された隣り合う抵抗膜とは
互いに独立した形状の接続電極膜と、その隣り合う抵抗
膜どうしが互いに連結されている形状の接続電極膜とを
交互に形成したことにより、抵抗膜をトリミングすると
きに、隣り合う抵抗膜どうしが互いに連結されている形
状の接、 続電極膜に1本の共通端子を当接し、その共
通端子を当接している接続電極膜の両側の互いに独立し
た形状の接続電極膜にそれぞれ個別の測定端子を当接し
、順次、スキャナーで切り換えてトリミングを行うこと
ができるようになる。つまり、測定端子を移動させずに
従来の2倍の抵抗膜のトリミングを行うことができ、工
程が簡素化される。
(実施例) 以下、本発明のチップ抵抗器の製造方法の実施例を図面
を参照して詳細に説明する。
まず、第1図に示すように、アルミナ等の絶縁基板lを
準備する。この絶縁基板lは従来のものと同様に、所定
の間隔をおいて横方向に形成された複数条の細溝からな
るブレイクライン2と、このブレイクライン2と直交す
るように所定の間隔をおいて縦方向に形成された複数条
の細溝からなるブレイクライン3とを有している。この
ブレイクライン2.3は、細溝ではなく基板を貫通して
所定ピッチで連続的に形成された小孔からなるものでも
よい。そして、この絶縁基板1の一面において、横方向
のそれぞれのブレイクライン2の上下両側に縦方向のブ
レイクライン3を間に挟んで所定の間隔をおいて複数個
の抵抗膜4を並列的に形成する。これらの抵抗膜4は、
例えば抵抗ペーストを同時に印刷したり、焼成すること
により形成される。ついで、絶縁基板lの横方向のそれ
ぞれのブレイクライン2を含むその上下両側の領域と、
絶縁基板lの上下端縁の領域とに、それぞれ抵抗膜4に
接続するように接続電極膜5.6を形成する。この接続
電極膜5はブレイクラインの両側に並列的に形成された
隣り合う抵抗膜4とは互いに独立した形状のものであり
、接続電極膜6は、その隣り合う抵抗膜どうしが互いに
連結されている形状のもので、それらが交互に形成され
ている。
これらの接続電極@5.6は、いずれも横方向のブレイ
クライン2を含むその両側の領域に形成されたものは、
その両側の抵抗膜4の両方にそれぞれ接続されている。
これらの接続電極膜5,6は、例えば電極ペーストを同
時に印刷し、焼成することにより形成される。なお、こ
の実施例では、抵抗膜4を先に形成し、その後で接続電
極膜5,6を形成しているが、接続電極膜5,6を先に
形成した後で、抵抗膜4を形成するようにしてもよい。
ついで、抵抗膜4の両端の接続電極膜5.6に測定端子
を当接して抵抗値を測定しながら、抵抗膜4に切溝を形
成してトリミングを行う。このとき、隣り合う抵抗膜ど
うしが互いに連結されている形状の接続電極膜6に1本
の共通端子を当接し、横方向のブレイクライン2の上下
両側の抵抗膜4に接続されている隣り合う抵抗膜とは互
いに独立した形状の接続電極膜5に個別端子をそれぞれ
当接する。そして、トリミングを行う抵抗膜4の順に接
続電極膜5に当接されている個別端子をスキャナーで切
り換え1.抵抗値を測定しながら順次トリミングを行う
このようにして抵抗膜4と接続電極膜5,6が形成され
、抵抗値のトリミングされた絶縁基板Iを横方向のブレ
イクライン2においてブレイクし、第2図に示すような
短冊状の絶縁基板Iaを得る。
そして、第3図に示すように、この短冊状の絶縁基板1
aの、接続電極膜5,6の形成された両端面に端子電極
1li7を形成したのち、この絶縁基板laを縦方向の
ブレイクライン3でブレイクし、第4図に示すようなチ
ップ抵抗器を得る。
なお、チップ抵抗器は、第4図に示すような抵抗膜4か
1個だけのものではなく、複数個の抵抗膜4が並列的に
形成されたものでもよい。例えば、5個の抵抗膜4が並
列的に形成されたチップ抵抗器であれば、この実施例の
場合であれは横方向のブレイクライン2においてブレイ
クするだけでよく、縦方向のブレイクは不要となる。し
たがって、このような場合は縦方向のブレイクライン3
を形成しておかなくてもよい。また、複数個の抵抗膜単
位で縦方向のブレイクラインに沿ってブレイクする必要
があるときは、少なくともその位置にのみ縦方向のブレ
イクライン3があればよい。このように、複数個の抵抗
膜が並列的に形成されたチップ抵抗器を得るときは、第
3図に示す端子電極膜7を形成したあと、それぞれの隣
り合う抵抗膜4間の絶縁基板1a端而に切屑を形成し、
端子電極膜7がそれぞれの抵抗膜ごとに独立するように
する必要がある。この切溝を形成するのは、必要により
絶縁基板!aの一方の端面のみでもよい。
また、上記の実施例においては特に説明していないが、
抵抗膜4の上にグレーズ膜を形成し、このグレーズ膜の
上から抵抗膜4に切溝を形成してトリミングを行うよう
にしてもよい。
(発明の効果) 以上説明したことから明らかなように本発明のチップ抵
抗器の製造方法によれば、1本の共通端子を当接するだ
けでよい接続i極膜が、個別端子を当接する接続電極膜
と交互に形成されているため、共通端子を当接する接続
電極膜の上下両側の抵抗膜の個別端子を当接する接続電
極膜にそれぞれあらかじめ個別端子を当接しておくこと
ができ、測定端子の1回の当接作業で従来の倍の抵抗膜
の抵抗値が測定できるようになり、チップ抵抗器の製造
方法が簡素化される。
また、共通端子の使用が可能となるので、必要な測定端
子数が減少して測定端子の当接作業が容易となり、この
ことからもチップ抵抗器の製造工程が簡素化されること
になる。
【図面の簡単な説明】
第1図〜第4図は本発明の実施例のチップ抵抗器の製造
方法を説明するための図、第5図〜第8図は従来のチッ
プ抵抗器の製造方法を説明するための図である。 l・・・絶縁基板、2.3・・・ブレイクライン、4・
・・抵抗膜、5.6・・・接続電極膜、7・・・端子電
極膜。

Claims (1)

    【特許請求の範囲】
  1. (1)少なくとも同じ方向の複数条のブレイクラインを
    形成してなる絶縁基板を準備する工程と、その絶縁基板
    のそれぞれのブレイクラインの両側にそれぞれ所定の間
    隔をおいて複数個の抵抗膜を並列的に形成する工程と、 それぞれの抵抗膜の両端に接続されるべき接続電極膜を
    ブレイクラインを含むその両側と絶縁基板の端縁とに形
    成する工程と、 その絶縁基板をブレイクラインにおいてブレイクする工
    程と、 ブレイクされた絶縁基板の端面に接続電極膜と接続され
    る端子電極膜を形成する工程 とを含んでなり、 前記抵抗膜の両端に接続されるべき接続電極膜は、ブレ
    イクラインの両側に並列的に形成された隣り合う抵抗膜
    とは互いに独立した形状の接続電極膜とその隣り合う抵
    抗膜どうしが互いに連結されている形状の接続電極膜と
    が交互に形成されていることを特徴とするチップ抵抗器
    の製造方法。
JP63230259A 1988-09-14 1988-09-14 チップ低抗器の製造方法 Pending JPH0278203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63230259A JPH0278203A (ja) 1988-09-14 1988-09-14 チップ低抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63230259A JPH0278203A (ja) 1988-09-14 1988-09-14 チップ低抗器の製造方法

Publications (1)

Publication Number Publication Date
JPH0278203A true JPH0278203A (ja) 1990-03-19

Family

ID=16905000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63230259A Pending JPH0278203A (ja) 1988-09-14 1988-09-14 チップ低抗器の製造方法

Country Status (1)

Country Link
JP (1) JPH0278203A (ja)

Similar Documents

Publication Publication Date Title
JPH10289803A (ja) 抵抗器およびその製造方法
JP3846312B2 (ja) 多連チップ抵抗器の製造方法
JPH0278203A (ja) チップ低抗器の製造方法
US5982273A (en) Multi-element type chip device and process for making the same
JPH0636901A (ja) 計測用抵抗器およびその製造方法
JP2527881B2 (ja) チップネットワ―ク抵抗器
JP3358990B2 (ja) チップ型抵抗器の製造方法
JP2004288968A (ja) チップ抵抗器の製造方法
JPH0682572B2 (ja) 多連チップ抵抗器の製造方法
JP3760577B2 (ja) 抵抗器
JPH0391902A (ja) チップrネットワークの抵抗膜形成方法
JPH0521215A (ja) チツプ抵抗器の製造方法
JPH10199703A (ja) チップ抵抗器用基板とチップ抵抗器の製造方法
JPS6312366B2 (ja)
JPH11307304A (ja) チップ抵抗器及びその製造方法
JP2635799B2 (ja) ネットワーク型抵抗器の製造方法
JP2694843B2 (ja) チップ型可変抵抗器における基板片の製造方法
JP2003188002A (ja) 抵抗器及び抵抗器の作製方法
JPH11345705A (ja) 厚膜チップ型サーミスタ
JPH0616763Y2 (ja) サーマルヘッド
JPS62112349A (ja) 電子部品の製造方法
JPH08213219A (ja) チップネットワーク抵抗器
JPS60225221A (ja) 座標入力装置
JPH09115706A (ja) チップ型抵抗器の製造方法
JP3846311B2 (ja) 多連チップ抵抗器の製造方法