JPH0682572B2 - 多連チップ抵抗器の製造方法 - Google Patents
多連チップ抵抗器の製造方法Info
- Publication number
- JPH0682572B2 JPH0682572B2 JP1086139A JP8613989A JPH0682572B2 JP H0682572 B2 JPH0682572 B2 JP H0682572B2 JP 1086139 A JP1086139 A JP 1086139A JP 8613989 A JP8613989 A JP 8613989A JP H0682572 B2 JPH0682572 B2 JP H0682572B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- trimming
- electrode
- electrodes
- multiple chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009966 trimming Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002003 electrode paste Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、多連チップ抵抗器の製造方法に関する。
〈従来の技術〉 従来から、多連チップ抵抗器として、第８図で示すよう
なものが知られている。この多連チップ抵抗器は、絶縁
基板１の表面上に形成された抵抗体２と、その両端に形
成された表面電極３および端面電極４とからなる複数の
抵抗単体Ｒを並列配置して一体構成したものであり、隣
り合う端面電極４間には絶縁用の凹部６が形成されてい
る。そして、このような多連チップ抵抗器は、以下のよ
うな手順で製造されるのが一般的となっている。
なものが知られている。この多連チップ抵抗器は、絶縁
基板１の表面上に形成された抵抗体２と、その両端に形
成された表面電極３および端面電極４とからなる複数の
抵抗単体Ｒを並列配置して一体構成したものであり、隣
り合う端面電極４間には絶縁用の凹部６が形成されてい
る。そして、このような多連チップ抵抗器は、以下のよ
うな手順で製造されるのが一般的となっている。
まず、所定ピッチで多数の貫通孔７が形成された絶縁基
板１を用意したうえ、第６図及び第７図で示すように、
この絶縁基板１の表面上に多数の表面電極３それぞれが
貫通孔７間に位置するようにして形成し、それぞれの表
面電極３間に跨がって抵抗体２を形成する。つぎに、こ
の絶縁基板１を横方向（図では、上下方向）に沿う複数
列おきに設定された縦分割線L1及び縦方向各列ごとに設
定された横分割線L2に沿って分割すると、貫通孔７の半
分が絶縁用凹部６となった抵抗体ブロックが得られる。
そして、この抵抗体ブロックの基板端面を電極ペースト
に押しつけると、凹部６で区切られた基板端面の突出部
に表面電極３と接続された端面電極４が形成され、第８
図で示すような多連チップ抵抗器として完成する。
板１を用意したうえ、第６図及び第７図で示すように、
この絶縁基板１の表面上に多数の表面電極３それぞれが
貫通孔７間に位置するようにして形成し、それぞれの表
面電極３間に跨がって抵抗体２を形成する。つぎに、こ
の絶縁基板１を横方向（図では、上下方向）に沿う複数
列おきに設定された縦分割線L1及び縦方向各列ごとに設
定された横分割線L2に沿って分割すると、貫通孔７の半
分が絶縁用凹部６となった抵抗体ブロックが得られる。
そして、この抵抗体ブロックの基板端面を電極ペースト
に押しつけると、凹部６で区切られた基板端面の突出部
に表面電極３と接続された端面電極４が形成され、第８
図で示すような多連チップ抵抗器として完成する。
ところで、この多連チップ抵抗器の製造方法において
は、絶縁基板１を抵抗体ブロックごとに分割するのに先
だって、抵抗単体Ｒごとの抵抗値がそれぞれ所要値とな
るように調整するため、抵抗体２に対するトリミング処
理を施している。そして、このトリミング処理に際して
は、対象となる抵抗体２の両端に接続された表面電極３
に抵抗値測定用接触子（図示していない）を当てた状態
で抵抗体２の抵抗値を測定しながら実施するようになっ
ている。
は、絶縁基板１を抵抗体ブロックごとに分割するのに先
だって、抵抗単体Ｒごとの抵抗値がそれぞれ所要値とな
るように調整するため、抵抗体２に対するトリミング処
理を施している。そして、このトリミング処理に際して
は、対象となる抵抗体２の両端に接続された表面電極３
に抵抗値測定用接触子（図示していない）を当てた状態
で抵抗体２の抵抗値を測定しながら実施するようになっ
ている。
〈発明が解決しようとする課題〉 ところで、前記多連チップ抵抗器の定格電力を大きくす
るためには、抵抗体２の表面積を大きくして放熱面積を
拡大する必要があるが、この抵抗体２の表面積を拡大す
るには表面電極３の面積を縮小しなければならない。し
かし、この表面電極３は前述したトリミング処理に際し
て抵抗値測定用接触子を当て付けるためのパッドとなる
ものであり、この表面電極３の面積をむやみに縮小する
ことはできない。したがって、従来の製造方法では、表
面電極３の面積を確保する必要がることから、抵抗体２
の表面積を拡大すことができず、結果として多連チップ
抵抗器の定格電力を大きくすることが困難となってい
た。
るためには、抵抗体２の表面積を大きくして放熱面積を
拡大する必要があるが、この抵抗体２の表面積を拡大す
るには表面電極３の面積を縮小しなければならない。し
かし、この表面電極３は前述したトリミング処理に際し
て抵抗値測定用接触子を当て付けるためのパッドとなる
ものであり、この表面電極３の面積をむやみに縮小する
ことはできない。したがって、従来の製造方法では、表
面電極３の面積を確保する必要がることから、抵抗体２
の表面積を拡大すことができず、結果として多連チップ
抵抗器の定格電力を大きくすることが困難となってい
た。
本発明は、このような現状に鑑みて創案されたものであ
って、抵抗値測定用接触子が当てつけられる表面電極の
面積を確保しながらも、抵抗体の表面積を拡大して定格
電力を大きくすることができる多連チップ抵抗器の製造
方法を提供することを目的としている。
って、抵抗値測定用接触子が当てつけられる表面電極の
面積を確保しながらも、抵抗体の表面積を拡大して定格
電力を大きくすることができる多連チップ抵抗器の製造
方法を提供することを目的としている。
〈課題を解決するための手段〉 本発明に係る多連チップ抵抗器の製造方法は、絶縁基板
上の縦横方向に沿って並列形成された多数の抵抗体それ
ぞれの縦方向に沿う両端を表面電極によって接続すると
ともに、この表面電極に連なるトリミング用電極を抵抗
体の横方向に沿う中間スペースに形成し、これらのトリ
ミング用電極を用いて抵抗体それぞれのトリミング処理
を施したのち、横方向に配置された複数の抵抗体からな
る抵抗体ブロックを表面電極上に設定された分割線ごと
に沿って分割し、この抵抗体ブロックのトリミング用電
極が形成された部分を凹入除去して絶縁用凹部を形成す
るものである。
上の縦横方向に沿って並列形成された多数の抵抗体それ
ぞれの縦方向に沿う両端を表面電極によって接続すると
ともに、この表面電極に連なるトリミング用電極を抵抗
体の横方向に沿う中間スペースに形成し、これらのトリ
ミング用電極を用いて抵抗体それぞれのトリミング処理
を施したのち、横方向に配置された複数の抵抗体からな
る抵抗体ブロックを表面電極上に設定された分割線ごと
に沿って分割し、この抵抗体ブロックのトリミング用電
極が形成された部分を凹入除去して絶縁用凹部を形成す
るものである。
〈作用〉 上記方法によれば、抵抗体の両端を接続する表面電極と
は別に、この表面電極に連なるトリミング用電極をあら
かじめ形成しているので、トリミング処理に際して表面
電極を用いる必要がなくなり、この表面電極の面積を最
小限度にまで縮小することが可能となる。そして、この
トリミング用電極は抵抗体の中間スペース部分に設けら
れており、抵抗体ブロックごとに分割れたのちに絶縁用
凹部が形成されることによって除去されるので、抵抗値
測定用接触子の確実な当てつけに必要な大きさに設定し
ておくことができる。
は別に、この表面電極に連なるトリミング用電極をあら
かじめ形成しているので、トリミング処理に際して表面
電極を用いる必要がなくなり、この表面電極の面積を最
小限度にまで縮小することが可能となる。そして、この
トリミング用電極は抵抗体の中間スペース部分に設けら
れており、抵抗体ブロックごとに分割れたのちに絶縁用
凹部が形成されることによって除去されるので、抵抗値
測定用接触子の確実な当てつけに必要な大きさに設定し
ておくことができる。
〈実施例〉 以下、本発明方法の実施例を図面に基づいて説明する。
第１図ないし第４図は本発明方法の第１実施例を示して
おり、第１図は抵抗体２及び表面電極３が形成された絶
縁基板１を示す平面図、第２図はその斜視図、第３図は
製造途中の抵抗体ブロックを示す斜視図であり、第４図
は完成した多連チップ抵抗器を示す斜視図である。な
お、本発明方法によって製造された多連チップ抵抗器の
構成は、従来例と基本的に異ならないので、第１図ない
し第４図において第６図ないし第８図と互いに同一もし
くは相当する部分には同一符号を付している。
おり、第１図は抵抗体２及び表面電極３が形成された絶
縁基板１を示す平面図、第２図はその斜視図、第３図は
製造途中の抵抗体ブロックを示す斜視図であり、第４図
は完成した多連チップ抵抗器を示す斜視図である。な
お、本発明方法によって製造された多連チップ抵抗器の
構成は、従来例と基本的に異ならないので、第１図ない
し第４図において第６図ないし第８図と互いに同一もし
くは相当する部分には同一符号を付している。
本実施例における絶縁基板１としては、従来例と異な
り、貫通孔が形成されていない単なる平板状のものが用
いられる。そして、この絶縁基板１上には多数の抵抗体
２が縦横方向に沿って並列形成され、抵抗体２それぞれ
の縦方向（図では、左右方向）に沿う両端は表面電極３
によって接続される。また、これらの抵抗体２の縦列間
の横方向（図では、上下方向）に沿う中間スペースに
は、抵抗値測定用接触子（図示していない）を当てつけ
るパッドとしてのトリミング用電極10が縦一列状に形成
された表面電極３の一側端に連なって形成される。な
お、このトリミング用電極10は、表面電極３の幅よりも
広幅の略半円形状に形成されており、抵抗値測定用接触
子の当てつけに必要な面積が確保されている。したがっ
て、このトリミング用電極10が連設される表面電極３の
面積は、抵抗体２の接続に必要な最小限度まで縮小でき
ることになる。
り、貫通孔が形成されていない単なる平板状のものが用
いられる。そして、この絶縁基板１上には多数の抵抗体
２が縦横方向に沿って並列形成され、抵抗体２それぞれ
の縦方向（図では、左右方向）に沿う両端は表面電極３
によって接続される。また、これらの抵抗体２の縦列間
の横方向（図では、上下方向）に沿う中間スペースに
は、抵抗値測定用接触子（図示していない）を当てつけ
るパッドとしてのトリミング用電極10が縦一列状に形成
された表面電極３の一側端に連なって形成される。な
お、このトリミング用電極10は、表面電極３の幅よりも
広幅の略半円形状に形成されており、抵抗値測定用接触
子の当てつけに必要な面積が確保されている。したがっ
て、このトリミング用電極10が連設される表面電極３の
面積は、抵抗体２の接続に必要な最小限度まで縮小でき
ることになる。
そして、抵抗体２、表面電極３及びトリミング用電極10
が形成されると、引き続いて、抵抗体２の抵抗値を調整
するためのトリミング処理が施される。そして、このト
リミング処理は、対象となる抵抗体２の両端に接続され
た表面電極３に連設されたトリミング用電極10に抵抗値
測定用接触子を当てつけた状態で抵抗体２の抵抗値を測
定しながら実施される。すなわち、例えば、第１図にお
いて、抵抗体2aのトリミングを行うとすれば、トリミン
グ用電極10a,10bに抵抗値測定用接触子を当てつけるこ
とになる。また、抵抗体2bのトリミングを行うとすれ
ば、トリミング用電極10b,10cに抵抗値測定用接触子を
当てつけて実施することになる。なお、トリミングを行
う前に、必要に応じて抵抗体２の表面上にガラス被膜が
形成される。
が形成されると、引き続いて、抵抗体２の抵抗値を調整
するためのトリミング処理が施される。そして、このト
リミング処理は、対象となる抵抗体２の両端に接続され
た表面電極３に連設されたトリミング用電極10に抵抗値
測定用接触子を当てつけた状態で抵抗体２の抵抗値を測
定しながら実施される。すなわち、例えば、第１図にお
いて、抵抗体2aのトリミングを行うとすれば、トリミン
グ用電極10a,10bに抵抗値測定用接触子を当てつけるこ
とになる。また、抵抗体2bのトリミングを行うとすれ
ば、トリミング用電極10b,10cに抵抗値測定用接触子を
当てつけて実施することになる。なお、トリミングを行
う前に、必要に応じて抵抗体２の表面上にガラス被膜が
形成される。
トリミング処理が完了すると、この絶縁基板１を横方向
（図では、上下方向）に沿う複数列おきに設定された縦
分割線L1及び縦方向各列ごとに設定された横分割線L2に
沿って分割する。なお、図における縦分割線L1は抵抗体
２の横方向に沿う３列おきに設定され、かつ、横分割線
L2は抵抗体２の縦方向に沿う各列ごとに設定されている
が、これに限定されるものではない。そして、この分割
によって、第３図で示すような横３列に配置された抵抗
体２からなる抵抗体ブロック11が得られることになる。
（図では、上下方向）に沿う複数列おきに設定された縦
分割線L1及び縦方向各列ごとに設定された横分割線L2に
沿って分割する。なお、図における縦分割線L1は抵抗体
２の横方向に沿う３列おきに設定され、かつ、横分割線
L2は抵抗体２の縦方向に沿う各列ごとに設定されている
が、これに限定されるものではない。そして、この分割
によって、第３図で示すような横３列に配置された抵抗
体２からなる抵抗体ブロック11が得られることになる。
つぎに、この抵抗体ブロック11の長辺側基板端面におけ
る抵抗体２間の中間スペース部分を凹入除去し絶縁用凹
部６を形成すると、これと同時にトリミング用電極10が
除去されることになる。そして、この抵抗体ブロック11
の基板端面をあらかじめ用意された電極ペーストに押し
つけると、凹部６で区切られた基板端面の突出部に表面
電極３と接続された端面電極４が形成され、第４図で示
すような３つの抵抗単体Ｒを並列して一体構成してなる
多連チップ抵抗器が完成することになる。なお、抵抗体
ブロック11の長辺側基板端面全体にあらかじめ端面電極
４を形成しておき、そのあとで、凹部６を形成するよう
にしてもよい。また、表面電極３および端面電極４の表
面には、必要に応じてニッケルや半田によるメッキが施
される。
る抵抗体２間の中間スペース部分を凹入除去し絶縁用凹
部６を形成すると、これと同時にトリミング用電極10が
除去されることになる。そして、この抵抗体ブロック11
の基板端面をあらかじめ用意された電極ペーストに押し
つけると、凹部６で区切られた基板端面の突出部に表面
電極３と接続された端面電極４が形成され、第４図で示
すような３つの抵抗単体Ｒを並列して一体構成してなる
多連チップ抵抗器が完成することになる。なお、抵抗体
ブロック11の長辺側基板端面全体にあらかじめ端面電極
４を形成しておき、そのあとで、凹部６を形成するよう
にしてもよい。また、表面電極３および端面電極４の表
面には、必要に応じてニッケルや半田によるメッキが施
される。
ところで、以上説明した第１実施例においては、トリミ
ング用電極10を縦一列状に形成された表面電極３の一側
端に連なって形成するものとしているが、これに限定さ
れるものではなく、例えば、第５図で示す第２実施例の
ように、トリミング用電極10を互いに隣接して縦一列状
に形成された表面電極３同士を接続する千鳥足状に形成
することも可能であり、このことによっても同様の結果
が得られることになる。なお、この第５図の第２実施例
の場合には、それぞれの抵抗体２が互いに直並列接続さ
れた状態となるため、所定の抵抗体２の抵抗値を測定す
るには他の抵抗体２の影響を受けないような測定方法が
必要となる。さらに、第１図で示す第１実施例および第
５図で示す第２実施例のそれぞれにおけるトリミング用
電極10を適宜組み合わせた構成とすることもでき、この
ようにした場合には、種々の抵抗回路パターンの構成が
可能となる。また、このトリミング用電極10の形状につ
いては、半円形状や円形状に限定されるものではなく、
例えば、角形や三角形などを任意に選択すればよい。
ング用電極10を縦一列状に形成された表面電極３の一側
端に連なって形成するものとしているが、これに限定さ
れるものではなく、例えば、第５図で示す第２実施例の
ように、トリミング用電極10を互いに隣接して縦一列状
に形成された表面電極３同士を接続する千鳥足状に形成
することも可能であり、このことによっても同様の結果
が得られることになる。なお、この第５図の第２実施例
の場合には、それぞれの抵抗体２が互いに直並列接続さ
れた状態となるため、所定の抵抗体２の抵抗値を測定す
るには他の抵抗体２の影響を受けないような測定方法が
必要となる。さらに、第１図で示す第１実施例および第
５図で示す第２実施例のそれぞれにおけるトリミング用
電極10を適宜組み合わせた構成とすることもでき、この
ようにした場合には、種々の抵抗回路パターンの構成が
可能となる。また、このトリミング用電極10の形状につ
いては、半円形状や円形状に限定されるものではなく、
例えば、角形や三角形などを任意に選択すればよい。
〈発明の効果〉 以上説明したように、本発明に係る多連チップ抵抗器の
製造方法においては、絶縁基板上に並列形成された抵抗
体それぞれの縦方向に沿う両端を接続する表面電極とは
別に、この表面電極に連なるトリミング用電極を抵抗体
の横方向に沿う中間スペースに形成している。したがっ
て、トリミング処理の実施に際してはトリミング用電極
が用いられることになり、従来例のように、表面電極を
用いる必要がなくなる。そのため、この表面電極の面積
を最小限度まで縮小して抵抗体の表面積を拡大すること
ができ、結果として多連チップ抵抗器の定格電力を大き
くすることができる。
製造方法においては、絶縁基板上に並列形成された抵抗
体それぞれの縦方向に沿う両端を接続する表面電極とは
別に、この表面電極に連なるトリミング用電極を抵抗体
の横方向に沿う中間スペースに形成している。したがっ
て、トリミング処理の実施に際してはトリミング用電極
が用いられることになり、従来例のように、表面電極を
用いる必要がなくなる。そのため、この表面電極の面積
を最小限度まで縮小して抵抗体の表面積を拡大すること
ができ、結果として多連チップ抵抗器の定格電力を大き
くすることができる。
そして、このトリミング用電極は、抵抗体の中間スペー
ス部分に設けられているので抵抗値測定用接触子の確実
な当てつけに必要な大きさに形成することができ、トリ
ミング処理の容易化が図れることになる。さらに、この
トリミング用電極の形成部分には、抵抗体ブロックごと
に分割されたのちに凹入除去されて絶縁用凹部が形成さ
れるので、完成した多連チップ抵抗器において何らの電
気的な悪影響を及ぼす恐れもない。
ス部分に設けられているので抵抗値測定用接触子の確実
な当てつけに必要な大きさに形成することができ、トリ
ミング処理の容易化が図れることになる。さらに、この
トリミング用電極の形成部分には、抵抗体ブロックごと
に分割されたのちに凹入除去されて絶縁用凹部が形成さ
れるので、完成した多連チップ抵抗器において何らの電
気的な悪影響を及ぼす恐れもない。
第１図ないし第４図は本発明方法の第１実施例に係り、
第１図は抵抗体２及び表面電極３が形成された絶縁基板
１を示す平面図、第２図はその斜視図、第３図は製造途
中の抵抗体ブロックを示す斜視図であり、第４図は完成
した多連チップ抵抗器を示す斜視図である。また、第５
図は本発明方法の第２実施例に係り、抵抗体２及び表面
電極３が形成された絶縁基板１を示す平面図である。 さらに、第６図ないし第８図は従来例に係り、第６図は
抵抗体２及び表面電極３が形成された絶縁基板１を示す
平面図、第７図はその斜視図、第８図は多連チップ抵抗
器を示す斜視図である。 図における符号１は絶縁基板、２は抵抗体、３は表面電
極、６は絶縁用凹部、10はトリミング用電極、11は抵抗
体ブロック、L1は縦分割線、L2は横分割線である。 なお、図中の同一符号は、互いに同一もしくは相当する
部分を示している。
第１図は抵抗体２及び表面電極３が形成された絶縁基板
１を示す平面図、第２図はその斜視図、第３図は製造途
中の抵抗体ブロックを示す斜視図であり、第４図は完成
した多連チップ抵抗器を示す斜視図である。また、第５
図は本発明方法の第２実施例に係り、抵抗体２及び表面
電極３が形成された絶縁基板１を示す平面図である。 さらに、第６図ないし第８図は従来例に係り、第６図は
抵抗体２及び表面電極３が形成された絶縁基板１を示す
平面図、第７図はその斜視図、第８図は多連チップ抵抗
器を示す斜視図である。 図における符号１は絶縁基板、２は抵抗体、３は表面電
極、６は絶縁用凹部、10はトリミング用電極、11は抵抗
体ブロック、L1は縦分割線、L2は横分割線である。 なお、図中の同一符号は、互いに同一もしくは相当する
部分を示している。
Claims (1)
- 【請求項１】絶縁基板上の縦横方向に沿って並列形成さ
れた多数の抵抗体それぞれの縦方向に沿う両端を表面電
極によって接続するとともに、この表面電極に連なるト
リミング用電極を抵抗体の横方向に沿う中間スペースに
形成し、これらのトリミング用電極を用いて抵抗体それ
ぞれのトリミング処理を施したのち、横方向に配置され
た複数の抵抗体からなる抵抗体ブロックを表面電極上に
設定された分割線ごとに沿って分割し、この抵抗体ブロ
ックのトリミング用電極が形成された部分を凹入除去し
て絶縁用凹部を形成することを特徴とする多連チップ抵
抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086139A JPH0682572B2 (ja) | 1989-04-05 | 1989-04-05 | 多連チップ抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086139A JPH0682572B2 (ja) | 1989-04-05 | 1989-04-05 | 多連チップ抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02264405A JPH02264405A (ja) | 1990-10-29 |
| JPH0682572B2 true JPH0682572B2 (ja) | 1994-10-19 |
Family
ID=13878391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1086139A Expired - Fee Related JPH0682572B2 (ja) | 1989-04-05 | 1989-04-05 | 多連チップ抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682572B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2637662B2 (ja) * | 1992-02-25 | 1997-08-06 | ローム株式会社 | チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法 |
| US5896081A (en) * | 1997-06-10 | 1999-04-20 | Cyntec Company | Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure |
| JP4957737B2 (ja) * | 2008-05-14 | 2012-06-20 | 株式会社村田製作所 | セラミック電子部品およびその製造方法ならびに集合部品 |
| JP5029672B2 (ja) * | 2009-10-29 | 2012-09-19 | 株式会社村田製作所 | セラミック電子部品およびその製造方法ならびに集合部品 |
| JP6144136B2 (ja) * | 2013-07-17 | 2017-06-07 | Koa株式会社 | チップ抵抗器の製造方法 |
-
1989
- 1989-04-05 JP JP1086139A patent/JPH0682572B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02264405A (ja) | 1990-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637662B2 (ja) | チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法 | |
| US7326999B2 (en) | Chip resistor and method for manufacturing same | |
| JP4078042B2 (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
| JPH10289803A (ja) | 抵抗器およびその製造方法 | |
| JPH0682572B2 (ja) | 多連チップ抵抗器の製造方法 | |
| US6900393B1 (en) | Solder-bearing wafer for use in soldering operations | |
| US7907046B2 (en) | Chip resistor and method for producing the same | |
| JP3753252B2 (ja) | マルチエレメント型チップデバイス及びその製造方法 | |
| US7601920B2 (en) | Surface mount composite electronic component and method for manufacturing same | |
| US4948375A (en) | Adaptor assembly for circuit boards | |
| EP0001158B1 (en) | Electro-erosion print head assembly and method of manufacture thereof | |
| JP2694843B2 (ja) | チップ型可変抵抗器における基板片の製造方法 | |
| JP2008016870A (ja) | チップ抵抗器およびその製造方法 | |
| JPH0413841B2 (ja) | ||
| KR950008236B1 (ko) | 점퍼칩 어레이 및 제조방법 | |
| JP2003188002A (ja) | 抵抗器及び抵抗器の作製方法 | |
| JPH0364002A (ja) | ネットワーク抵抗器 | |
| JPH04213801A (ja) | モジュール抵抗器とその製造方法 | |
| JP2585679B2 (ja) | 抵抗器における基板の製造方法 | |
| JPS6367357B2 (ja) | ||
| JPS58110272A (ja) | サ−マルヘツド | |
| JPS60147354A (ja) | 放電破壊印刷ヘッドを製造する方法 | |
| JPH0273608A (ja) | チツプ抵抗の製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH0521215A (ja) | チツプ抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |