JPH09115706A - チップ型抵抗器の製造方法 - Google Patents
チップ型抵抗器の製造方法Info
- Publication number
- JPH09115706A JPH09115706A JP7269576A JP26957695A JPH09115706A JP H09115706 A JPH09115706 A JP H09115706A JP 7269576 A JP7269576 A JP 7269576A JP 26957695 A JP26957695 A JP 26957695A JP H09115706 A JPH09115706 A JP H09115706A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- surface electrode
- insulating substrate
- chip resistor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】
【課題】 電極と抵抗体の位置ズレの影響を受けない構
造にしたチップ型抵抗器の製造方法を提供すること。 【解決手段】 チップ型抵抗器の製造方法であって、大
判の絶縁基板１の表面に複数の表面電極列２を形成する
工程と、複数の表面電極列２の間を橋絡するように複数
の抵抗体３を形成する工程と、抵抗体３に対応する単位
領域５を画成するように複数の表面電極列２にスクライ
ブ溝４を形成する工程を有することを特徴とする。
造にしたチップ型抵抗器の製造方法を提供すること。 【解決手段】 チップ型抵抗器の製造方法であって、大
判の絶縁基板１の表面に複数の表面電極列２を形成する
工程と、複数の表面電極列２の間を橋絡するように複数
の抵抗体３を形成する工程と、抵抗体３に対応する単位
領域５を画成するように複数の表面電極列２にスクライ
ブ溝４を形成する工程を有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はチップ型抵抗器の製
造方法に関し、詳しくはチップ型抵抗器の表面電極の形
成方法に関する。
造方法に関し、詳しくはチップ型抵抗器の表面電極の形
成方法に関する。
【０００２】
【従来の技術】従来のチップ型抵抗器は、図３にその工
程を示す製造方法により製造されている。 先ず、表面にブレーキング用の縦横のスクライブ溝
１１を型押し等により格子状に形成したアルミナ等より
なる基板を焼成して絶縁基板１２を得ている。（図３
（ａ）） 次に、絶縁基板１２の表面に形成された格子状のス
クライブ溝１１により区画される複数の単位領域１３毎
に銀、パラジウムを含む導電性ペーストを印刷及び焼成
して表面電極１４を形成している。この表面電極１４は
各単位領域１３内で対向するように、スクライブ溝１１
のうちの横方向の溝を横断しないように、且つ縦方向の
溝を横断する如く形成されている。（図３（ｂ）） 更に、表面電極１４に対応する基板裏面の位置に裏面の
電極（図示せず）を同様に印刷及び焼成して形成してい
る。 次に、各単位領域１３毎の表面電極１４の間に、縦
方向に隣接する単位領域１３の抵抗体と電気的に絶縁す
るように、それぞれ抵抗体１５を印刷及び焼成して形成
している。（図３（ｃ）） そして、単位領域１３毎の各抵抗体１５を覆うよう
にガラス保護膜を印刷及び焼成した後、形成した各抵抗
体１５の抵抗値をトリミング等により調整し、特公昭６
３−３２６０２号公報や、実公平３−５６００４号公報
に記載されているような基板分割装置を使用して絶縁基
板１２をスクライブ溝１１に沿って押圧し、単位領域１
３毎にブレーキングして個別にチップ化された抵抗素子
基板を得ている。（図示せず） この後、各チップ化された絶縁基板に表面の電極１４と
裏面の電極を接続するように側面電極を形成してチップ
型抵抗器を製造している。
程を示す製造方法により製造されている。 先ず、表面にブレーキング用の縦横のスクライブ溝
１１を型押し等により格子状に形成したアルミナ等より
なる基板を焼成して絶縁基板１２を得ている。（図３
（ａ）） 次に、絶縁基板１２の表面に形成された格子状のス
クライブ溝１１により区画される複数の単位領域１３毎
に銀、パラジウムを含む導電性ペーストを印刷及び焼成
して表面電極１４を形成している。この表面電極１４は
各単位領域１３内で対向するように、スクライブ溝１１
のうちの横方向の溝を横断しないように、且つ縦方向の
溝を横断する如く形成されている。（図３（ｂ）） 更に、表面電極１４に対応する基板裏面の位置に裏面の
電極（図示せず）を同様に印刷及び焼成して形成してい
る。 次に、各単位領域１３毎の表面電極１４の間に、縦
方向に隣接する単位領域１３の抵抗体と電気的に絶縁す
るように、それぞれ抵抗体１５を印刷及び焼成して形成
している。（図３（ｃ）） そして、単位領域１３毎の各抵抗体１５を覆うよう
にガラス保護膜を印刷及び焼成した後、形成した各抵抗
体１５の抵抗値をトリミング等により調整し、特公昭６
３−３２６０２号公報や、実公平３−５６００４号公報
に記載されているような基板分割装置を使用して絶縁基
板１２をスクライブ溝１１に沿って押圧し、単位領域１
３毎にブレーキングして個別にチップ化された抵抗素子
基板を得ている。（図示せず） この後、各チップ化された絶縁基板に表面の電極１４と
裏面の電極を接続するように側面電極を形成してチップ
型抵抗器を製造している。
【０００３】
【発明が解決しようとする課題】近年、電子技術の進歩
につれて抵抗値の高精度なチップ型抵抗器が要求される
ようになってきている。しかしながら、上述のチップ型
抵抗器の製造方法では、表面電極１４が横方向のスクラ
イブ溝に跨らないように形成され、その後に抵抗体１５
の形成が別の工程で行われているので、表面電極１４及
び抵抗体１５の工程での印刷に用いられるスクリーンの
誤差や、絶縁基板に対するスクリーンの位置決めのずれ
により、表面電極１４と抵抗体１５は相対的な位置ズレ
が生じ易い。
につれて抵抗値の高精度なチップ型抵抗器が要求される
ようになってきている。しかしながら、上述のチップ型
抵抗器の製造方法では、表面電極１４が横方向のスクラ
イブ溝に跨らないように形成され、その後に抵抗体１５
の形成が別の工程で行われているので、表面電極１４及
び抵抗体１５の工程での印刷に用いられるスクリーンの
誤差や、絶縁基板に対するスクリーンの位置決めのずれ
により、表面電極１４と抵抗体１５は相対的な位置ズレ
が生じ易い。
【０００４】それにより、図４に示すように表面電極１
４と抵抗体１５の重なる面積にばらつきが生じ、各単位
領域１３の抵抗体１５の抵抗値のばらつきが大きくなっ
てしまい、トリミングに要する手間が増加するだけでな
く、絶縁基板１２上で表面電極１４と抵抗体１５との間
に幅方向にずれが生じた場合には、トリミングを行って
も抵抗値を所望の範囲に調整することが不可能な場合も
発生してしまうおそれがあった。
４と抵抗体１５の重なる面積にばらつきが生じ、各単位
領域１３の抵抗体１５の抵抗値のばらつきが大きくなっ
てしまい、トリミングに要する手間が増加するだけでな
く、絶縁基板１２上で表面電極１４と抵抗体１５との間
に幅方向にずれが生じた場合には、トリミングを行って
も抵抗値を所望の範囲に調整することが不可能な場合も
発生してしまうおそれがあった。
【０００５】本発明は、上述の問題に鑑み表面電極と抵
抗体の位置ズレの影響をより受けにくい構造にしたチッ
プ型抵抗器の製造方法を提供することを目的とする。
抗体の位置ズレの影響をより受けにくい構造にしたチッ
プ型抵抗器の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】前述の問題点を解決する
ために、本願の請求項１に記載した発明は、チップ型抵
抗器の製造方法に関し、大判の絶縁基板の表面に複数の
表面電極列を形成する工程と、前記複数の表面電極列の
間を橋絡するように複数の抵抗体を形成する工程と、前
記抵抗体に対応する単位領域を画成するように前記複数
の表面電極列にスクライブ溝を形成する工程を有するこ
とを特徴とする。
ために、本願の請求項１に記載した発明は、チップ型抵
抗器の製造方法に関し、大判の絶縁基板の表面に複数の
表面電極列を形成する工程と、前記複数の表面電極列の
間を橋絡するように複数の抵抗体を形成する工程と、前
記抵抗体に対応する単位領域を画成するように前記複数
の表面電極列にスクライブ溝を形成する工程を有するこ
とを特徴とする。
【０００７】
【発明の実施の形態】以下本発明のチップ型抵抗器の製
造方法を図１を用いて説明する。 スクライブ溝の形成されていないアルミナよりなる
大判の絶縁基板１の一方の面に、複数の表面電極列２を
銀、パラジウムを含むペーストを印刷及び焼成して形成
する。（図１（ａ）） この表面電極列２は後述のように複数の抵抗体を接続す
るために、平面視で帯状（図中で縦長）に形成する。 次に、対向する表面電極列２間を橋絡するように
（図中で横方向に）酸化ルテニウムを含むペーストを印
刷及び焼成して抵抗体３を複数、矩形状に形成する。
（図１（ｂ）） 次に、ダイヤモンドブレードを有するダイシング装
置により絶縁基板１の表面にスクライブ溝４を格子状に
形成することにより表面電極列２を分離すると共に複数
の単位領域５を画成する。
造方法を図１を用いて説明する。 スクライブ溝の形成されていないアルミナよりなる
大判の絶縁基板１の一方の面に、複数の表面電極列２を
銀、パラジウムを含むペーストを印刷及び焼成して形成
する。（図１（ａ）） この表面電極列２は後述のように複数の抵抗体を接続す
るために、平面視で帯状（図中で縦長）に形成する。 次に、対向する表面電極列２間を橋絡するように
（図中で横方向に）酸化ルテニウムを含むペーストを印
刷及び焼成して抵抗体３を複数、矩形状に形成する。
（図１（ｂ）） 次に、ダイヤモンドブレードを有するダイシング装
置により絶縁基板１の表面にスクライブ溝４を格子状に
形成することにより表面電極列２を分離すると共に複数
の単位領域５を画成する。
【０００８】このように画成された各単位領域５はその
中央に形成された一つの抵抗体と、この抵抗体３を挟ん
で対向するように接続された表面電極２’とを有する。
これらの表面電極２’は表面電極列２を絶縁基板１の
表面に格子状に形成したスクライブ溝４により分離され
て各単位領域５毎に長手横方向に対向し、幅方向に相互
に独立するように形成されている。（図１（ｃ）） これらのスクライブ溝４の形成深さは単位領域５を画成
する縦横方向のいずれか一方を絶縁基板１の厚さ寸法の
半分程度まで切断し、他方を絶縁基板１の厚さ寸法の全
体を切断するように形成しても良い。つまり、絶縁基板
１にスリットが部分的に形成されるようにスクライブし
ても良い。
中央に形成された一つの抵抗体と、この抵抗体３を挟ん
で対向するように接続された表面電極２’とを有する。
これらの表面電極２’は表面電極列２を絶縁基板１の
表面に格子状に形成したスクライブ溝４により分離され
て各単位領域５毎に長手横方向に対向し、幅方向に相互
に独立するように形成されている。（図１（ｃ）） これらのスクライブ溝４の形成深さは単位領域５を画成
する縦横方向のいずれか一方を絶縁基板１の厚さ寸法の
半分程度まで切断し、他方を絶縁基板１の厚さ寸法の全
体を切断するように形成しても良い。つまり、絶縁基板
１にスリットが部分的に形成されるようにスクライブし
ても良い。
【０００９】又、スクライブ溝４の幅は後述の工程で単
位領域５毎にチップ化するときのブレーキング溝を兼ね
ているので、従来の基板に形成されていたブレーキング
溝の幅と同様に形成すれば良い。 次に、各単位領域５に分離された各抵抗体３上にト
リミングが施される領域が覆われるように、第１保護層
６を硼硅酸鉛ガラスを含むガラスグレーズ系ペーストを
印刷及び焼成して形成する。（図１（ｄ）） 次に、抵抗体３を第１保護層６を介して、レーザー
トリミングすることによりトリミング溝７を形成して抵
抗値の調整をする。（図１（ｅ）） 次に、トリミング溝７と共に抵抗体３及び第１保護
層６を覆うように、第２保護層をエポキシ系樹脂を印刷
しこれを加熱して硬化させて形成し、この後、従来と同
様に絶縁基板をスクライブ溝４で単位領域５毎に分割
し、対向する表裏面電極間を接続する側面電極を形成し
てチップ型抵抗器を製造する。（図示せず） この実施例において、複数の表面電極列２は第１保護層
６を形成する前に表面電極２’に分離したが、各抵抗体
３の抵抗値を測定する前であればいつでもよく特に第１
保護層６を形成する前に限定されるものではなく、図１
（ｃ）のプロセスは図１（ａ）の後で、且つ図１（ｅ）
の前であれば何処で行っても良い。
位領域５毎にチップ化するときのブレーキング溝を兼ね
ているので、従来の基板に形成されていたブレーキング
溝の幅と同様に形成すれば良い。 次に、各単位領域５に分離された各抵抗体３上にト
リミングが施される領域が覆われるように、第１保護層
６を硼硅酸鉛ガラスを含むガラスグレーズ系ペーストを
印刷及び焼成して形成する。（図１（ｄ）） 次に、抵抗体３を第１保護層６を介して、レーザー
トリミングすることによりトリミング溝７を形成して抵
抗値の調整をする。（図１（ｅ）） 次に、トリミング溝７と共に抵抗体３及び第１保護
層６を覆うように、第２保護層をエポキシ系樹脂を印刷
しこれを加熱して硬化させて形成し、この後、従来と同
様に絶縁基板をスクライブ溝４で単位領域５毎に分割
し、対向する表裏面電極間を接続する側面電極を形成し
てチップ型抵抗器を製造する。（図示せず） この実施例において、複数の表面電極列２は第１保護層
６を形成する前に表面電極２’に分離したが、各抵抗体
３の抵抗値を測定する前であればいつでもよく特に第１
保護層６を形成する前に限定されるものではなく、図１
（ｃ）のプロセスは図１（ａ）の後で、且つ図１（ｅ）
の前であれば何処で行っても良い。
【００１０】又、この実施例では表面電極列２を分離す
るスクライブをダイヤモンドブレード有するダイシング
装置により行ったが、トリミング溝の幅寸法が確保でき
るものであればとくにダイヤモンドブレードに限定され
るものではなく、ワイヤーを用いたダイシング装置を用
いても若しくはレーザーカッターを用いても良い。尚、
本発明は前述の実施例に記載の内容の材料、構造等に特
に限定されるものではない。
るスクライブをダイヤモンドブレード有するダイシング
装置により行ったが、トリミング溝の幅寸法が確保でき
るものであればとくにダイヤモンドブレードに限定され
るものではなく、ワイヤーを用いたダイシング装置を用
いても若しくはレーザーカッターを用いても良い。尚、
本発明は前述の実施例に記載の内容の材料、構造等に特
に限定されるものではない。
【００１１】
【発明の効果】本発明のような構成を採ることにより、
絶縁基板の端縁部分の表面の幅方向を全体的に覆うよう
に表面電極が対向状に形成された形状で抵抗体と接続さ
れたチップ型抵抗器が製造される。それにより、抵抗体
の形成位置にズレが生じた場合であっても抵抗体と表面
電極との重なる面積は一定となり、分割形成されたチッ
プ型抵抗器の抵抗値のばらつきを防止でき、トリミング
作業の効率化が図れるだけでなく、チップ型抵抗器の長
手方向（図２に示すＸ方向）に極端なズレが生じた場合
であっても、絶縁基板の端縁部分で基板表面が露出する
ことがないので、抵抗体が表面電極に重ならなくなりト
リミングをしても抵抗体の抵抗値の調整が不可能になる
ことを防止できるという効果を有する。
絶縁基板の端縁部分の表面の幅方向を全体的に覆うよう
に表面電極が対向状に形成された形状で抵抗体と接続さ
れたチップ型抵抗器が製造される。それにより、抵抗体
の形成位置にズレが生じた場合であっても抵抗体と表面
電極との重なる面積は一定となり、分割形成されたチッ
プ型抵抗器の抵抗値のばらつきを防止でき、トリミング
作業の効率化が図れるだけでなく、チップ型抵抗器の長
手方向（図２に示すＸ方向）に極端なズレが生じた場合
であっても、絶縁基板の端縁部分で基板表面が露出する
ことがないので、抵抗体が表面電極に重ならなくなりト
リミングをしても抵抗体の抵抗値の調整が不可能になる
ことを防止できるという効果を有する。
【００１２】又、本発明の製造方法により製造されたチ
ップ型抵抗器は、その抵抗体に接続された対向状の表面
電極が絶縁基板の端縁部分の表面の幅方向を全体的に覆
うように形成されている。それにより、製造工程で表面
電極に対して抵抗体が幅方向（図２に示すＹ方向）にず
れて形成された場合であっても、抵抗体と表面電極との
重なる面積は変わることなく、従ってチップ型抵抗器の
抵抗値が常にほぼ一定となるという効果を有する。
ップ型抵抗器は、その抵抗体に接続された対向状の表面
電極が絶縁基板の端縁部分の表面の幅方向を全体的に覆
うように形成されている。それにより、製造工程で表面
電極に対して抵抗体が幅方向（図２に示すＹ方向）にず
れて形成された場合であっても、抵抗体と表面電極との
重なる面積は変わることなく、従ってチップ型抵抗器の
抵抗値が常にほぼ一定となるという効果を有する。
【図１】本発明のチップ型抵抗器の製造方法を示す説明
図
図
【図２】本発明のチップ型抵抗器の表面電極と抵抗体と
の位置関係を示す平面図
の位置関係を示す平面図
【図３】従来のチップ型抵抗器の製造方法を示す説明図
【図４】従来のチップ型抵抗器の表面電極と抵抗体間の
ズレを示す平面図
ズレを示す平面図
１・・・・絶縁基板 ２・・・・表面電極列 ３・・・・抵抗体 ４・・・・スクライブ溝 ５・・・・単位領域 ６・・・・第１保護層 ７・・・・トリミング溝
Claims (1)
- 【請求項１】 大判の絶縁基板の表面に複数の表面電極
列を形成する工程と、 前記複数の表面電極列の間を橋絡するように複数の抵抗
体を形成する工程と、 前記抵抗体に対応する単位領域を画成するように前記複
数の表面電極列にスクライブ溝を形成する工程を有する
ことを特徴とするチップ型抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7269576A JPH09115706A (ja) | 1995-10-18 | 1995-10-18 | チップ型抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7269576A JPH09115706A (ja) | 1995-10-18 | 1995-10-18 | チップ型抵抗器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09115706A true JPH09115706A (ja) | 1997-05-02 |
Family
ID=17474294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7269576A Pending JPH09115706A (ja) | 1995-10-18 | 1995-10-18 | チップ型抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09115706A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140430A (ja) * | 2004-10-12 | 2006-06-01 | Shin Etsu Polymer Co Ltd | 伝導ノイズ抑制体および伝導ノイズ抑制体付電子部品 |
| WO2012070336A1 (ja) * | 2010-11-22 | 2012-05-31 | Tdk株式会社 | チップサーミスタ及びサーミスタ集合基板 |
-
1995
- 1995-10-18 JP JP7269576A patent/JPH09115706A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140430A (ja) * | 2004-10-12 | 2006-06-01 | Shin Etsu Polymer Co Ltd | 伝導ノイズ抑制体および伝導ノイズ抑制体付電子部品 |
| WO2012070336A1 (ja) * | 2010-11-22 | 2012-05-31 | Tdk株式会社 | チップサーミスタ及びサーミスタ集合基板 |
| US9076576B2 (en) | 2010-11-22 | 2015-07-07 | Tdk Corporation | Chip thermistor and thermistor assembly board |
| JP5778690B2 (ja) * | 2010-11-22 | 2015-09-16 | Tdk株式会社 | チップサーミスタ及びサーミスタ集合基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7876196B2 (en) | Chip resistor and method of making the same | |
| JP4078042B2 (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
| JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JPH09115706A (ja) | チップ型抵抗器の製造方法 | |
| JP5166140B2 (ja) | チップ抵抗器及びその製造方法 | |
| JP4227821B2 (ja) | チップ抵抗器の製造方法 | |
| JP3753252B2 (ja) | マルチエレメント型チップデバイス及びその製造方法 | |
| JP4295035B2 (ja) | チップ抵抗器の製造方法 | |
| JPH11168003A (ja) | チップ部品及びその製造方法 | |
| JP3358990B2 (ja) | チップ型抵抗器の製造方法 | |
| TWI817476B (zh) | 晶片電阻器及晶片電阻器之製造方法 | |
| JP2000340413A5 (ja) | ||
| JPH11307304A (ja) | チップ抵抗器及びその製造方法 | |
| JP2001118705A (ja) | チップ型抵抗器 | |
| JP3155851B2 (ja) | チップ型抵抗器の製造方法 | |
| JP3846311B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JP2003124004A (ja) | チップ抵抗器およびその製造方法 | |
| JPS6312366B2 (ja) | ||
| CN115472360A (zh) | 晶片零件 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JP3812442B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JPH0430161B2 (ja) | ||
| JP2575554B2 (ja) | 端面型サーマルヘッド | |
| JPH0227802B2 (ja) | ||
| JPH06342703A (ja) | チップ型抵抗器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041214 |