JPH0278252A - 多層プラスチックチップキャリア - Google Patents
多層プラスチックチップキャリアInfo
- Publication number
- JPH0278252A JPH0278252A JP23061288A JP23061288A JPH0278252A JP H0278252 A JPH0278252 A JP H0278252A JP 23061288 A JP23061288 A JP 23061288A JP 23061288 A JP23061288 A JP 23061288A JP H0278252 A JPH0278252 A JP H0278252A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit
- lower substrate
- cavity recess
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000012790 adhesive layer Substances 0.000 claims description 20
- 238000010030 laminating Methods 0.000 claims description 3
- 230000002950 deficient Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011888 foil Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、電子部品をパッケージするために用いられる
多層プラスチックチップキャリアに関するものである。
多層プラスチックチップキャリアに関するものである。
【在米の技術Ｉ
ＩＣチップなど電子部品をパッケージするために用いら
れるプラスチックビングリッドアレイ（ＰＰＧＡ）やプ
ラスチックリードレスチップキャリア（ＰＬＣＣ）など
のチップキャリアとして、積層板などで形成した基板を
多層に積層した多層プラスチックチップキャリアがある
。 この多層プラスチックチップキャリアＡは、第７図に示
すように、中央部にキャビティ凹所２を凹設した下基板
３と中央部にキャビティ凹所２よりも大きな閉口部８を
設けた上基板９（−枚乃至複数枚）を接着層７によって
ＭＮ接着して形成されるものであり、下基板３の上面に
は内層回路となる回路５が、下基板３の下面や上基板９
の上面には外層回路１１がそれぞれ銅箔のエツチング加
工などによって形成しである。下基板３の上面に形成さ
れる回路５は、第６図に示すようにキャビティ凹所２を
中心とする放射状に多数本形成されるものであり、この
回路５のキャビティ凹所２側の端部はインナーリード部
４としてキャビティ凹所２の縁部に沿って並ぶように配
置し、また反対側の端部はスルーホール部を設けてラン
ド部１６として下基板３の端部に位置するようにしであ
る（第６図においては回路５を下基板３の一部において
のみ図示し、他の部分は図示を省略している）、そして
このように形成される多層プラスチックチップキャリア
Ａにあって、キャビティ凹所２にＩＣチップなどの電子
部品１を実装し、下基板３の回路５のインナーリード部
４と電子部品１との間にワイヤーボンデング１４等を施
すことによって、電子部品１と回路５とを電気的に接続
するものである。この回路５は外部への接続部となる端
子ピンなどと接続されており、マザーボードなどに多層
プラスチックチップキャリアＡを搭載する際に回路５を
介して電子部品１をマザーボードに電気的に接続するこ
とができる。 【発明が解決しようとするｌｉ！ｌ！！］この多層プラ
スチックチップキャリアＡにおいて問題となるのは、上
下の基板３，９間の密着性が悪いということである。す
なわち、上下の基板３．９はボンディング用プリプレグ
など接着層７をはさんで加熱加圧成形することによって
、接着層７を介して第６図のように積層接着されている
。 しかし下基板３の上面に回路５を形成するにあたって、
キャビティ凹所２は平面形状が角形に形成されていて回
路５のインナーリード部４がキャビティ凹所２の縁部に
沿って配置されるようにしであるために、第７図に示す
ようにキャビティ凹所２の内部の近傍の部分には回路５
が設けられないスペース１２が形成されることになる。 そして加熱加圧成形して接着Ｎ７で上下の基板３，９を
積層接着するにあたって、回路５は下基板３の上面に厚
みを有して形成されているために、回路５が形成されて
いないスペース１２では加圧力があまり作用せず、この
回路５が形成されていないスペース１２の箇所で接着層
７と基板３，９との間に接着不良が生じて隙間が発生し
、この隙間に不純物や異物などが入り込んで性能が低下
したり信頼性が低下したりするおそれがあるという問題
が生じるのである。 そこで、接着層７と基板３，９の間の密着性を高めて隙
間が生じることを防ぐために、接着層７の厚みを厚く設
定することがなされているが、このように接着層７の厚
みを厚くすると接着／！７の接着樹脂がはみ出して回路
５のインナーリード部４の全面が覆われ、電子部品１と
の間でワイヤーボンデング１４を施すことが不可能にな
るおそれがある。 本発明は上記の点に鑑みて為されたものであり、接着層
７を厚く設定する必要なく、接着層７と上下の基板３，
９との間に隙間が生じることを防止することができる多
層プラスチックチップキャリアを提供することを目的と
するものである。 【課題を解決するための手段】 本発明に係る多層プラスチックチップキャリアは、電子
部品１を取置する平面形状が角型のキャビティ凹所２を
下基板３の上面の中央部に設けると共に一端のインナー
リード部４をキャビティ凹所２の縁部に臨ませて多数本
の回路５，５・・・を下基板３の上面に放射状の配置で
形成し、キャビティ凹所２の内部の近傍において下基板
３の上面に回路部６を設け、下基板３の上面に接着層７
を介してキャビティ凹所２よりも大きな平面形状の閉口
部８を中央部に形成した上基板９を積層接着して成るこ
とを特徴とするものである。
れるプラスチックビングリッドアレイ（ＰＰＧＡ）やプ
ラスチックリードレスチップキャリア（ＰＬＣＣ）など
のチップキャリアとして、積層板などで形成した基板を
多層に積層した多層プラスチックチップキャリアがある
。 この多層プラスチックチップキャリアＡは、第７図に示
すように、中央部にキャビティ凹所２を凹設した下基板
３と中央部にキャビティ凹所２よりも大きな閉口部８を
設けた上基板９（−枚乃至複数枚）を接着層７によって
ＭＮ接着して形成されるものであり、下基板３の上面に
は内層回路となる回路５が、下基板３の下面や上基板９
の上面には外層回路１１がそれぞれ銅箔のエツチング加
工などによって形成しである。下基板３の上面に形成さ
れる回路５は、第６図に示すようにキャビティ凹所２を
中心とする放射状に多数本形成されるものであり、この
回路５のキャビティ凹所２側の端部はインナーリード部
４としてキャビティ凹所２の縁部に沿って並ぶように配
置し、また反対側の端部はスルーホール部を設けてラン
ド部１６として下基板３の端部に位置するようにしであ
る（第６図においては回路５を下基板３の一部において
のみ図示し、他の部分は図示を省略している）、そして
このように形成される多層プラスチックチップキャリア
Ａにあって、キャビティ凹所２にＩＣチップなどの電子
部品１を実装し、下基板３の回路５のインナーリード部
４と電子部品１との間にワイヤーボンデング１４等を施
すことによって、電子部品１と回路５とを電気的に接続
するものである。この回路５は外部への接続部となる端
子ピンなどと接続されており、マザーボードなどに多層
プラスチックチップキャリアＡを搭載する際に回路５を
介して電子部品１をマザーボードに電気的に接続するこ
とができる。 【発明が解決しようとするｌｉ！ｌ！！］この多層プラ
スチックチップキャリアＡにおいて問題となるのは、上
下の基板３，９間の密着性が悪いということである。す
なわち、上下の基板３．９はボンディング用プリプレグ
など接着層７をはさんで加熱加圧成形することによって
、接着層７を介して第６図のように積層接着されている
。 しかし下基板３の上面に回路５を形成するにあたって、
キャビティ凹所２は平面形状が角形に形成されていて回
路５のインナーリード部４がキャビティ凹所２の縁部に
沿って配置されるようにしであるために、第７図に示す
ようにキャビティ凹所２の内部の近傍の部分には回路５
が設けられないスペース１２が形成されることになる。 そして加熱加圧成形して接着Ｎ７で上下の基板３，９を
積層接着するにあたって、回路５は下基板３の上面に厚
みを有して形成されているために、回路５が形成されて
いないスペース１２では加圧力があまり作用せず、この
回路５が形成されていないスペース１２の箇所で接着層
７と基板３，９との間に接着不良が生じて隙間が発生し
、この隙間に不純物や異物などが入り込んで性能が低下
したり信頼性が低下したりするおそれがあるという問題
が生じるのである。 そこで、接着層７と基板３，９の間の密着性を高めて隙
間が生じることを防ぐために、接着層７の厚みを厚く設
定することがなされているが、このように接着層７の厚
みを厚くすると接着／！７の接着樹脂がはみ出して回路
５のインナーリード部４の全面が覆われ、電子部品１と
の間でワイヤーボンデング１４を施すことが不可能にな
るおそれがある。 本発明は上記の点に鑑みて為されたものであり、接着層
７を厚く設定する必要なく、接着層７と上下の基板３，
９との間に隙間が生じることを防止することができる多
層プラスチックチップキャリアを提供することを目的と
するものである。 【課題を解決するための手段】 本発明に係る多層プラスチックチップキャリアは、電子
部品１を取置する平面形状が角型のキャビティ凹所２を
下基板３の上面の中央部に設けると共に一端のインナー
リード部４をキャビティ凹所２の縁部に臨ませて多数本
の回路５，５・・・を下基板３の上面に放射状の配置で
形成し、キャビティ凹所２の内部の近傍において下基板
３の上面に回路部６を設け、下基板３の上面に接着層７
を介してキャビティ凹所２よりも大きな平面形状の閉口
部８を中央部に形成した上基板９を積層接着して成るこ
とを特徴とするものである。
本発明にあっては、キャビティ凹所２の内部の近傍にお
いて下基板３の上面に回路部６を設けることによって、
キャビティ凹所２の内部の近傍に回路が設けられないス
ペースが形成されないようにし、この部分で接着層７と
上下の基板３，９との間に接着不良が生じることを防止
することができる。
いて下基板３の上面に回路部６を設けることによって、
キャビティ凹所２の内部の近傍に回路が設けられないス
ペースが形成されないようにし、この部分で接着層７と
上下の基板３，９との間に接着不良が生じることを防止
することができる。
以下本発明を実施例によって詳述する。
下基板３や上基板９は銅張りエポキシ積層板など金属箔
を張った四Ｍ積層板等で形成されるものであり、金属箔
をエツチング加工などすることによって各基板３，９に
は多数本の回路が形成しである。ここで、多層プラスチ
ックチップキャリアＡの下層に位置することになる下基
板３の上面の中央部には平面形状が四角形のキャビティ
凹所２が凹設しである。この下基板３の上面に形成した
回路５は第６図において既述したように、キャビティ凹
所２を中心とする放射状のパターンで設けられているも
のであり、各回路５の一方の端部はインナーリード部４
としてキャビティ凹所２の縁部に沿って配置され、他方
の端部はスルーホールを設けたランド１６として下基板
３の端部に配置されている。また下基板３の下面や上基
板９の上面には外層回路１１が形成しである。 ここで、上記のように下基板３に回路５を設けるにあた
って、回路５のインナーリード部４がキャビティ凹所２
の縁部に沿って配置されるようにしであると、既述のよ
うにキャビティ凹所２の内部の近傍の部分には回路５が
設けられないスペース１２が形成されることになる。そ
こで本発明ではｔ１４ｔｉなどの金属箔をエツチング加
工して回路５を形成する際に、回路５が不要なスペース
１２の部分においても金属箔を除去せず回路部６として
残しておくことによって、回路が設けられないスペース
１２が形成されないようにしである。この回路部６とし
ては、第１図（ａ）や第１図（ｂ）に示すように回路５
とは独立した独立回路として形成することができる他、
第１図（ｅ）に示すように回路５を太くしてスペース１
２の箇所に回路部６を形成することもできる。 そして下基板３と上基板９とを積層接着するにあたって
は、まず下基板３の上面に絶Ｍ／１１３を形成させる。 絶縁層１３はツルグーレジストなどを用いて形成するこ
とができるものであり、液状のツルグーレノストを下基
板３の上面に塗布して必要に応じて加熱して硬化させる
ことによって絶ｆｆｌ／１１３を形成することができる
。このように絶縁層１３を塗布して形成することによっ
て、下基板３の上面に形成した回路５の隣合うものの間
のギャップや回路５と回路部６との間のギャップを絶縁
層１３で埋めることができ、下基板３の上面を平滑にす
ることができる。ここで、回路５開や回路５と回路部６
の間の間隔が狭い程ギャップは小さくなるため、絶縁／
１１３によってギャップを確実に埋めることができるも
のであり、これらの間隔ｌは２ｍｍ以下（好ましくは１
．７ＩＩＩ１１以下）に設定するのがよい。 上記のよう１こ下基板３の上面に絶縁層１３を塗布して
形成したのち、この下基板３の上に接着層７を介して閉
口部８を設けた上基板９を積層接着する。接着層７は例
えばボンディング用のプリプレグ（樹脂含浸乾燥基材）
によって形成することができ、プリプレグを上下の基板
３．９間に挾み込んで加熱加圧成形することによって、
上下の基板３．９を接着層７で積層接着して第２図（ａ
）に示すような多層プラスチックチップキャリアＡを得
ることができるものである。下基板３のスペース１２の
僚所には回路部６が設けられているために積層する際の
加圧力は均一に作用し、しかも下基板３の表面は絶縁層
１３の塗布で平滑になっているために、接着層７と上下
の基板３．９との間で密゛着が不十分になって接着不良
が発生して隙間が生じるようなおそれはない。またこの
ように接着層７と上下の基板３，９との間に隙間が生じ
ることを防止できるために接着層７として厚−みの厚い
ものを用いる必要がな（、上基板９の閉口部８内に突出
する回路５のインナーリード部４が全面に亘って接着層
７のはみ出しで覆われてしまうようなおそれもない。 尚、上記第１図（ａ）（ｂ）（ｃ）の実施例では、回路
部６は上基板９の閉口部８の端縁よりも若干引っ込むよ
うに形成したが（引っ込み寸法−は２ｍｍ以下、好まし
くは１ 、７ ｖ＋ｓ以下がよい）、ｊｌ１１１３図（
ａ）（ｂ）（ｃ）に示すように逆に回路部６を閉口部８
内に若干突出させるようにしてもよい。また、第２図（
ｂ）に示すように上基板９の下面に回路を形成すると、
この回路は上下の基板３，９間に挟まれる内層回１ｍ１
７となるので、上下の基板３，９を積層する前に上基板
９の下面にも絶縁層１３を塗布して形成して上基板９の
下面を平滑にしておくようにするのがよい。第４図及び
第５図の実施例は、下基板３の上面に塗布形成する絶縁
／１１３を上基板９の閉口部８内に若干はみ出させるよ
うにしたものである。第５図（ａ）は上基板９に内層回
路１７を設けていないものを、第５図（ｂ）は上基板９
に内層回路１７を設けたものをそれぞれ示す。＊た上記
各実施例では、電子部品１を上向きに取り付けるように
した多層プラスチックビングリッドアレイＡを示したが
、電子部品１を下向きに取り付けるように多層プラスチ
ックピングリッドアレイＡを形成するようにしてもよい
のはいうまでもない（１２図についていえば上下逆の状
態のもの）。
を張った四Ｍ積層板等で形成されるものであり、金属箔
をエツチング加工などすることによって各基板３，９に
は多数本の回路が形成しである。ここで、多層プラスチ
ックチップキャリアＡの下層に位置することになる下基
板３の上面の中央部には平面形状が四角形のキャビティ
凹所２が凹設しである。この下基板３の上面に形成した
回路５は第６図において既述したように、キャビティ凹
所２を中心とする放射状のパターンで設けられているも
のであり、各回路５の一方の端部はインナーリード部４
としてキャビティ凹所２の縁部に沿って配置され、他方
の端部はスルーホールを設けたランド１６として下基板
３の端部に配置されている。また下基板３の下面や上基
板９の上面には外層回路１１が形成しである。 ここで、上記のように下基板３に回路５を設けるにあた
って、回路５のインナーリード部４がキャビティ凹所２
の縁部に沿って配置されるようにしであると、既述のよ
うにキャビティ凹所２の内部の近傍の部分には回路５が
設けられないスペース１２が形成されることになる。そ
こで本発明ではｔ１４ｔｉなどの金属箔をエツチング加
工して回路５を形成する際に、回路５が不要なスペース
１２の部分においても金属箔を除去せず回路部６として
残しておくことによって、回路が設けられないスペース
１２が形成されないようにしである。この回路部６とし
ては、第１図（ａ）や第１図（ｂ）に示すように回路５
とは独立した独立回路として形成することができる他、
第１図（ｅ）に示すように回路５を太くしてスペース１
２の箇所に回路部６を形成することもできる。 そして下基板３と上基板９とを積層接着するにあたって
は、まず下基板３の上面に絶Ｍ／１１３を形成させる。 絶縁層１３はツルグーレジストなどを用いて形成するこ
とができるものであり、液状のツルグーレノストを下基
板３の上面に塗布して必要に応じて加熱して硬化させる
ことによって絶ｆｆｌ／１１３を形成することができる
。このように絶縁層１３を塗布して形成することによっ
て、下基板３の上面に形成した回路５の隣合うものの間
のギャップや回路５と回路部６との間のギャップを絶縁
層１３で埋めることができ、下基板３の上面を平滑にす
ることができる。ここで、回路５開や回路５と回路部６
の間の間隔が狭い程ギャップは小さくなるため、絶縁／
１１３によってギャップを確実に埋めることができるも
のであり、これらの間隔ｌは２ｍｍ以下（好ましくは１
．７ＩＩＩ１１以下）に設定するのがよい。 上記のよう１こ下基板３の上面に絶縁層１３を塗布して
形成したのち、この下基板３の上に接着層７を介して閉
口部８を設けた上基板９を積層接着する。接着層７は例
えばボンディング用のプリプレグ（樹脂含浸乾燥基材）
によって形成することができ、プリプレグを上下の基板
３．９間に挾み込んで加熱加圧成形することによって、
上下の基板３．９を接着層７で積層接着して第２図（ａ
）に示すような多層プラスチックチップキャリアＡを得
ることができるものである。下基板３のスペース１２の
僚所には回路部６が設けられているために積層する際の
加圧力は均一に作用し、しかも下基板３の表面は絶縁層
１３の塗布で平滑になっているために、接着層７と上下
の基板３．９との間で密゛着が不十分になって接着不良
が発生して隙間が生じるようなおそれはない。またこの
ように接着層７と上下の基板３，９との間に隙間が生じ
ることを防止できるために接着層７として厚−みの厚い
ものを用いる必要がな（、上基板９の閉口部８内に突出
する回路５のインナーリード部４が全面に亘って接着層
７のはみ出しで覆われてしまうようなおそれもない。 尚、上記第１図（ａ）（ｂ）（ｃ）の実施例では、回路
部６は上基板９の閉口部８の端縁よりも若干引っ込むよ
うに形成したが（引っ込み寸法−は２ｍｍ以下、好まし
くは１ 、７ ｖ＋ｓ以下がよい）、ｊｌ１１１３図（
ａ）（ｂ）（ｃ）に示すように逆に回路部６を閉口部８
内に若干突出させるようにしてもよい。また、第２図（
ｂ）に示すように上基板９の下面に回路を形成すると、
この回路は上下の基板３，９間に挟まれる内層回１ｍ１
７となるので、上下の基板３，９を積層する前に上基板
９の下面にも絶縁層１３を塗布して形成して上基板９の
下面を平滑にしておくようにするのがよい。第４図及び
第５図の実施例は、下基板３の上面に塗布形成する絶縁
／１１３を上基板９の閉口部８内に若干はみ出させるよ
うにしたものである。第５図（ａ）は上基板９に内層回
路１７を設けていないものを、第５図（ｂ）は上基板９
に内層回路１７を設けたものをそれぞれ示す。＊た上記
各実施例では、電子部品１を上向きに取り付けるように
した多層プラスチックビングリッドアレイＡを示したが
、電子部品１を下向きに取り付けるように多層プラスチ
ックピングリッドアレイＡを形成するようにしてもよい
のはいうまでもない（１２図についていえば上下逆の状
態のもの）。
上述のように本発明にあっては、角形に形成されるキャ
ビティ凹所の内部の近傍において下基板の上面に回路部
を設けるようにしたので、キャビティ凹所の内部の近傍
に回路が設けられないスペースが形成されないようにす
ることができ、この箇所で接着層と上下の基板との間に
密着不良が生じることを防止して隙間が生じることを防
ぐことができるものである。
ビティ凹所の内部の近傍において下基板の上面に回路部
を設けるようにしたので、キャビティ凹所の内部の近傍
に回路が設けられないスペースが形成されないようにす
ることができ、この箇所で接着層と上下の基板との間に
密着不良が生じることを防止して隙間が生じることを防
ぐことができるものである。
第１図（ａ）（ｂＨｅ）はそれぞれ本発明の各実施例の
一部の平面図、第２図（ａ）（ｂ）は同上の実施例の一
部の断面図、ｔＡ３図（ａＯｂ）（ｃ）はそれぞれ本発
明の他の実施例の一部の平面図、第４図は本発明のさら
に他の実施例の一部の平面図、ＩＪＳ５図（ａ）（ｂ）
は同上の実施例の断面図、第６図は従来例の平面図、第
７図は同上の従来例の断面図である。 １は電子部品、２はキャビティ凹所、３は下基板、４は
インナーリード部、５は回路、６は回路部、７は接着層
、８は閉口部、９は上基板である。
一部の平面図、第２図（ａ）（ｂ）は同上の実施例の一
部の断面図、ｔＡ３図（ａＯｂ）（ｃ）はそれぞれ本発
明の他の実施例の一部の平面図、第４図は本発明のさら
に他の実施例の一部の平面図、ＩＪＳ５図（ａ）（ｂ）
は同上の実施例の断面図、第６図は従来例の平面図、第
７図は同上の従来例の断面図である。 １は電子部品、２はキャビティ凹所、３は下基板、４は
インナーリード部、５は回路、６は回路部、７は接着層
、８は閉口部、９は上基板である。
Claims (2)
- （１）電子部品を収容する平面形状が角型のキャビティ
凹所を下基板の上面の中央部に設けると共に一端のイン
ナーリード部をキャビティ凹所の縁部に臨ませて多数本
の回路を下基板の上面に放射状の配置で形成し、キャビ
ティ凹所の内部の近傍において下基板の上面に回路部を
設け、下基板の上面に接着層を介してキャビティ凹所よ
りも大きな平面形状の閉口部を中央部に形成した上基板
を積層接着して成ることを特徴とする多層プラスチック
チップキャリア。 - （２）隣合う回路の間隔寸法を２ｍｍ以下に形成して成
ることを特徴とする請求項１記載の多層プラスチックチ
ップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23061288A JPH0278252A (ja) | 1988-09-14 | 1988-09-14 | 多層プラスチックチップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23061288A JPH0278252A (ja) | 1988-09-14 | 1988-09-14 | 多層プラスチックチップキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0278252A true JPH0278252A (ja) | 1990-03-19 |
| JPH0587180B2 JPH0587180B2 (ja) | 1993-12-15 |
Family
ID=16910491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23061288A Granted JPH0278252A (ja) | 1988-09-14 | 1988-09-14 | 多層プラスチックチップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0278252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818114A (en) * | 1995-05-26 | 1998-10-06 | Hewlett-Packard Company | Radially staggered bond pad arrangements for integrated circuit pad circuitry |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59201449A (ja) * | 1983-03-09 | 1984-11-15 | プリンテツド・サ−キツツ・インタ−ナシヨナル・インコ−ポレイテツド | ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法 |
| JPS614456U (ja) * | 1984-06-13 | 1986-01-11 | イビデン株式会社 | プラグインパツケ−ジ基板 |
-
1988
- 1988-09-14 JP JP23061288A patent/JPH0278252A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59201449A (ja) * | 1983-03-09 | 1984-11-15 | プリンテツド・サ−キツツ・インタ−ナシヨナル・インコ−ポレイテツド | ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法 |
| JPS614456U (ja) * | 1984-06-13 | 1986-01-11 | イビデン株式会社 | プラグインパツケ−ジ基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818114A (en) * | 1995-05-26 | 1998-10-06 | Hewlett-Packard Company | Radially staggered bond pad arrangements for integrated circuit pad circuitry |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0587180B2 (ja) | 1993-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2327311C2 (ru) | Способ встраивания компонента в основание | |
| JP5064210B2 (ja) | 電子モジュール及びその製造方法 | |
| US6625880B2 (en) | Method for producing printed wiring board | |
| US20100163168A1 (en) | Method for manufacturing wiring board with built-in component | |
| EP1763295A2 (en) | Electronic component embedded board and its manufacturing method | |
| US20030066679A1 (en) | Electrical circuit and method of formation | |
| CN1262596A (zh) | 用带开口的基板制造多层电路板的方法 | |
| WO1997022146A1 (en) | Semiconductor package with multilayered circuit and semiconductor device | |
| EP3833163B1 (en) | Method of manufacturing component carrier and component carrier | |
| TWI772212B (zh) | 內埋電路板及其製作方法 | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| KR101147343B1 (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 | |
| JPH0587180B2 (ja) | ||
| US10568210B2 (en) | Electronic device with embedded electronic component | |
| CN118676066B (zh) | 电子封装件及其制法 | |
| US20110000704A1 (en) | Printed Circuit Board and Method of Manufacturing the Same | |
| JPH01112739A (ja) | 電子部品実装用プリント配線板 | |
| TW202610359A (zh) | 電路板組件及其製作方法 | |
| JPS63255996A (ja) | 半導体チツプ実装用多層基板 | |
| JPH09181448A (ja) | 多層配線板の製造方法 | |
| JP2004071858A (ja) | 配線板及び電子装置、ならびに配線板の製造方法及び電子装置の製造方法 | |
| KR20000059562A (ko) | 다층 플렉시블 기판 | |
| JP2004319807A (ja) | 半導体装置およびその製造方法 | |
| JPH0621248Y2 (ja) | ピングリッドアレイパッケージ用回路基板 |