JPS63255996A - 半導体チツプ実装用多層基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体チップを実装する多層　　基板に関する
。

（従来技術） 従来、電子回路用基板としてセラミックか用いられてき
た。セラミック製基板は、絶縁性、耐湿性に優れている
ため製品としての信頼性が高い反面、配線パターンを印
刷、焼付により形成するため収縮を伴ない、配線パター
ンを多くしたり、細密パターン化することが困難であり
、配線の数を多くすると可及的に大型化し、単体ての価
格か高くなるという欠点があった。

ここて最近はセラミックに代わるものとして樹脂基板が
用いられる傾向かある。樹脂基板は価格か安く、細密パ
ターン加工が可使であり、回路設計の変更が容易である
などセラミック基板に比べて有利な点が多いか、湿潤性
があるため製品の信頼性に欠けるという問題かある。し
かし、樹脂刃車などにより湿気の侵入を防止することに
よりこの問題も解決できるので、今後はあらゆる種類の
回路基板にこの樹脂基板か広く用いられるものと思われ
る。

ところで半導体チ・ンブはその機能が向上し容量か増加
するにつれて端子数が増える傾向にあるか、それに伴っ
て半導体チップを実装する回路基板の配線パターンも細
密化する必要がある。一方電子部品や電子機器の小型化
の要求は依然として強いものがあるため、回路基板のス
ペースは制約され、その解決策として最近は回路基板を
２層、３層と多層化することか考えられている。

いま回路基板上に半導体チップを実装して成る電子部品
の一例として、下面に多数のコンタクトビンを植設した
樹脂基板にＩＣチップを実装しマイクロコンピュータ等
の交換用メモリとして機能するピングリッドアレイ（以
下ＰＧＡという）を考えてみると、この電子部品もＩＣ
チップの機ｆｉ内向上容量増加に伴いご多分にもれず回
路基板を２層化することが考えられている。

第５図は２層樹脂基板を用いたＰＧＡを封止萌の状態で
示す断面図である。

上面に配線パターン２０か形成され下面に補強用および
防湿用のパターン３０が形成された第１基板ｌと、上面
に配線パターン４０が形成され中央部にＩＣチップ４を
収納するためのデバイス穴５が形成された第２基板２と
を接着材６で接着し、第２基板２のデバイス穴５にはＩ
Ｃチップ４がダイボンドされ、ＩＣチップ４の端子は第
１基板ｌおよび第２基板２の配線パターン２０および４
０にワイヤボンディングされる。一方、第１基板ｌおよ
び第２基板２を貫通して複数のスルーホール７が形成さ
れ、各スルーホール７にはコンタクトピン８か植設され
る。各コンタクトピン８は配線パターン２０および４０
と電気的に導通されている。コンタクトピン８の外側の
隅部にはＰＧＡをソケットｌＯに装着したときの高さを
規制するスタンドビン９が植設されている。

さて、従来知られている方法でこのようなＰＧＡを製造
する手順を第６図により説明すると、両面に銅箔１ａを
張付けた第１基板ｌと、片面に銅箔２ａを張付けた第２
基板２とを用意し、第６図（イ）に示すように、内基板
１と２を重ね、ＮＣトリラーにより内基板１．２の左右
の側縁中央部に基準穴１１．１１を、また基準穴１１の
近傍および４隅に露光治具穴１２をそれぞれあける。

次に同図（ロ）に示すように、第１基板ｌの第２基板２
との接着面に露光治具穴１２を利用して所望のバターニ
ング（１次バターニング）を施して配線パターン２０を
形成する。バターニングは通常の方法で行われ、接着面
と反対側の面にはドライフィルムを張って銅箔１ａを保
護したり、パターニンク後Ｎ　１−Ａｕメウキを行うな
どの工程か含まれる。

１次パターニング後第６図（ハ）に示すように第１基板
ｌと第２基板２とを基準穴１１て合わせ接着剤６て接着
する。

接着後基準穴１１または霧光治具穴１２を基準にしてＮ
Ｃトリラーにより内基板１．２を貫通するスルーホール
７をあけ、基板全体を無電解銅および電解銅でメッキす
る（第６図（ニ）参照）。

その結果、スルーホールフの内面も銅メッキされ積層基
板の上面と下面とが導電する。

次に積層基板の上面と下面すなわち第１基板ｌの下面と
第２基板２の上面に同時に所望のバターニング（２次バ
ターニング）を施す（第６図（ホ）参照）。このバター
ニングも通常のバターニングであり、これにより第１基
板ｌの下面には補強用および防湿用パターン３０が形成
され、第２基板２の上面には配線パターン４０か形成さ
れる。

２次パターニングの後基準穴１１または露光治具穴１２
を基準にして積層基板の上方からＩＣチップを実装する
ためのデバイス穴５をＮＣルータ−て加工する（第６図
（へ）参照）。デバイス穴５は通常角形で、その深さは
第２基板２の厚さに相当し、ＮＣルータ−の精度や基板
の板厚のばらつきなどを考慮してＮＣルータ−のエンド
ミルの沈み社を設定しておく。

こうして所定深さのデバイス穴５を形成した後、積層基
板の下面からコノタクトピン８とスタンドピン９を植設
する（第６図（ト）参照）。

以上がＰＧＡの一製法であるが、第６図（へ）のザクリ
工程においてデバイス穴５を形成するに当り、基板素材
の板厚のばらつきは思ったより大きく、たとえば３４０
１Ｌの規定板厚に対して２８０鉢から４６０島程度にば
らつき、それに基板の反りや接着剤の塗布厚のばらつき
などが加わってルータ−の精度では第１基板ｌの上面パ
ターンを傷つけないようにデバイス穴５を加工すること
は極めて困難である。

そこで第７図に示すようなもう１つの製造方法が知られ
ている。

すなわち、第１の工程として、前記第１の方法と同様に
両面に銅箔１ａを張付けした第１基板ｌと片面に銅箔２
ａを張付けした第２基板２とに基準穴１１と露光治具穴
１２とをあけ（第７図（イ）参照）、その後第２基板２
にプレス抜き等の方法でデバイス穴５を形成する（第７
図（ロ）参照）。次に第６図（ロ）に示した１次パター
ニング工程、（ハ）に示した接着張合せ工程、（ニ）に
示したスルーホール工程と全く同し工程（ハ）、（ニ）
、（ホ）を経て、第２基板２のデバイス穴５を樹脂の穴
埋め材１３で埋める（第７図（へ）参照）。これは次の
２次パターニングのエツチング工程において、すでに１
次バターニングでエツチングにより第１基板ｌの上面に
形成されている配線パターン２０が同時にエツチングさ
れてしまうのを防ぐためである。

次にこのように穴埋めした状態で、積層基板の上面およ
び下面に所望のパターンを同時に形成する２次バターニ
ングを行う（第７図（ト）参照）。

その後第２基板２のデバイス穴５を埋めている穴埋め材
１３を剥離しく第７図（チ）参照）、最後に下面からコ
ンタクトピン８およびスタンドピン９を植設する（第７
図（ワ）参照）。

この方法はデバイス穴５をＮＣルータ−でエンドミル加
工する工程がないので第１基板ｌの上面パターンを傷つ
けるという問題はないが、デバイス穴５を予め形成した
第２基板２を第１基板ｌに接着する際第２基板２のデバ
イス穴５の周辺が反り易くて第１基板ｌとの接着がうま
くいかないとか、２次パターニング工程後穴埋め材１３
を剥離す名手間かかかるという工程上の問題がある。

（発明の目的および構成） 本発明は上記の点にかんがみてなされたもので、少なく
とも上面に配線パターンを有する半導体チップ搭載用の
下層基板と上面に配線パターンを有する上層基板とを積
層し、上層基板に半導体チップ収納用のデバイス穴を有
する多層基板において、両基板の密着性かすぐれ、下層
基板の上面パターンを傷つけることなくデバイス穴を加
工することを目的とし、この目的を達成するために、両
基板間にデバイス穴加工時の加工深さのばらつきを吸収
するための開口付きスペーサを介在させて両基板を積層
するように構成したものである。

（実施例） 以下本発明による半導体チップ実装用多層基板およびそ
の製造方法を樹脂材料を用いたＰＧＡ用２層基板を例に
とって図面に基づいて説明する。

第１図は本発明によるＰＧＡ単体用の２層基板を示して
おり、この２層基板は、上面に配線パターン２０と下面
に補強および防湿用パターン（図示せず）が形成された
樹脂製の第１基板ｌと、デバイス開口３ａが予め形成さ
れている樹脂性のスペーサ３と、上面に配線パターン４
０か形成された樹脂製の第２基板２とか積層されており
、第２基板２に第５図に示すＩＣチップ４を収納するた
めのデバイス穴５か形成されている。

第２図は本発明におけるＰＧＡ用２層基板を構成する第
１基板ｌと第２基板２とスペーサ３を示すものであり、
第６図と同一部材には同一の番号を付して説明を省略す
る。

第１基板ｌは第６図において用いたと同様な片面に銅箔
１ａを接着剤で張付けた樹脂基板、第２基板２はやはり
第６図において用いたと同様な両面に銅箔２ａを接着剤
て張付けた樹脂基板てあリ、いずれも第６図の工程（イ
）で説明したように基準穴１１と露光治具穴１２とがあ
けられ、工程（ロ）および（ホ）で説明したように配線
パターン２０．３０．４０が形成された状態で示されて
いる。スペーサ３は銅箔のない樹脂基板であり、第１図
に示したデバイス穴５に対応する位置にデバイス開口３
ａか形成された状態で示されており、いずれも１枚で複
数個（たとえば３０個）分のＰＧＡが製造可能な大きさ
である。

第３図にＰＧＡ用２層基板の製造方法を工程順に示した
か、その一部は第６図および第７図に示した従来の製造
工程と同じ工程であるため、その工程については簡単に
説明する。

まず第３図（イ）に示すように第１基板ｌと、第２基板
２と、スペーサ３とを正確に重ね合せＮＣＣドリー−よ
り基準穴ｌｌと露光治具穴１２とをあける（基準穴あけ
工程）。第２図には第１基板ｌおよび第２基板２にそれ
ぞれ配線パターン２０および４０が形成された状態で示
されているか、この段階ではもちろんこのような配線パ
ターンは形成されておらず、またスペーサ３にはデバイ
ス開口３ａはまだ形成されていない。

次に同図（ロ）に示すように、基準穴１１を利用してプ
レス抜きなどの方法でスペーサ３の所定位置に所定サイ
ズのデバイス開口３ａを形成する（デバイス穴あけ工程
）。デバイス開口３ａの形状は実装するＩＣチップの形
状に合せて正方形とし、その数はＰＧＡの数（たとえば
３０個分）に相当する。こうして第２図に示すようなデ
バイス開口３ａが形成されたスペーサ３が形成される。

次に同図（ハ）に示すように露光治具穴１２を利用して
第１基板ｌの銅箔１ａの面にパターニングを施して配線
パターン２０を形成する（１次パターニング）。こうし
て第２図に示すような配線パターン２０のある第１基板
ｌが形成される。

次に第３図（ニ）に示すように、第１基板ｌの配線パタ
ーン２０が形成された面上に接着剤６を用いてスペーサ
３を接着し、スペーサ３上にさらに第２基板２を接着す
る（接着張合せ工程）。これら３枚の基板の位置合せは
工程（イ）であけた基準穴１１を利用して行なう。

こうして積層された３枚の基板から成る積層板に、基準
穴１１または露光治具穴１２を利用して第３図（ホ）に
示すように、ＮＣＣドリー−よりスルーホール７をあけ
（スルーホールあけ工程）、同図（へ）に示す２次パタ
ーニング工程により第１基板ｌの下面に補強用および防
湿用パターン３０か形成され、第２基板ｌの上面に第２
図に示すような配線パターン４０が形成される。

その後同図（ト）に示すようにデバイス穴５を形成する
ザグリ工程に進む。

デバイス穴５の形成は、基準穴１１または露光治具穴１
２を基準にして積層基板の上方からＮＣルータ−で加工
するのであるが、スペーサ３の厚み分かあるためにＮＣ
ルータ−のエンドミルの設定沈み量の多少のばらつきや
第２基板２の板厚のばらつきかあっても、加工時におけ
るそれらのばらつきはスペーサ３の切削量ｄの差となる
だけでスペーサ３により吸収されてしまうため、第１基
板ｌの上面に形成された配線パターン２０を傷つけるこ
とが全くない。

スペーサ３の板厚は、ＮＣルータ−のエンドミルの沈み
量の誤差、第１基板ｌおよび第２基板２の板厚の製造誤
差、接着剤層の塗布厚のばらつきなどを考慮して決定さ
れるが、本発明らの実験によれば、たとえば板厚０．２
４１の樹脂製第１基板ｌおよび板厚０．２２５ｍの樹脂
製第２基板２に対しては、板厚０．５ｍｓのスペーサ３
を用いることにより好結果が得られた。

サグリ工程後積層基板をプレスなどによりＰＧＡごとに
切り離して単個とし、各個ごとに第３図（チ）に示すよ
うにコンタクトピン８およびスタンドピン９を植設し、
ハンダ槽に浸漬する。

以上の工程によりＰＧＡ用２層基板は完成する。

その後は、デバイス穴５にＩＣチップ４を入れて第１基
板ｌ上にダイボンディングして搭載し、第１基板ｌの上
面配線パターン２０と第２基板２の上面配線パターン４
０とにＩＣチップ４の端子をワイヤーボンディングする
。こうしてＩＣチップ４を実装した後樹脂をポツティン
グするなどして樹脂封止を行って信頼性を高めることに
より第４図に示すようなＰＧＡか完成する。なお、第４
図中第５図と同し参照数字は同じ構成部分を示す。

上述した製造方法はＰＧＡの製造方法であるが、本発明
はＰＧＡに限らず、半導体チップを実装するあらゆる２
層基板に適用することができる。また、第１基板、第２
基板、スペーサのすべてを樹脂製として例示したが、樹
脂基板に限らずほうろう基板や絶縁層を設けた金属（た
とえばＡｎ基板などでもよいことはもちろんである。

また、第２基板２に形成するデバイス穴５はスペーサ３
に形成されているデバイス開口３ａより大きい方か半導
体チップを実装したときのワイヤーボンディングが容易
になるが、デバイス開口３ａより小さくても構わない。

さらに、本発明は２層基板たけでなく２層以上の多層基
板にも同様に適用することができ、その場合各基板間に
はデバイス開口を設けたスペーサを介在させるだけでよ
い。なお、第１、基板の下面の補強用および防湿用パタ
ーンは本発明の多層基板に不可欠のものではない。

（発明の効果） 以上説明したように、本発明においては、少なくとも上
下面に配線パターンを有する半導体チップ搭載用の第１
基板と上面に配線パターンを有する第２基板とを予めデ
バイス開口を形成したスペーサを介在させて積層したの
で、第２基板にデバイス穴を形成するに当り、加工具の
沈み量の誤差、基板の板厚のばらつき、基板の反り、接
着剤の塗布厚のばらつきなどがあってもスペーサの板厚
て吸収することかでき第１基板上面の配線パターンか傷
つくおそれがなくなる。また、第７図て説明したように
、第１基板の上面に形成されている配線パターンが２次
バターニングにおいてエツチングされるのを防止するた
めの樹脂の穴埋め材を用いる必要がなくなるので、製造
工程が簡単になる。本発明の効果は多層基板にあっても
同じで、半導体チップを収納するデバイス穴を形成する
際各基板に形成された配線パターンを傷つけるおそれが
なくなる。

【図面の簡単な説明】

第１図は本発明による半導体チップ実装用２層基板の一
実施例の斜視図、第２図は本発明による半導体チ・シブ
実装用２層基板を構成する第１基板、第２基板、スペー
サの平面図、第３図（イ）から（チ）は本発明による半
導体チップ実装用２層基板の製造工程図、第４図は本発
明による２層基板を用いて製造したＰＧＡの斜視図、第
５図は従来のＰＧＡの構造を封止前の状態で示す断面図
、第６図および第７図は従来の半導体チップ実装用２層
基板の２つの異なる製造工程図である。 ｌ・・・第１基板、２・・・第２基板、３・・・スペー
サ。 ３ａ・・・デバイス開口、４・−Ｉ　Ｃチップ、５・・
・デバイス穴、６・・・接着剤、７・・・スルーホール
、８・・・コンタクトピン 第３図 第６図

Claims (3)

【特許請求の範囲】
1. （１）半導体チップを搭載するとともに該半導体チップ
   と電気的に接続される配線パターンを上面に有する第１
   の基板と、前記半導体チップを収納する開口を有すると
   ともに該半導体チップと電気的に接続される配線パター
   ンを上面に有し前記第１の基板上に積層される第２の基
   板とを少なくとも有して成る半導体チップ実装用多層基
   板において、前記第１の基板と第２の基板との間に前記
   半導体チップを収納し得る大きさの開口を有するスペー
   サを介在させたことを特徴とする半導体チップ実装用多
   層基板。
2. （２）前記スペーサの開口が前記第２の基板の開口より
   小さい特許請求の範囲第１項または第２項に記載の半導
   体チップ実装用多層基板。
3. （３）前記半導体チップ実装用多層基板が ＰＧＡ用多層基板である特許請求の範囲第１項または第
   ２項に記載の半導体チップ実装用多層基板。