JPS59201449A - ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法 - Google Patents

ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法

Info

Publication number
JPS59201449A
JPS59201449A JP59043026A JP4302684A JPS59201449A JP S59201449 A JPS59201449 A JP S59201449A JP 59043026 A JP59043026 A JP 59043026A JP 4302684 A JP4302684 A JP 4302684A JP S59201449 A JPS59201449 A JP S59201449A
Authority
JP
Japan
Prior art keywords
layer
chip
semiconductor chip
stack
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59043026A
Other languages
English (en)
Other versions
JPH0325023B2 (ja
Inventor
ゲイリ−・エル・ステナ−ソン
ト−マス・ジエイ・ミラ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PURINTETSUDO SAAKITSUTSU INTER
PURINTETSUDO SAAKITSUTSU INTERN Inc
Original Assignee
PURINTETSUDO SAAKITSUTSU INTER
PURINTETSUDO SAAKITSUTSU INTERN Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PURINTETSUDO SAAKITSUTSU INTER, PURINTETSUDO SAAKITSUTSU INTERN Inc filed Critical PURINTETSUDO SAAKITSUTSU INTER
Publication of JPS59201449A publication Critical patent/JPS59201449A/ja
Publication of JPH0325023B2 publication Critical patent/JPH0325023B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体チップのバツウ゛−ジに関するものであ
って、更に詳細には、１個又はそれ以上のチップを担持
する担体であって、担持されているチップから熱を散逸
させる上で良好外熱特性を為する担体及びそのＩｉｉ造
方決方法するものである。
従来、種々のチップ担体が提案されており、セラミック
基板を有しており且つチップ乃至はダイを挿入するタイ
空間を有するものが構成されている。ダイ乃至はチップ
は、典型的には、半導体デバイス乃至は大規模集積回路
である。この様なチップはセラミックで非導電性の基板
表面上のメタリゼーションパターンに相互接続されてお
り、格子アレイ上のビンが前記パターンに電気的に接続
されており、これらのビンは別の集積回路チップの担体
のソケット又は母体としてのプリント回路基板へ挿入す
べく構成されている。チップを動作させることによって
発生される熱かチップそれ自身にとって害を及ぼすだけ
でなくそれと隣接するその他の電子部品及び全体的なパ
ッケージの一体性に対しても害があるということが認識
されて０る。従来、この様な熱を取去る為に、ビン及び
セラミック基板を介しての熱伝導径路を使用して０た。
しかしながら、これは熱を取去る上で効果的な方法とは
言い難く、集積回路及びパッケージの設計に当たり、特
定のアレイに於けるビン数及び集積回路の効率及び全体
的な性能を制限する様な条件を課すものであった。チッ
プ及びチップのノくッケージが更に一層小型化されると
、熱発生の問題及び放熱の必要性の問題が一層重要とな
る。
米国特許第４，３３８，６２１号は、種々の従来の放熱
手段に関して記載しており、ＩＢＭ・テクニカル・ディ
スクロージＶブレチン、Ｖｏ、２２．Ｎｏ、４゜１９７
９年９月、　　１４２８−１４２９頁、は冷却流体を通
過させる主要な上部ヒートシンクとダイ空間を囲繞する
と共にチップが予め載置されているメタライズされたセ
ラミック基板へ半田付して取付けられている下部ヒート
シンクとを有する担体を開示しており、その担体は半田
付によって回路基板に取付けられている。前掲した米国
特許第４．．３３ｅ、、６２１号は、対応する電気的パ
ッドを有するベース部材とカバ一部材とを開示しており
、これら両方の部材を熱伝導性のセラミック物質で形成
して、ベース部材の内側表面にボンドさせたチップから
熱を放熱させるものである。この担体は外部空気流に露
呈されており、所望により冷却フィンを設けることによ
って放熱特性を向上させている。
本発明は、以上の点に鑑みなされたものであって、従来
のチップ担体に於いて知られている一層複雑な熱排除技
術を解決するものであり、ハイパワーの集積回路に対し
て改善した放熱特性を提供することを目的とする。
本発明によれば、半導体チップ担体及びコンタクトアレ
イパッケージを提供するものであり、それは穿設した絶
縁層と、その絶縁層にボンドされた１個又はそれ以上の
チップ相互接続層とを有しており、これらの層の一側部
又は両側部上にメタリゼーションパターン及びコンタク
トパッドを設けてなるものである。本明ｌｌｌ書に於い
て、バチツブ相互接続″喘とは、小さなワイヤがチップ
を担体のコンタクトへ接続させるワイヤボンディングや
、チップ上の半田付可能なパッド（バンプ）が担体上の
半田付可能なパッドの上に載置される半田バンプや、溶
接や、ビームテープ等を使用するその他の接続技術等を
包含するものである。チップ相互接続層は、チップ保持
用の凹所を有しており、好適には銅である高い熱伝導率
を有する物質のディスクリートな別体のベースが絶縁層
の穿孔内を延在し、前記凹所内のチップ載置位置の底部
に架橋状又は載置されている。外側に露出された銅のベ
ースは、通常、母体基板から外側に露出されており、外
気による一層良好な空気冷却を行なうことを可能として
いる。担体内には、付加的な電子部品を取付ける為の１
個又はそれ以上の階段状の棚が設けられており、メタリ
ゼーションパターンへ部分的に接続されている。
種々の層が以下に説明する方法によって一体的にコンパ
クト化されており、外側に延在するコンタクトビンを受
納することの可能な一体的な有用ハ倶戟そ形成している
。この様にして得られＩこ形態に於いて、本担体を顧客
へ配送することが可能であり、そこで銅からなるヒート
シンク用インサートヘダイを取付はチップをメタリゼー
ションパターンヘボンデイングさせる。
京セラ又はＮＧＫ等から入手可能な今日業界に於いて標
準的なセラミックチップの担体と比較して、本発明の構
成を有する担体は、一層厳しい公差を許容すると共に厳
格に制御された寸法を与え、部品及び入出力端子を高密
度化することを可能とし、一層柔軟で且つ脆性が低いパ
ッケージを与え、２０乃至６０％程度の低い単価とし、
良好な電流担持能力を有し、１００ミルより小さな間隔
の一層厳格なコンタクト領域を与え、セラミック担体の
ものより２乃至３倍優れた放熱特性を有し、インダクタ
ンス及び容量を減少させ、回路抵抗が低く、微小クラッ
クがない為に信頼性を向上させ、組付は費用が低廉であ
り、チップ担体が電気的に接続され且つ物理的に装着さ
れる構成体に関して適合性のある良好な熱膨張係数を有
するものである。
本発明の担体は、従来のセラミック回路基板を使用した
場合に存在するα粒子放射が存在せず、従って外部放射
源からのこの様な放躬粒子力１らチップ、部品及び回路
を保護することが可能である。
上述した如き特性を実現化する為に、−狽り面を半導体
チップと接触させる為にｉ！呈させ且つ反対側面を一層
低温の人気に露呈させた調力）らなるヒートシンク乃至
インサートを設け、チツブカ＼らの熱流束をチップ本体
から迅速且つ能率的に除去することが可能である。部品
取付用棚の周りにアレイ状に形成した高密度のビン又Ｉ
まその他のコンタクト配列が設けられている。
以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。第１図ｔよ本発明のチップ担
体を示している。本担体＆よ、底部絶縁層１１を有して
おり、それには大略矩形状の穿孔２２が穿設されている
。穿孔２２Ｇｔ、大略、絶縁層１１の表面の大部分に亘
って延在して０る。
第２絶縁層１２が設けられており、それＩよ絶縁性接着
剤１５ａによって層１１に接着されて（入る。
ワイヤボンド層１６の様なナツプ接続層がその上に設け
られており、穿孔２２よりも小さな穿孔を有している。
層１６は接着剤１５ｂによって基板１２に接着されてい
る。層１６に於ける穿孔よりも大きな中央穿孔１３ａを
有する第３絶縁層１３が第１ワイヤボンド層１６の上に
上部層（不図示）又は層１６と第２ワイヤボンド層１７
との間の中間絶縁層として設けられている。接着剤１５
０及び１５ｄが層１３を夫々のワイヤボンド層へ接着さ
せている。本担体が２個のワイヤボンド層を有する場合
には、チップ担体の積層構造は、上部ワイヤボンド層１
７の上表面に接着剤１５ｅによって接着させた上部絶縁
層１４を加えることによって完成される。層１４は穿設
されて壁３５を形成しており、その壁３５に取囲まれた
凹所３５ａを画定している。
本チップ担体は、その全体的な断面形状に於いて、単に
１個のワイヤボンド層を有するものであっても、又は２
個又はそれ以上のワイヤボンド層を有するものであって
も良い。ワイヤボンド層１６及び１７は、上部　及び／
又は　底部層の上にメタリゼーションパターン２つを有
している。メタリゼーションパターン２９は、通常、ボ
ンディング領域乃至はコンタクトパッド２８を有してお
り、後に集積回路チップのリードがそれに取付けられる
。ワイヤボンド層１７及び１６内には１個又はそれ以上
の凹所１９及び２４が夫々形成されており、凹所１９は
、特に、半導体チップを取付ける為のものとして最適で
ある。
一連の電気的コンタクト乃至はビン２０が、種々の層１
２乃至１７からなる積層構成に於ける孔２０１）を介し
て延在しており、その孔から外側へ向かって更に延在し
ている。この様に外側に内力）って延在している部分は
母体又は娘回路基板乃至はソケットへ接続する為に使用
することが可能であり、且つビンの下側部分は種々の層
の種々のレベルに延在してこれらのレベルに接続される
。ビン２０の底部は絶縁層１１と１２との間の接着剤層
１５ａへ延在することが可能であり、又適宜の方法によ
り絶縁されている場合には、絶縁層１１を貫通して延在
し、絶縁層１１の下側表面にまで延在させるか、又はそ
れを超えて延在させることも可能である。
側面と側面との間の電気的接続を行なう為に種々の層に
は鍍金した透孔３３ｃが設けられているゎ半田付するこ
とにより電気的接続が助長され、従って種々のワイヤボ
ンドメタリゼーションパターンのレベルに於いてビンを
コンタクトパッド及び鍍金した透孔へ半田付する為の構
成が与えられている。例えば、積層体に於けるビン及び
ドリル孔上にドーナツ状の半田を載置し、これを加熱し
た場合には、毛細管減少により、ビンの外側表面に沿っ
て流れ、特定の回路レベルに於ける特定のメタリゼーシ
ョンパターンによって捕獲される。主要な電気的コンタ
クトは、ビンを鍍金した透孔の壁乃至は円筒表面と強制
的に物理的接触状態とさせることによって行なわれる。
従って、例えば、ビン２０ａは、ａ、ｂ、ｃ又けｄの箇
所、に於いてワイヤボンド層１６及び１７又はその他の
導電層（不図示）へ電気的に接続させることが可能であ
る。図示した如く、例えば、ポイントｂは層１６の上表
面上に於いてビン２０ａとメタリゼーションパターン２
９との間の接続を与えるものであり、又、鍍金した透孔
２９ａ又はワイヤボンド層１６の壁を介して、その下側
表面上のポイントａへの接続を与える。これらのビンを
任意のレベルに於ける任意の回路パターン乃至はコンタ
クトへ接続させることが可能でおる。
完成された担体内に取付けるべきチップの位置を、高熱
伝導性物質（好適には、銅）からなるベース２６の上表
面２５上に点線２７で示しである。
ベース２６は、絶縁層１１及び１２の穿孔２２内に挿入
可能であり、且つ絶縁性の接着剤層１５ｂによってワイ
ヤボンド層１６の下側表面に当接すると共に絶縁して接
着されている。ベース乃至はインサー１−２６は、高熱
伝導性物質からなる大きな質量を有しており、従って最
近の集積回路に於いて発生されることのある比較的高出
力（１３ワット以上）の場合に発生される大量の熱を迅
速且つ能率的に除去することを可能としている。
典型例として、１−１７・７８インチ平方のチップ担体
は、約３／１６インチ幅の周辺ゾーンを有しており、約
６８個のビンからなるアレイを有し、５／１６インチ幅
の中央凹所を有しており、その凹所は銅ベース２６の表
面２６ａによって底部が画定されている。ベース２６は
、５７８インチの正方形形状を有するものであっても良
い。一層複雑な実施例に於いては、１−３／４インチ平
方の担体内に　１７０個のビンからなるアレイを有する
パッケージが構成され、このビンアレイは担体の周辺部
の周りの３／８インチの周辺端子領域パターン内に設け
られている。銅ベース２６ａは１インチ四方であり、５
／１６インチ平方の部分が凹所に露呈されている。
第１図内に示されている複数個の凹所は、ワイヤボンド
層の上表面又は他の空所に隣接する表面上に十分な表面
領域２４ａ及び３５ａを与えており、アレイの特定のビ
ン又はチップのコンタクトへメタリゼーションパターン
３３ａ及び３３ｔｌによって接続することの可能な一連
の電子部品３２を取付けることを可能とし゛ている。特
定の部品乃至はビンを金属ベース２６へ接続させる為に
、隣接する絶縁物質内に孔３０が設けられており、導電
性のエポキシ物質からなる小球を受納することを可能と
している。この構成により、銅ベース２６とビンアレイ
の特定のビンへ通ずる層１６の下側に於けるメタリゼー
ションパターンとの間に適宜の電気的　及び／又は　接
地接続が与えられる。
この接地乃至は電気的接続はビン及び鍍金した透孔イン
ターフェースを介して行なわれ、表面３５ａ上のパッド
から表面２４．ａ上のパッドへの接続を形成する。
上部凹所３５ａの周辺部に於ける層１４の上表面上にエ
ポキシ又はその他の接着剤層を設けることが可能であり
、且つその凹所の上に金属又はプラスチック（不透明で
あるか又は紫外線によってＥＰＲＯＭデバイスを消去す
ることが可能である様に透明）のカバープレート３４を
設けて本担体をシールすることが可能である。一方、金
属カバー３４を層１４上の金属リング乃至はパターン３
６へ半田付によってボンディングさせることも可能であ
る。このカバーは本担体の上表面全体を被覆する構成と
することも可能であり、ビンアレイに対する孔を有する
構成とすることも可能である。
第１図に於いてはアレイ内の全てのビンが示されていな
いことに注意すべきである。通常、ビンは、絶縁層１４
の上表面上に示された全ての孔２１の各々に必ずしも設
ける必要はない。これらの孔の幾つかを、層の上側及び
下側に於けるディスクリートなデバイスに対する相互接
続用のパターンとして使用することも可能である。ユー
ザによってチップを取付は且つリード接続を行なった後
に、チップを保持する為の凹所を、例えばＲＴＶプラス
チック等の様なシール物質で充填し、ポット、チップ、
ワイヤボンド、コンタクト、部品等をシールする。
己れらの絶縁層はプリント回路基板の製造業者によって
使用されているスタンダードなガラスで充填したエポキ
シ積層体とするか、又はポリサルフォン等の様なモール
ド成形したプラスチック基板又は層とすることが可能で
あり、その上に凹所に設けたチップの入出力端子と接続
する為の所要の回路及びボンディング領域を鍍金する。
第２図は完成した担体１０を示している。ビン２０は、
担体の周辺部の回りをアレイ状に延在しており、且つ孔
２０ｂ内に設けられている。中央凹所１９が担体内に形
成されており、その中に半田付、導電性接着剤又はその
他の熱の伝達を許容する手段によって集積回路チップ（
不図示）が取付けられる。一連のコンタクトパッド２８
がワイヤボンド層１６の上側で凹所１９の周りに担体の
上部絶縁層１４の下側の面内に於いて延在して設けられ
ている。環状シール３６が凹所１９を取囲んでおり、顧
客がチップを凹所１９内に挿入しパッド２８にボンデイ
ンクさせた後に、金属カバー（不図示）を取付けるべく
構成されている。
第３図は第２図の担体の背面を示しており、即ち露出さ
れたベース２６を取囲む絶縁層１１の下側表面を示して
いる。ベース２６は絶縁層１１の面に対して、外側に突
出させることも、同一面とすることも、又内側に窪ん゛
だ形状とすることも可能である。付加的な冷却効果を与
える為に、熱伝導性のフィンを設けることが可能である
。チップを有するチップ担体を母体又は娘プリント回路
基板又はその他の構成体へ接続する上で、第３図に示し
た如く、担体の下側を外側の大気へ露呈させる構造とす
ることが最も望ましいということが判明した。何故なら
ば、チップによって発生される熱の約９０％がチップの
底部表面を介して流出し、その１０％がチップの上表面
から流出するに過ぎないからである。従って、第２図に
示した担体の上部表面はビン接続によって、例えば、母
体基板へ取付けられ、第３図に示した下部表面を冷却用
大気へ露呈させて位置させる。
第４図は変形したチップ担体４０を示しており、それは
ワイヤボンド層４４内に形成した一連のデツプ担持用凹
所４２を有している。ボンドされた１１４１の両側外側
上に絶縁層５１（一部のみ示しである）が設けられてい
る。一連の多少長尺な凹所４３が層４１内に設けられて
おり、銅ベース乃至はインサート４６が適軍の接着剤５
７によってその中に取付けられている。凹所内にインサ
ートを嵌入する場合にしばり嵌めとすることも可能であ
る。ワイヤボンド層４１の表面上にメタリゼーションパ
ターン４４が設けられており、それが使用される場合に
は、ワイヤ４５によって予め熱伝導関係をもってインサ
ート４６に取付けられている一連の半導体チップＡ、Ｂ
、Ｃ，Ｄ及びＥの入出力端へ電気的に接続されており、
夫々の対向面は各凹所４２の底部に位置している。第１
図に示した如く、メタリゼーションパターン４４は担体
の周辺端部又はその他の位置に設けられているビン４７
．４８へ延在している。小さなドーナツ形状をした半田
プレフォーム４９．５０がメタリゼーションパターン及
びビン周辺表面に隣接して載置されており、これらは、
加熱されることにより、例えば、鍍金した透孔５８を介
して特定のビンをメタリゼーションパターンへ電気的に
接続させることに貢献する。ビン４７が担体のワイヤボ
ンド層４１の上表面上のメタリゼーションパターンに接
続して示されており１、又ビン４８が層４１の下部表面
上のパターンに接続して示されている。この実施例に於
いては、チップＡ乃至Ｅによって灸生きれた熱は担体が
ら上方向及び下方向の両方向に排出される。
第５図は別の変形例の担体８ｏを示しており、それは積
層体８１を介して形成された２個の凹所８２．８３を有
するワイヤボンド層８１を有している。銅インサート８
６がワイヤボンド層８１の穿孔していない絶縁性部分に
絶縁して接着されており、凹所８２及び８３の底部をブ
リッジさせている。層８１の上表面上にメタリゼーショ
ンパターン８５が設けられており、ワイヤボンド層８１
の周辺表面上に形成されているコンタクト８８へ通じて
いる。これらのコンタクトは、同インサート８６の上表
面と熱的にコンタクトしている凹所８２及び８３内に後
に設けられるチップＡ及びＢへ接続されている。厚さが
１乃至２ミルの絶縁層８７がインサート８６を電気的に
絶縁する為に設けられているが、銅物質８６の熱伝達特
性に著しい影響を与えない様な厚さに設定されている。
ワイヤボンド層８１の上側には絶縁層８９が設けられて
おり、チップ用の凹所を形成する為に穿孔が穿設されて
いる。適宜のカバー（不図示）を使用することが可能で
ある。
第６図は、更に別の変形例の担体９０を示しており、そ
れは凹所９２及び９３を有するワイヤボンド層９１を有
している。メタリゼーションパターン９５がワイヤボン
ド層９１の上表面上に設けられており、担体の周辺端部
に於けるコンタクトパッド領域９９へ通じている。銅物
質からなるインサート９６ａ及び９６ｂがワイヤボンド
層内に収納されて下部凹所９０内に設けられている。厚
さが１乃至２ミルの電気的に接地した絶縁層９８が上部
インサート部分９６ａと下部インサート部分９６ｂとの
間に設けられており、下部インサート９６ｂはワイヤボ
ンド層９１の底面から外側に延在している。この外側に
突出した部分はそこを通過する空気に乱流を起こさせ、
放熱特性を向上させると共にチップＡ及びＢから大気へ
熱流束を逃がす為の一層大きな露出表面を与えている。
一方、チップの底面が直接絶縁層にボンディングされる
様に、絶縁層９８をインサート部分９６ａの上表面上に
設けることも可能である。チップの入力端及び出力端は
ワイヤ１０１によってメタリゼーションパターンへ接続
される。穿孔を穿設した絶縁層１００がワイヤボンド層
９１の上表面及び下表面上に設けられており、凹所及び
インサートを夫々受納すべく穿孔が穿設されている。付
加的なチップを異なったレベルに於いて凹所内又はメタ
リゼーションパターン９５の領域内に設けることが可能
であり、これらの付加的なチップを銅インサートヘボン
ディングさせても又はさせな（とも良い。
上述した実施例の各々に於いて、周辺端部を有する銅イ
ンサートが約５０マイクロインチの厚さのニッケルバリ
アフラッシュで封止し、約６乃至５０マイクロインチの
厚さで金鍍金することが望ましい。こうすることにより
、銅ベースをワイヤボンド又はその他の電気的コンタク
ト領域とじて使用することが可能となる。更に、こうす
ることにより、インサートが比較的不活性な状態となり
、即ちそれが酸化したり又は隣接するコンタクトや電気
的通路をショートする可能性のある樹枝状成長物等を形
成することがなくなる。前述した金属層は前記インサー
トの熱伝導特性に著しい悪影響を与えるものではない。
第７図及び第８図は本発明のチップ担体を製造する場合
に使用される製造工程を示している。第１図に関して説
明した一連の積層すべき層が第７図に於いてスタン−り
６６及び６７として示されている。通常、複数個のチッ
プ担体をラミネートする為の固定用に２個又はそれ以上
のスタック６６及び６７を使用する。各スタック６６及
び６７は、通常、１２Ｘ１８平方インチの表面積を有し
ており、従ってそれらは、例えば、スタック当たり　１
２０個のチップ担体からなるマトリクス状のチップ担体
を有している。スタック６６及び６７の各側面には一連
の滑かで平坦で硬質のカバープレート６３．６４及び６
５が設けられており、積層したスタックに直接圧力を加
えてボンディングを行なう。これらのカバープレート及
び積層スタックは固定装置内に設けられており、下部工
具固定プレート６１と上部工具固定プレート６０との間
に延在する適宜の工具ビン６８が設けられている。これ
らの工具プレートに圧力が加えられると共に熱が加えら
れて、スタック６６及び６７に於ける積層体がボンディ
ングされて一体化され、複数個のアレイのチップ担体を
形成する。積層させたスタック６６及び６７を固定装置
から取除くと、これらのチップ担体は、例えば、第２図
に示した様な個別的なチップ担体の寸法に形状構成され
る。
第８図は、カバープレート６３と６４との間に延在する
第７図に示した積層体スタックの製造方法を示している
。下部カバープレート６４の上側には、スタックの下部
層としてテトラ（Ｔ　ｅｄｌａｒ　’）レリーズフィル
ム７０が設けられている。例えばＦｏｒＮｎ　　Ａ　Ｃ
Ｃ＃　１等の様なゴム状の重合物質からなる共形モール
ド層７１が第７図のプレス操作の熱及び圧力によって柔
軟化すると共に積層体スタック内の間隙乃至は凹所内に
入り込み、本組立体の断面積全体に於ける圧力分布の均
一性を確保している。この共形モールド層７１はテトラ
レリーズフィルム７０の上に設けられている。共形モー
ルド層の厚さは層内に存在する凹所の深さによって決定
される。２番目のテトラレリーズフィルム７０ａが共形
モールド層７１の上に設けられている。次いで、銅から
なるヒートシンクとしてのインサート７６が第１図乃至
第３図に示したチップ取付用の凹所に対応した部分であ
って圏７０ａの上側中心位置に設けられている。第６図
に示した実施例の如くインサート７６が担体底面から外
側に延在する場合には、その間隙を補償する為に、テト
ラ層７０ａの上にインサート７６を受納すべく穿孔７９
ａを穿設した付加的な層７９を設ける。この付加的な層
を使用した場合には、第７図のプレス操作を行なった後
に組立体から取除く。この付加的な層の上側には、穿孔
を穿設した第１絶縁層７８が設けられており、それは第
１図に示した如く単一層であっても複合層であっても良
く、銅からなるヒートシンクとしてのインサート７６の
外側周辺部を取囲んでいる。絶縁性の接着剤層７５は、
通常、フィルム形状であるが、その内側周辺部に凹所７
５ｂを有しており、インサート７６の周辺部の上に載置
される。層７５内には穿孔７５ａが穿設されており、そ
れを介して導電性の接着剤からなる小球を挿入させワイ
ヤボンド層７４上の回路を銅からなるヒートシンクとし
てのインサート７６の表面へ電気的に接続させ、この様
にして電気的接続を行なうか乃至は接地接続を行なう。
ワイヤボンド層７４が層７５の上に設けられており、前
述した如く、その−側面又は両側面上に担体の最終的な
凹所内に設けられる半導体チップの種々の出力端及び入
力端に接続されるべく所望の形状とされたメタリゼーシ
ョンパターンが設けられている。２番目の絶縁層７２が
ワイヤボンド層７４を次のワイヤボンド層７３から分離
している。ワイヤボンド層７３の上には３番目の絶縁層
７２ａが設けられている。
種々の絶縁層及びワイヤボンド乃至は回路層７３及び７
４の間にはクロスによって示した接着性絶縁フィルムが
設けられている。熱及び圧力を加えることによって、こ
れらの接着剤層は柔軟化すると共に絶縁層及びワイヤボ
ンド層からなる゛′丈ンドイッチ′°構造を実効的にボ
ンドさせ一体化させる。図示した如く、ワイヤボンド層
、絶縁層及び接着剤層の各々はチップ保持用の凹所を形
成する為の穿孔が穿設されている。次いで絶縁層７２ａ
の上側にはテトラレリーズフィルム７０が設けられてお
り、更にその上には２番目の共形モールド層７１が設け
られ、更にその上には最後のテトラレリーズフィルム７
０が設けられており、最後にカバープレート６３が設け
られている。
プレス用のプラテンを、通常、３００乃至３５０下の範
囲内の温度に加熱し、且つプレス上の圧力を１５乃至３
０分間の間所要の圧力の約２５％とし、物質を十分に加
熱すると共に共形モールド層を軟化させる。次いで、４
５分間に亘り、圧力を所要の最適値である７５乃至１５
０ｐｓｉへ増加させる。ヒータをオフさせて、成形した
チップ担体を有するプラテンを約苗温に冷却させる。上
述した圧力条件下に於いては、この時間は約１５乃至４
５分である。次いで、圧力を解除し、ボンドさせた担体
のスタックをプレスから取除き、アーバブレスによって
整合ビンをスタックから取除く。スタンダードな自動装
置に於いて、ピニング及びビン半田付を行なう。第４図
はドーナツ形状の半田を使用する場合を示しているが、
半田ペーストや＠鍍金したビンを使用することも可能で
ある。次いで、複数個の担体を保持しているスタックか
ら個々の担体をブランキング又はパンチング等によって
取り出す。プレス動作の後に、テトラレリーズフィルム
、共形モールド層及び付加層を除去する。
全体的な製造プロセスに於いて、種々の単位工程が個々
の層に対して行なわれる。次の表１は使用される詳細な
工程を示している。これらの工程の各々は、その所望の
ノード、時間、物質、厚さ等に関して個別的に当該技術
分野に於いて知られたものであるが、表■に示した順番
にこれらの工程を選択すること及び種々の層に於ける種
々のドリル操作は全体的なスタックの積層及びプレス動
作の前に行なわれるということは従来の技術と異なって
いる。
表　　工 番　号　　　　　　　プロセス操作 Ａ　　　　材料準備 Ｂ　　　　ドリル操作／穿孔操作 Ｃ無電解鍍金／フラッシュ鍍金（所要 により） Ｄ　　　　画像形成 Ｅ　　　　電気鍍金 Ｆ　　　　剥離 Ｇ　　　　エツチング Ｈブランキング／ルーチップ（形状構 成） Ｉ　　　　積層及びプレス Ｊ　　　　半田マスク Ｋ　　　　ビン挿入／半日付操作 Ｌ　　　　クリーニング／パッケージング／テスト 表■は、最終の動作■に於いて圧着されるべき層のスタ
ックを形成する個々の層Ｉ−ＩＶに成される表■に列挙
した個々の工程の好適な利用法を示している。
表　　■ ■　ボンド層 Ａ、Ｂ、Ｃ，Ｄ、Ｇ、Ｆ、Ｅ、　Ｈ ■　鍍金層 Ａ、Ｂ、Ｃ，Ｄ、Ｅ、　Ｆ、Ｇ、Ｈ ■　接着剤／レリーズ剤／共形モールドＡ、Ｂ、Ｈ ■　ヒートシンク／カバー Ａ、　ｌ−１，Ｅ ■　積層／仕上 Ｊ、Ｉ、Ｈ，に、Ｌ 定義（表■）： １、ボンド層 ワイヤボンド操作を必要とする層。
２、＃Ｉ合金 層金回路又はメタライズしたパターンを必要とするが爾
後の操作に於いてワイヤボンディングを必要としない層
。
３、接着剤／レリーズ剤／フィラー 接着又はレリーズ剤又は充填剤として積層工程中に使用
する物質。
注記：　工程■に於けるボンド層工程ステップは回路を
完全に封止し、汚染物質の混 入を最小とする。所望の回路配置構成 により工程工の工程ステップを使用不 能の場合には、工程■の工程ステップ を使用してボンド層を形成することが 可能である。
その結果骨られる半導体チップ担体を顧客へ配した凹所
内に位置させる為に、導電性接着剤又は共晶金属ボンデ
ィングによって銅からなるヒートシンクとしてのインサ
ー１〜の上表面上にチップを取付は次いでチップをワイ
ヤボンド層内の種々のレベルのメタリゼーションパター
ンへ接続させる。
銅インサート２６に隣接するチップ用の凹所２４ａは、
第１図に示したワイヤボンド層１７の上表面へ向かって
上側に延在させることも可能であるが、一方、図示例の
如く、種々の階段レベルを設けて付加的な部品取付用の
棚３５ａを形成することも可能である。これらの棚は、
半導体チップの複数個のコンタクトをこれらの棚に設け
られているワイヤボンド層１６及び１７の露出された部
分に存在するコンタクトパッド２８ヘボンデイングさせ
ることを容易としている。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図は本発明の１実施例に基づいて構成されたチップ
担体の１部切欠断面斜視図、第２図は完成した担体を示
した平面図、第３図は完成した担体を示した底面図、第
４図は両側にチップを装着した状態を示したマルチプル
チップ担体を示した断面図、第５図はチップを装着した
チップ担体の変形例を示した断面図、第６図はチップを
装着したチップの更に別の変形例を示した断面図、第７
図はマルチプルチップ担体のパッケージを製造する為の
全体的な製造技術を例示した構成を示した断面図、第８
図は１個のチップ担体を形成する積層構成を示した分解
断面図、である。 （符号の説明） １０：　担体 ２０：　ビン ２６二　ベース（インサート） ＦＩＧ、　４

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップ担体に於いて、第１絶縁層ζ、前記第
    １絶縁層内に穿孔を形成する手段と、前記第１絶縁層の
    表面にボンディングしたチップ接続層と、前記チップ接
    続層内にチップ保持用凹所を形成する手段と、前記チッ
    プ接続層の゛下側で前記穿孔内を延在する熱伝導物質か
    らなるベースであって少なくとも部分的に前記凹所を横
    断して延在し前記凹所内に装着される集積回路チップと
    熱伝導状態で接触する様に構成されているベースと、前
    記チップ接続層から延在しており前記凹所の外側に存在
    するコンタクトアレイとを有することを特徴とする半導
    体チップ担体。 ２、特許請求の範囲第１項に於いて、前記コンタクトア
    レイが前記絶縁層穿孔の周り周辺部に延在しており、前
    記チップ保持用凹所よりも太きな断面積を有する半導体
    チップ担体。 ３、特許請求の範囲第１項に於いて、前記ベースが前記
    絶縁層穿孔と同延である半導体チップ担体。 ４、特許請求の範囲第１項に於いて、前記ベースが前記
    担体の全面積と隣接している半導体チップ担体。 ５、特許請求の範囲第１項に於いて、前記コンタクトア
    レイが透孔鍍金によって前記チップ接続層に接続されて
    いる多数ビン格子アレイである半導体チップ担体。 ６、特許請求の範囲第１−・項に於いて、前記第１絶縁
    層に穿孔を穿設した第２絶縁層が接着されており、前記
    コンタクトアレイが内側端部を前記絶縁層間のレベルに
    於いて終端させている一連のビンコンタクトを有する半
    導体チップ担体。 ７、特許請求の範囲第６項に於いて、前記ベースが前記
    両方の絶縁層の前記穿孔を介して延在している半導体チ
    ップ担体。 ８、特許請求の範囲第１項に於いて、前記べ−スが前記
    チップ接続層へ接着剤により絶縁して接着されている半
    導体チップ担体。 ９、特許請求の範囲第１項に於いて、前記チップ接続層
    が前記コンタクトアレイを電気的に接続する為に前記担
    体内に多数レベルの接続パッドを有する少なくとも２個
    のワイヤボンド層を有しており、前記パッドが装着され
    るべきチップから延在するチップのリードへ電気的に接
    続される様に構成されている半導体チップ担体。 １０、特許請求の範囲第１項に於いて、前記コンタクト
    アレイの前記ベースへのコンタクトから導電性手段が延
    在しており、前記ベースをこの様なコンタクトに電気的
    に接続させるか又は接地させる半導体チップ担体。 １１、特許請求の範囲第１項に於いて、前記ワイヤボン
    ド層内に複数個のチップ保持用凹所が設けられている半
    導体チップ担体。 １２、特許請求の範囲第１１項に於いて、前記ベースが
    一連のベース部材を有しており、その各々が装着される
    べきチップとコンタクトしている半導体デツプ担体。 １３、特許請求の範囲第１２項に於いて、前記複数個の
    凹所及び前記ベース部材の各々が前記チップ接続層の反
    対側に設けられており、前記担体の両側に於いて装着さ
    れるべきチップから放熱を行なう半導体チップ担体。 １４、特許請求の範囲第１項に於いて、前記ベースが銅
    で構成されている半導体チップ担体。 １５、特許請求の範囲第１項に於いて、前記チップ接続
    層がワイヤボンド層であって、前記ワイヤボンド層が前
    記コンタクトアレイへ延在している内部配線部を有して
    おり、前記装着されるべきチップが前記配線部及び前記
    アレイと電気的に接続した動作関係で接続される様に構
    成されている半導体チップ担体。 １Ｇ、特許請求の範囲第１項に於いて、前記ベースの熱
    伝導特性の劣化を最小にしながら前記ベースの外側に向
    いた熱排除面を電気的に絶縁する手段が設けられている
    半導体チップ担体。 １７、特許請求の範囲第１項に於いて、前記ベースが不
    活性な導電性層で封止されている半導体チップ担体。 １８、コンタクトアレイと層形成したメタリゼーション
    パターンとを有するチップ担体の製造方法に於いて、チ
    ップ接続積層体をドリル操作、穿孔操作、１金繰作２画
    像形成操作、電着操作、隔離操作及びエツチング操作し
    て前記積層体の片側又は両側に所定の回路メタリゼーシ
    ョンパターンを形成し、前記積層体及び絶縁物質層を加
    工して少なくとも１個のチップ用凹所を形成し、熱伝導
    性のインサートを前記凹所内に位置させると共に前記積
    層体及び前記絶縁層をスタックさせて前記インサートを
    露出表面上に位置させながらスタックを形成し、前記ス
    タックの両側にレリーズ物質を設け、前記レリーズ物質
    上に共形モールド物質を設け、前記スタック及び物質を
    工具固定装置内に組立て、前記スタック及び物質を加圧
    すると共に加熱して前記スタックの各層をボンドさせ、
    その結果得られるスタックを前記プレスから取り出すと
    共に前記レリーズ物質及びモールド物質を取除き、前記
    所定のメタリゼーションパターンと電気的に接続して前
    記スタック上にコンタクトアレイを設け、前記コンタク
    トアレイを設ける工程の前か又は後に前記担体の外側寸
    法を加工する、上記各工程を有する方法。 １９、特許請求の範囲第１８項に於いて、前記積層体及
    び絶縁層内に凹所がアレイ状に形成されており、前記プ
    レス操作によって複数個の担体が形成される方法。 ２、特許請求の範囲第１９項に於いて、共形モールド物
    質を設けた後に複数個のスタックの間にカバープレート
    を設けて複数個の担体からなる複数層を製造する方法。 ２、特許請求の範囲第１８項に於いて、前記インサート
    が前記スタックを超えて延在しており、前記レリーズ物
    質を設けた後に前記インサートの周辺部を取囲む付加層
    を設けて前記スタックの下部表面を平坦とすると共に均
    一な圧力がスタックの表面全体に亘って印加される様に
    し、前記スタックを取り出す工程に於いて前記付加層を
    取除く方法。
JP59043026A 1983-03-09 1984-03-08 ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法 Granted JPS59201449A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US473482 1983-03-09
US06/473,482 US4630172A (en) 1983-03-09 1983-03-09 Semiconductor chip carrier package with a heat sink

Publications (2)

Publication Number Publication Date
JPS59201449A true JPS59201449A (ja) 1984-11-15
JPH0325023B2 JPH0325023B2 (ja) 1991-04-04

Family

ID=23879710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59043026A Granted JPS59201449A (ja) 1983-03-09 1984-03-08 ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法

Country Status (3)

Country Link
US (1) US4630172A (ja)
JP (1) JPS59201449A (ja)
GB (1) GB2136205A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057999A (ja) * 1983-09-09 1985-04-03 日本電気株式会社 多層配線板
JPS62216250A (ja) * 1985-11-06 1987-09-22 Shinko Electric Ind Co Ltd プリント基板型ｐｇａパツケ−ジの製造方法
JPH0278252A (ja) * 1988-09-14 1990-03-19 Matsushita Electric Works Ltd 多層プラスチックチップキャリア
JPH04192551A (ja) * 1990-11-27 1992-07-10 Matsushita Electric Works Ltd 半導体チップキャリア
JP2003031742A (ja) * 2001-07-16 2003-01-31 Rohm Co Ltd チップアレイモジュール

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1213140B (it) * 1984-02-17 1989-12-14 Ates Componenti Elettron Componente elettronico integrato per assemblaggio di superficie.
US4860243A (en) * 1984-03-23 1989-08-22 Omron Tateisi Electronics Co. Fuzzy logic semifinished integrated circuit
EP0218796B1 (en) * 1985-08-16 1990-10-31 Dai-Ichi Seiko Co. Ltd. Semiconductor device comprising a plug-in-type package
DE3679627D1 (de) * 1985-09-24 1991-07-11 Contraves Ag Mehrschichtige gedruckte schaltungsplatte.
US4731699A (en) * 1985-10-08 1988-03-15 Nec Corporation Mounting structure for a chip
US4922378A (en) * 1986-08-01 1990-05-01 Texas Instruments Incorporated Baseboard for orthogonal chip mount
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
US4737208A (en) * 1986-09-29 1988-04-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method of fabricating multilayer structures with nonplanar surfaces
DE3780764T2 (de) * 1986-11-15 1992-12-24 Matsushita Electric Works Ltd Gegossenes kunststoff-chip-gehaeuse mit steckermuster.
US4858073A (en) * 1986-12-10 1989-08-15 Akzo America Inc. Metal substrated printed circuit
US4839717A (en) * 1986-12-19 1989-06-13 Fairchild Semiconductor Corporation Ceramic package for high frequency semiconductor devices
JPH088321B2 (ja) * 1987-01-19 1996-01-29 住友電気工業株式会社 集積回路パツケ−ジ
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
JPS63271944A (ja) * 1987-04-28 1988-11-09 Sumitomo Electric Ind Ltd 半導体装置
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
JPS6489349A (en) * 1987-06-17 1989-04-03 Tandem Computers Inc Improved vlsi package having a plurality of power plane
US4804172A (en) * 1987-11-24 1989-02-14 Advanced Micro Devices, Inc. Fixture for mounting a heat sink
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
US4931906A (en) * 1988-03-25 1990-06-05 Unitrode Corporation Hermetically sealed, surface mountable component and carrier for semiconductor devices
US4860165A (en) * 1988-04-27 1989-08-22 Prime Computer, Inc. Semiconductor chip carrier package
GB2222800B (en) * 1988-09-16 1992-02-19 Stc Plc Hybrid circuits
US5014114A (en) * 1988-09-30 1991-05-07 Harris Corporation High speed, high density semiconductor memory package with chip level repairability
US5122475A (en) * 1988-09-30 1992-06-16 Harris Corporation Method of making a high speed, high density semiconductor memory package with chip level repairability
US4860442A (en) * 1988-11-28 1989-08-29 Kulite Semiconductor Methods for mounting components on convoluted three-dimensional structures
US4939569A (en) * 1989-02-27 1990-07-03 Corning Incorporated Ultraviolet transmitting glasses for EPROM windows
US4953060A (en) * 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
US4965702A (en) * 1989-06-19 1990-10-23 E. I. Du Pont De Nemours And Company Chip carrier package and method of manufacture
EP0412528A3 (en) * 1989-08-11 1993-01-20 Fujitsu Limited Electronic circuit package and production thereof
DE3931634A1 (de) * 1989-09-22 1991-04-04 Telefunken Electronic Gmbh Halbleiterbauelement
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5041943A (en) * 1989-11-06 1991-08-20 Allied-Signal Inc. Hermetically sealed printed circuit board
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US5159750A (en) * 1989-12-20 1992-11-03 National Semiconductor Corporation Method of connecting an IC component with another electrical component
US5008734A (en) * 1989-12-20 1991-04-16 National Semiconductor Corporation Stadium-stepped package for an integrated circuit with air dielectric
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
US5367766A (en) * 1990-08-01 1994-11-29 Staktek Corporation Ultra high density integrated circuit packages method
US5475920A (en) * 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5287247A (en) * 1990-09-21 1994-02-15 Lsi Logic Corporation Computer system module assembly
JP2901091B2 (ja) * 1990-09-27 1999-06-02 株式会社日立製作所 半導体装置
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5130889A (en) * 1991-06-28 1992-07-14 Digital Equipment Corporation Integrated circuit protection by liquid encapsulation
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
EP0529837B1 (en) * 1991-08-26 1996-05-29 Sun Microsystems, Inc. Method and apparatus for cooling multi-chip modules using integral heatpipe technology
US5383269A (en) * 1991-09-03 1995-01-24 Microelectronics And Computer Technology Corporation Method of making three dimensional integrated circuit interconnect module
US5225897A (en) * 1991-10-02 1993-07-06 Unitrode Corporation Molded package for semiconductor devices with leadframe locking structure
JP2812014B2 (ja) * 1991-10-21 1998-10-15 株式会社日立製作所 半導体装置
JPH07502377A (ja) * 1991-12-18 1995-03-09 クロスポイント・ソルーションズ・インコーポレイテッド フィールドプログラマブルゲートアレイのための拡張アーキテクチャ
US5218515A (en) * 1992-03-13 1993-06-08 The United States Of America As Represented By The United States Department Of Energy Microchannel cooling of face down bonded chips
US5241450A (en) * 1992-03-13 1993-08-31 The United States Of America As Represented By The United States Department Of Energy Three dimensional, multi-chip module
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5450046A (en) * 1992-10-29 1995-09-12 Nec Corporation Composite microwave circuit module assembly and its connection structure
EP0597144A1 (de) * 1992-11-12 1994-05-18 IXYS Semiconductor GmbH Hybride leistungselektronische Anordnung
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5325268A (en) * 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
JPH0786717A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd プリント配線板構造体
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5827999A (en) * 1994-05-26 1998-10-27 Amkor Electronics, Inc. Homogeneous chip carrier package
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
JPH0885285A (ja) * 1994-07-21 1996-04-02 Hitachi Maxell Ltd セキュリティカード用基板の製造方法、およびセキュリティカード用基板
US5478420A (en) * 1994-07-28 1995-12-26 International Business Machines Corporation Process for forming open-centered multilayer ceramic substrates
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US6200407B1 (en) * 1994-08-18 2001-03-13 Rockwell Technologies, Llc Method of making a multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US6208513B1 (en) 1995-01-17 2001-03-27 Compaq Computer Corporation Independently mounted cooling fins for a low-stress semiconductor package
US5631807A (en) * 1995-01-20 1997-05-20 Minnesota Mining And Manufacturing Company Electronic circuit structure with aperture suspended component
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
EP0742682B1 (en) * 1995-05-12 2005-02-23 STMicroelectronics, Inc. Low-profile socketed integrated circuit packaging system
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
US5616888A (en) * 1995-09-29 1997-04-01 Allen-Bradley Company, Inc. Rigid-flex circuit board having a window for an insulated mounting area
US5648892A (en) * 1995-09-29 1997-07-15 Allen-Bradley Company, Inc. Wireless circuit board system for a motor controller
US5641944A (en) * 1995-09-29 1997-06-24 Allen-Bradley Company, Inc. Power substrate with improved thermal characteristics
US5670749A (en) * 1995-09-29 1997-09-23 Allen-Bradley Company, Inc. Multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area
US5835356A (en) * 1995-09-29 1998-11-10 Allen Bradley Company, Llc Power substrate module
US5706171A (en) * 1995-11-20 1998-01-06 International Business Machines Corporation Flat plate cooling using a thermal paste retainer
US5831810A (en) * 1996-08-21 1998-11-03 International Business Machines Corporation Electronic component package with decoupling capacitors completely within die receiving cavity of substrate
JP3185682B2 (ja) * 1996-09-19 2001-07-11 株式会社村田製作所 放熱板付誘電体基板
KR100218319B1 (ko) * 1996-10-04 1999-09-01 구본준 반도체 패키지 및 그의 소켓
US5945732A (en) 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
US5972734A (en) * 1997-09-17 1999-10-26 Lsi Logic Corporation Interposer for ball grid array (BGA) package
US6570247B1 (en) 1997-12-30 2003-05-27 Intel Corporation Integrated circuit device having an embedded heat slug
JP3129275B2 (ja) * 1998-02-27 2001-01-29 日本電気株式会社 半導体装置
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
US6552264B2 (en) 1998-03-11 2003-04-22 International Business Machines Corporation High performance chip packaging and method
JP3579740B2 (ja) * 1998-04-18 2004-10-20 Ｔｄｋ株式会社 電子部品の製造方法
SE513352C2 (sv) * 1998-10-26 2000-08-28 Ericsson Telefon Ab L M Kretskort och förfarande för framställning av kretskortet
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6372551B1 (en) * 2000-05-12 2002-04-16 Siliconware Precison Industries Co., Ltd. Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
US20060293727A1 (en) * 2002-05-09 2006-12-28 Greg Spooner System and method for treating exposed tissue with light emitting diodes
US20030213619A1 (en) * 2002-05-14 2003-11-20 Denzene Quentin S. Ground discontinuity improvement in RF device matching
TW200404706A (en) * 2003-12-05 2004-04-01 Chung Shan Inst Of Science Composite material structure for rotary-wings and its producing method
DE102006018161A1 (de) * 2006-04-19 2007-10-25 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Elektronisches Bauelementmodul
US8031484B2 (en) * 2006-06-16 2011-10-04 Hong Kong Applied Science And Technology Research Institute Co., Ltd. IC packages with internal heat dissipation structures
US8072764B2 (en) * 2009-03-09 2011-12-06 Apple Inc. Multi-part substrate assemblies for low profile portable electronic devices
CN101841992A (zh) * 2009-03-18 2010-09-22 鸿富锦精密工业（深圳）有限公司 散热模组组装治具
GB0911171D0 (en) * 2009-06-29 2009-08-12 St Microelectronics Res & Dev Improvements in or relating to a modular camera system and a method of manufacturing the same
US9485867B2 (en) * 2010-10-27 2016-11-01 Kyocera Corporation Wiring board
CN103745932B (zh) * 2014-01-23 2016-04-13 无锡江南计算技术研究所 Wb型封装基板的制作方法
US9281302B2 (en) 2014-02-20 2016-03-08 International Business Machines Corporation Implementing inverted master-slave 3D semiconductor stack
US20160037645A1 (en) * 2014-08-01 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Embedded board and method of manufacturing the same
JP2016096300A (ja) * 2014-11-17 2016-05-26 三菱電機株式会社 プリント回路板
US20170238416A1 (en) 2016-02-17 2017-08-17 Multek Technologies Limited Dummy core restrict resin process and structure
US10712398B1 (en) 2016-06-21 2020-07-14 Multek Technologies Limited Measuring complex PCB-based interconnects in a production environment
US10499500B2 (en) * 2016-11-04 2019-12-03 Flex Ltd. Circuit board with embedded metal pallet and a method of fabricating the circuit board
CN108168444B (zh) 2016-11-17 2021-03-30 马尔泰克技术有限公司 用于pcb应用的在空气悬浮上的在线计量
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US10999938B1 (en) * 2020-04-29 2021-05-04 Raytheon Company Method of wire bonding a first and second circuit card
CN214409385U (zh) * 2021-02-05 2021-10-15 台达电子工业股份有限公司 光收发模块
US12266629B2 (en) 2021-02-05 2025-04-01 Raytheon Company Ball bond impedance matching
CN118684183B (zh) * 2024-08-27 2024-11-26 山东省工业技术研究院 一种mems芯片的封装结构及其封装方法
CN120933250B (zh) * 2025-10-16 2026-01-16 纳宇半导体材料(宁波)有限责任公司 一种嵌入式功率芯片封装结构及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2942165A (en) * 1957-01-03 1960-06-21 Gen Electric Liquid cooled current rectifiers
US3436819A (en) * 1965-09-22 1969-04-08 Litton Systems Inc Multilayer laminate
DE1248114B (de) * 1965-09-29 1967-08-24 Siemens Ag Verdrahtetes Anschlussfeld fuer Bauelemente in Fernmeldeanlagen, insbesondere zum Einbau in Gestellen in Fernsprechanlagen
US3436604A (en) * 1966-04-25 1969-04-01 Texas Instruments Inc Complex integrated circuit array and method for fabricating same
US3365620A (en) * 1966-06-13 1968-01-23 Ibm Circuit package with improved modular assembly and cooling apparatus
GB1239634A (ja) * 1968-10-02 1971-07-21
US3681513A (en) * 1971-01-26 1972-08-01 American Lava Corp Hermetic power package
IT981202B (it) * 1972-05-31 1974-10-10 Ibm Procedimento per fissare circui ti microminiaturizzati a moduli di supporto e composto adesivo isolante impiegato in tale pro cedimento
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
US3846824A (en) * 1973-06-13 1974-11-05 Gen Electric Improved thermally conductive and electrically insulative mounting systems for heat sinks
US3930114A (en) * 1975-03-17 1975-12-30 Nat Semiconductor Corp Integrated circuit package utilizing novel heat sink structure
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
FR2413016A1 (fr) * 1977-12-26 1979-07-20 Radiotechnique Compelec Circuits imprimes multicouches a collecteur thermique incorpore
GB2013027B (en) * 1978-01-19 1982-09-22 Int Computers Ltd Integrated circuit packages
GB2022317A (en) * 1978-05-31 1979-12-12 Burroughs Corp Method of forming a plastic cavity package for integrated circuit devices
US4338621A (en) * 1980-02-04 1982-07-06 Burroughs Corporation Hermetic integrated circuit package for high density high power applications
DE3278321D1 (en) * 1981-11-10 1988-05-11 Fujitsu Ltd Semiconductor devices provided with heat-dissipating means

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057999A (ja) * 1983-09-09 1985-04-03 日本電気株式会社 多層配線板
JPS62216250A (ja) * 1985-11-06 1987-09-22 Shinko Electric Ind Co Ltd プリント基板型ｐｇａパツケ−ジの製造方法
JPH0278252A (ja) * 1988-09-14 1990-03-19 Matsushita Electric Works Ltd 多層プラスチックチップキャリア
JPH04192551A (ja) * 1990-11-27 1992-07-10 Matsushita Electric Works Ltd 半導体チップキャリア
JP2003031742A (ja) * 2001-07-16 2003-01-31 Rohm Co Ltd チップアレイモジュール

Also Published As

Publication number Publication date
US4630172A (en) 1986-12-16
GB8405827D0 (en) 1984-04-11
GB2136205A (en) 1984-09-12
JPH0325023B2 (ja) 1991-04-04

Similar Documents

Publication Publication Date Title
JPS59201449A (ja) ヒ−トシンクを有する半導体チツプ担体パツケ−ジ及びその製造方法
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
US6031729A (en) Integral heater for reworking MCMS and other semiconductor components
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
JP3560488B2 (ja) マルチチップ用チップ・スケール・パッケージ
US5357672A (en) Method and system for fabricating IC packages from laminated boards and heat spreader
US6495912B1 (en) Structure of ceramic package with integrated passive devices
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
JP2004235617A (ja) 半導体パッケージおよびその製造方法
JPH0669402A (ja) プリント基板およびその製造方法
JP2009124176A (ja) 半導体デバイス用非モールドパッケージ
CN104349593A (zh) 具有散热垫及电性突柱的散热增益型线路板
US5239199A (en) Vertical lead-on-chip package
JP2573809B2 (ja) 電子部品内蔵のマルチチップモジュール
JP2779620B2 (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
CN101150098B (zh) 半导体器件
CN100550360C (zh) 具有底部散热的设备和系统及其制造方法
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US6351389B1 (en) Device and method for packaging an electronic device
EP0495629B1 (en) Vertical lead-on-chip package
US20070145576A1 (en) Power Semiconductor Circuit And Method Of Manufacturing A Power Semiconductor Circuit
JPH08330352A (ja) 半導体装置
US6318622B1 (en) High power hybrid modules assembly using vacuum oven for permanent electrical connections
JPS6239032A (ja) 電子素子用チツプキヤリア
CN119943774B (zh) 一种预埋器件散热基板叠层贴装结构及其制备方法