JPH0278335A - 符号誤り検出回路 - Google Patents
符号誤り検出回路Info
- Publication number
- JPH0278335A JPH0278335A JP22880888A JP22880888A JPH0278335A JP H0278335 A JPH0278335 A JP H0278335A JP 22880888 A JP22880888 A JP 22880888A JP 22880888 A JP22880888 A JP 22880888A JP H0278335 A JPH0278335 A JP H0278335A
- Authority
- JP
- Japan
- Prior art keywords
- level
- code error
- circuit
- voice signal
- audio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 11
- 230000005236 sound signal Effects 0.000 claims description 25
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ａ／Ｄ変換によりディジタル化されて伝送さ
れるディジクル音声信号の符号誤りを検出する回路に関
するものである。
れるディジクル音声信号の符号誤りを検出する回路に関
するものである。
従来、Ａ／Ｄ変換によりディジタル化されて伝送される
ディジタル音声信号の符号誤りを検出する回路として、
パリティ検査回路がある。この回路は、送信側で１ビツ
トの誤り検出用の冗長ビットをディジタル音声信号に付
加し、受信側でこの信号に対してパリティチエツクを行
うものである。
ディジタル音声信号の符号誤りを検出する回路として、
パリティ検査回路がある。この回路は、送信側で１ビツ
トの誤り検出用の冗長ビットをディジタル音声信号に付
加し、受信側でこの信号に対してパリティチエツクを行
うものである。
このようなパリティ検査回路を用いてディジタル音声信
号の符号誤りを検出する場合には、送信側に誤り検出用
冗長ビットを付加する回路を設け、受信側にはパリティ
チエツタを行う回路を設ける必要がある。そのためハー
ドウェアの規模は全体として大きなものとなる。また、
信号に冗長ビットを付加するため、伝送容量をその分大
きくする必要がある。
号の符号誤りを検出する場合には、送信側に誤り検出用
冗長ビットを付加する回路を設け、受信側にはパリティ
チエツタを行う回路を設ける必要がある。そのためハー
ドウェアの規模は全体として大きなものとなる。また、
信号に冗長ビットを付加するため、伝送容量をその分大
きくする必要がある。
本発明の目的は、このような欠点を除去し、ディジタル
音声信号の符号誤り検出を小規模のハードウェアで行え
、しかも伝送容量を大きくする必要のない符号誤り検出
回路を提供することにある。
音声信号の符号誤り検出を小規模のハードウェアで行え
、しかも伝送容量を大きくする必要のない符号誤り検出
回路を提供することにある。
本発明は、ディジタル音声信号の符号誤りを検′ 出
する回路において、 ディジタル音声信号の所定時間内の平均レベルを算出す
る平均値算出器と、 前記平均レベルと比較すべき第１のレベルと第２の１．
・ベルとを発生ずる固定レベル発生器と、前記平均値算
出器が算出しまた前記平均レベルが、前記固定レベル発
生器が発生する前記第１のレベルと第２のレベルとの間
にないとき符号誤りがあることを示す信号を出力する比
較器とを備えたことを特徴とする。
する回路において、 ディジタル音声信号の所定時間内の平均レベルを算出す
る平均値算出器と、 前記平均レベルと比較すべき第１のレベルと第２の１．
・ベルとを発生ずる固定レベル発生器と、前記平均値算
出器が算出しまた前記平均レベルが、前記固定レベル発
生器が発生する前記第１のレベルと第２のレベルとの間
にないとき符号誤りがあることを示す信号を出力する比
較器とを備えたことを特徴とする。
一般に音声信号のレベルを長時間にわたって平均すると
結果はＯｖ付近に収束するという傾向がある。本発明は
このような事実に基づき、音声信号のある時間内の平均
レベルを求め、それがＯｖから大きく離れている場合に
はディジタル音声信号に符号誤りがあると判断するもの
である。
結果はＯｖ付近に収束するという傾向がある。本発明は
このような事実に基づき、音声信号のある時間内の平均
レベルを求め、それがＯｖから大きく離れている場合に
はディジタル音声信号に符号誤りがあると判断するもの
である。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明による符号誤り検出の一実施例を示すプ
ロ・２り図である。この符号誤り検出回路は、平均値算
出器３、固定レベル発生器４、ならびに比較器５ Ｌｍ
より構成されている。そして、８ビツトのディジタル音
声信号ａを入力する端子１および音声信号ａに位相同期
したクロックｂを入力する端子２は、それぞれ平均値算
出器３の各入力に接続され、平均値算出器３の出力は比
較器５の一方の入力に接続されている。また、固定レベ
ル発生器４の出力は比較器５のもう一方の人力に接続さ
れ、比較器５の出力は端子６に接続されている。
ロ・２り図である。この符号誤り検出回路は、平均値算
出器３、固定レベル発生器４、ならびに比較器５ Ｌｍ
より構成されている。そして、８ビツトのディジタル音
声信号ａを入力する端子１および音声信号ａに位相同期
したクロックｂを入力する端子２は、それぞれ平均値算
出器３の各入力に接続され、平均値算出器３の出力は比
較器５の一方の入力に接続されている。また、固定レベ
ル発生器４の出力は比較器５のもう一方の人力に接続さ
れ、比較器５の出力は端子６に接続されている。
平均値算出器３は、第２図に示すように、加算器３１、
レジスタ３２．３３、ならびにパルス発生器３４により
構成されている。そして加算器３１の一方の入力は端子
１に、もう一方の入力はレジスタ３２の出力にそれぞれ
接続され、加算器３１の出力はレジスタ３２．３３の入
力に接続されている。レジスタ３２のクロック入力は端
子２と接続され、リセット入力はパルス発生器３４の一
方の出力と接続されている。また、パルス発生器３４の
もう一方の出力はレジスタ３３のクロック入力と接続さ
れ、パルス発生器３４の入力は端子２と接続されている
。そしてレジスタ３３の出力は比較器５の入力に接続さ
れている。
レジスタ３２．３３、ならびにパルス発生器３４により
構成されている。そして加算器３１の一方の入力は端子
１に、もう一方の入力はレジスタ３２の出力にそれぞれ
接続され、加算器３１の出力はレジスタ３２．３３の入
力に接続されている。レジスタ３２のクロック入力は端
子２と接続され、リセット入力はパルス発生器３４の一
方の出力と接続されている。また、パルス発生器３４の
もう一方の出力はレジスタ３３のクロック入力と接続さ
れ、パルス発生器３４の入力は端子２と接続されている
。そしてレジスタ３３の出力は比較器５の入力に接続さ
れている。
次に、第３図に示すタイミングチャートを用いて動作を
説明する。端子１から加算器３１に８ビツトのディジタ
ル音声信号ａが入力されると、加算器はこの音声信号ａ
とレジスタ３２の出力データとを加算し、その結果から
最下位ビットを取り除いた８ビツトの加算データｇをレ
ジスタ３２．３３に出力する。レジスタ３２はクロック
ｂが入力されるごとに加算データｇを取り込み、１クロ
ック分遅延させて出力する。また、パルス発生器３４は
、端子２から入力されるクロックｂをもとに、ｎクロッ
クごとにリセ“ット信号ｅおよび平均値取り込み信号ｆ
を発生する。レジスタ３２はこのリセット信号ｅが入力
されるとリセットされ、ゼロを加算器３１に出力する。
説明する。端子１から加算器３１に８ビツトのディジタ
ル音声信号ａが入力されると、加算器はこの音声信号ａ
とレジスタ３２の出力データとを加算し、その結果から
最下位ビットを取り除いた８ビツトの加算データｇをレ
ジスタ３２．３３に出力する。レジスタ３２はクロック
ｂが入力されるごとに加算データｇを取り込み、１クロ
ック分遅延させて出力する。また、パルス発生器３４は
、端子２から入力されるクロックｂをもとに、ｎクロッ
クごとにリセ“ット信号ｅおよび平均値取り込み信号ｆ
を発生する。レジスタ３２はこのリセット信号ｅが入力
されるとリセットされ、ゼロを加算器３１に出力する。
従って、リセット信号ｅがレジスタ３２に入力されると
、加算器３１は次のクロックｂのタイミングから新たに
クロックｂに同期して音声信号ａを次々に加算し、結果
を加算データｇとして出力する。
、加算器３１は次のクロックｂのタイミングから新たに
クロックｂに同期して音声信号ａを次々に加算し、結果
を加算データｇとして出力する。
そして、＃１〜＃ｎまでのｎ個のディジタル音声信号ａ
が加算され、加算器から加算データｍ１（ｇ）が出力さ
れたとき、取り込み信号ｆがレジスタ３３に入力される
ので、レジスタ３３は加算データｇを取り込み、平均値
Ｃとして比較器５に出力する。
が加算され、加算器から加算データｍ１（ｇ）が出力さ
れたとき、取り込み信号ｆがレジスタ３３に入力される
ので、レジスタ３３は加算データｇを取り込み、平均値
Ｃとして比較器５に出力する。
固定レベル発生器４は２種類の固定レベルｄを発生する
。これら２種類の固定レベルｄは、アナログ音声信号を
ディジタル音声信号ａに変換するＡ／Ｄ変換器のグイナ
ミソクレンジがＤであるとき、第４図に示すように、そ
れぞれＤ／２＋ＥおよびＤ／２−Ｅに設定する。ここで
Ｅは許容値を表し、また、Ｄ／２がアナログ音声信号の
Ｏｖに相当する。
。これら２種類の固定レベルｄは、アナログ音声信号を
ディジタル音声信号ａに変換するＡ／Ｄ変換器のグイナ
ミソクレンジがＤであるとき、第４図に示すように、そ
れぞれＤ／２＋ＥおよびＤ／２−Ｅに設定する。ここで
Ｅは許容値を表し、また、Ｄ／２がアナログ音声信号の
Ｏｖに相当する。
比較器５は、これら固定レベル発生器４からの２種類の
固定レベルｄと平均値算出器３からの平均値Ｃとを比較
し、平均値Ｃが第４図中、■のように２つの固定レベル
ｄの間、すなわち範囲Ｆ内にあるときは、音声信号ａに
符号誤りがないことを示す信号を出力する。一方、第４
図中、■のように平均値Ｃが範囲Ｆ外にあるときは音声
信号ａに符号誤りがあることを示す信号を出力する。
固定レベルｄと平均値算出器３からの平均値Ｃとを比較
し、平均値Ｃが第４図中、■のように２つの固定レベル
ｄの間、すなわち範囲Ｆ内にあるときは、音声信号ａに
符号誤りがないことを示す信号を出力する。一方、第４
図中、■のように平均値Ｃが範囲Ｆ外にあるときは音声
信号ａに符号誤りがあることを示す信号を出力する。
このように本発明の符号誤り検出回路では、パリティビ
ットをディジタル音声信号に付加する必要がないので、
送信側にそのための回路を設ける必要がなく、その結果
、回路規模は小さいものとなっている。また、伝送容量
を大きくする必要もない。
ットをディジタル音声信号に付加する必要がないので、
送信側にそのための回路を設ける必要がなく、その結果
、回路規模は小さいものとなっている。また、伝送容量
を大きくする必要もない。
以上説明したように本発明は、ディジタル音声信号の符
号誤りを検出する回路において、ディジタル音声信号の
所定時間内の平均レベルを算出する平均値算出器と、平
均レベルと比較すべき第１のレベルと第２のレベルとを
発生する固定レベル発生器と、平均値算出器が算出した
平均レベルが、固定レベル発生器が発生する第１のレベ
ルと第２のレベルとの間にないとき符号誤りがあること
を示す信号を出力する比較器とを備えている。
号誤りを検出する回路において、ディジタル音声信号の
所定時間内の平均レベルを算出する平均値算出器と、平
均レベルと比較すべき第１のレベルと第２のレベルとを
発生する固定レベル発生器と、平均値算出器が算出した
平均レベルが、固定レベル発生器が発生する第１のレベ
ルと第２のレベルとの間にないとき符号誤りがあること
を示す信号を出力する比較器とを備えている。
従って本発明の符号誤り検出回路では、従来のようにパ
リティチエツクを行わないので、パリティビットを音声
信号に付加する回路を送信側に設ける必要がなく、その
結果、回路規模は小さいものとなっている。また伝送容
量を大きくする必要もない。
リティチエツクを行わないので、パリティビットを音声
信号に付加する回路を送信側に設ける必要がなく、その
結果、回路規模は小さいものとなっている。また伝送容
量を大きくする必要もない。
第１図は本発明による符号誤り検出回路の一実施例を示
すブロック図、 第２図は第１図の実施例の平均値算出器を詳しく示すブ
ロック図、 第３図は第１図の実施例の動作を示すタイミングチャー
ト、 第４図は第１図の実施例の比較器５の動作を示す説明図
である。 １．２．６・・・端子 ３・・・・・・・平均値算出器 ４・・・・・・・固定レベル発生器 ５・・・・・・・比較器 ３１・・・・・・・加算器 ３２、３３・・・・・レジスタ ３４・・・・・・・パルス発生ＦＡ 代理人 弁理士 岩 佐 義 幸 第１図 第２図
すブロック図、 第２図は第１図の実施例の平均値算出器を詳しく示すブ
ロック図、 第３図は第１図の実施例の動作を示すタイミングチャー
ト、 第４図は第１図の実施例の比較器５の動作を示す説明図
である。 １．２．６・・・端子 ３・・・・・・・平均値算出器 ４・・・・・・・固定レベル発生器 ５・・・・・・・比較器 ３１・・・・・・・加算器 ３２、３３・・・・・レジスタ ３４・・・・・・・パルス発生ＦＡ 代理人 弁理士 岩 佐 義 幸 第１図 第２図
Claims (1)
- （１）ディジタル音声信号の符号誤りを検出する回路に
おいて、 ディジタル音声信号の所定時間内の平均レベルを算出す
る平均値算出器と、 前記平均レベルと比較すべき第１のレベルと第２のレベ
ルとを発生する固定レベル発生器と、前記平均値算出器
が算出した前記平均レベルが、前記固定レベル発生器が
発生する前記第１のレベルと第２のレベルとの間にない
とき符号誤りがあることを示す信号を出力する比較器と
を備えたことを特徴とする符号誤り検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22880888A JPH0278335A (ja) | 1988-09-14 | 1988-09-14 | 符号誤り検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22880888A JPH0278335A (ja) | 1988-09-14 | 1988-09-14 | 符号誤り検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0278335A true JPH0278335A (ja) | 1990-03-19 |
Family
ID=16882180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22880888A Pending JPH0278335A (ja) | 1988-09-14 | 1988-09-14 | 符号誤り検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0278335A (ja) |
-
1988
- 1988-09-14 JP JP22880888A patent/JPH0278335A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04103224A (ja) | 符号誤り検出回路 | |
| JPH0278335A (ja) | 符号誤り検出回路 | |
| JPH04215332A (ja) | データ転送エラー検出装置及びその方法 | |
| JP3361654B2 (ja) | データ伝送装置 | |
| JP3217993B2 (ja) | パリティチェック回路 | |
| JPH0738626B2 (ja) | ワード同期検出回路 | |
| JP2685180B2 (ja) | 誤り訂正装置 | |
| JP3285524B2 (ja) | ビット誤り測定装置 | |
| JP3562127B2 (ja) | パルス幅変調回路 | |
| JPH0287730A (ja) | 符号誤り検出回路 | |
| JP2823158B2 (ja) | 誤り訂正装置 | |
| KR100486213B1 (ko) | 바이트/워드단위겸용에러검출코드를채용한에러검출장치 | |
| JP2003299179A (ja) | ディジタルオーディオ装置 | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| JPS61158232A (ja) | 逐次的プリアンブル信号検出回路 | |
| JP2591164B2 (ja) | パリティ演算回路 | |
| SU785868A2 (ru) | Устройство дл коррекции контрольного разр да счетчика | |
| JP2000188591A (ja) | 受信データ誤り検出回路 | |
| JPS621325A (ja) | アナログ・デジタル変換装置 | |
| JP2001059747A (ja) | エンコーダ信号処理方法及び装置 | |
| JPH06104875A (ja) | シリアルポート | |
| JPH01160232A (ja) | 相関検出回路 | |
| JPH08102679A (ja) | Ｃｒｃエラー検出回路 | |
| JPH08327700A (ja) | Ｐｃｍコーデック及びそのテスト方法 | |
| JPH0352416A (ja) | Ｂ８ｚｓパターン検出回路 |