JPH0278963A - 電圧レベル検出回路配置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は第１及び第２電源電圧接続用の第１及び第２電
源電圧端子を具えると共に回路入力端子の種々の電圧レ
ベルを検出する検出回路を具えた回路配置に関するもの
である。

（従来の技術） このような回路配置は特願昭５９−２１２０３１号から
基本的に既知である。この種の回路は回路の入力端子の
複数の電圧レンジの各々に対応する論理状態を回路の出
力端子に発生させるのに役立つ。既知の回路では４つの
電圧レンジを検出する必要があり、この目的のために３
個の差動増幅器を具え、これら増幅器の一方の入力端子
を回路入力端子に結合すると共に他方の入力端子を電圧
レンジを定める３つの基（Ｉ東電圧にそれぞれ接続させ
ている。

（発明が解決しようとする課Ｍｉ） これらの差動増幅器が正しく動作するようにするために
は、種々の論理状態に対応する電圧レンジを制限する必
要がある。この結果として斯る回路は５■より高い電源
電圧でしか満足に動作し得ない。

不発”明の目的は低い電源電圧で動作する頭書に記載し
た種類の回路配置を提供することにある。

（課題を解決するための手段） 本発明は、この目的達成するために、第１及び第２電源
電圧接続用の第１及び第２電源電圧端子を具えると共に
回路入力端子の種々の電圧レベルを検出する検出回路を
具えた回路配置において、前記検出回路に、主電流通路
を有し該主電流通路の導通状態を制御電極と主電流通路
の一端との間に印加される制御電圧により制御し得る半
導体装置を設け、前記主電流通路の一端を回路入力端子
に結合すると共に前記制御電極を第１電源端子に接続し
、回路入力端子と第２電源端子との間の電圧差の絶対値
が第１及び第２電源端子間の電圧差の絶対値を越えると
きに前記半導体装置の導通状態が変化するようにしたこ
とを特徴とする。

この半導体装置は電源電圧により定められる電圧レンジ
の外側に位置する電圧レンジを検出する。

斯る回路で４つの電圧レンジを検出する必要がある場合
には、このことは他の３つの電圧レンジを検出するため
に２つの異なる基準電圧を有する２個の差動増幅器を必
要とするだけになることを意味する。従って、電源電圧
を低くすることができる。

本発明の実施例では、前記半導体装置を回路入力端子に
結合されたエミッタと電源端子に結合されたベースを有
するトランジスタとする。この実施例は集積回路技術で
構成するのに特に好適である。しかし、原理的には半導
体装置は電界効果トランジスタ、サイリスク、又は複数
のトランジスタを具える回路装置で構成することもでき
る。

本発明の他の実施例では、検出回路に２個の入力端子を
有する差動増幅器を設け、その一方の入力端子を回路入
力端子に結合し、他方の入力端子を基準電圧点に接続す
る。二〇差動増幅器はその出力電流が回路入力端子の電
圧と無関係になるように構成することができる。しかし
、前記トランジスタにより供給されるコレクタ電流はこ
の電圧に依存する。

（実施例） 本発明を図面を参照して実施例につき詳細に説明する。

第１図は本発明の第１の実施例を示す。この回路は電源
電圧Ｕに接続され、゛その負電源端子は大地に接続され
る。電源端子間に配置された分圧器は以下に述べる素子
を順に具えていも。

エミッタが接地されたダイオード接続ＮＰＮ　　）ラン
ジスタＱ１１　、値Ｒの抵抗Ｒ２、ダイオード接続トラ
ンジスタＱｌ！及びＱｌｌ、値Ｒの抵抗Ｐ、及びエミッ
タが正電源端子に接続されたダイオード接続トランジス
タｕ７゜。この分圧器の始端と終端のダイオード接続ト
ランジスタＱｌｌ及びＱ、の各々はｌ：１電流ミラーの
入ノ〕回路を構成し、各々の電流ミラーは既知のように
ベース−エミッタ接合がトランジスタＱｌｌ及びＱ、の
ベースーエミ・ンタ接合とそれぞれ並列に配置された同
一導電型の他のトランジスタＱ１゜及び口、を具える。

電流ミラー０．１口、の出力端子、即ちトランジスタ０
６のコレクタを２ＩＩＩｉｌのＰＮＰ　　）ランジスタ
Ｑ１及びＱ２のエミッタに接続する。トランジスタＱ１
のコレクタを大地に接続すると共にトランジスタ０□の
コレクタＣ１をもって回路の出力端子を構成する。トラ
ンジスタＱ１のベースを検出すべき電圧Ｖ　Ｌｎが供給
される回路入力端子Ｉに接続する。トランジスタロ２の
ベースを基準電圧ｖ１に接続し、この電圧は分圧器の抵
抗Ｒ１とダイオ−トロ、□の接続点から取り出す。この
基準電圧は電源電圧Ｕの半分に１つのｐｎ接合の順方向
電圧（約０．７Ｖ）を加えた値に等しい。

電流ミラー口、。、Ｑｌｌの出力端子、即ちトランジス
タＱ１゜のコレクタを２個のＮＰＮ　　）ランジスタＱ
。

及び口、のエミッタに接続する。トランジスタ０３のベ
ースを抵抗Ｒ３を経て回路入力端子１に接続すると共に
、トランジスタロ、のベースに、電源電圧Ｕの半分から
１ダイオードの順方向電圧を引いた値に等しい基準電圧
ｖ２を供給する。トランジスタロ。

のコレクタを正電源端子に接続し、トランジスタロ、の
コレクタをエミッタが正電源端子に接続されたダイオー
ド接続ＰＮＰ　　トランジスタＱ、に接続する。

トランジスタ０４．は同一導電型のトランジスタＯ０と
相まって電流ミラーを構成する。この電流ミラーの出力
端子、即ちトランジスタＯＬ＋のコレクタも回路出力端
子を＋：ｉ成する。差動増幅器しＩｎ２及びＱ４＋Ｑ４
のエミッタに供給される直流電流は、等しい入力端子を
有する電流ミラーｏ、、　Ｑ？及びｕｌ。、０．１の出
力端子から供給されるために互に等しい。

トランジスタロ、のベースを正電源端子に接続し、エミ
ッタを抵抗Ｒｖを経て回路入力端子Ｉに接続し、コレク
タＣ３をもって追加の回路出力端子を構成する。この出
力端子は出力端子Ｃ２に接続することもできる。

この回路は４つの電圧レンジを検出することができる。

電源電圧Ｕは５■であるものとする。０■〜１．５　Ｖ
の第１電圧レンジ内の電圧が存在する場合、トランジス
タ０２及び０５が力・ノドオフするため、出力端子Ｃ１
及びＣ３には何の電流も流れない。

しかし、トランジスタＱ４は電流ミラーＱＩＯ＋　０１
１により供給される全電流を流し、この電流が電流ミラ
ーＱａ、Ｑｑを経て出力端子Ｃ２に現われる。

２．１Ｖ〜２．９■の電圧レンジではトランジスタｑ、
及びＱ５は依然としてカットオフであるため、出力端子
Ｃ８及びＣ３に電流は流れない。しかし、この場合には
差動増幅器Ｑ’ｌ＋　０４の全エミッタ直流電流はトラ
ンジスタＱ、を経て流れるため、端子Ｃ２にも電流は流
れない。

入力電圧が３．５■と５■との間にある場合、差動増幅
器Ｑ：ｌ＋　Ｏｓの全電流がトランジスタロ３を経て流
れ、即ち出力端子Ｃ２は零電流に維持される。出力端子
Ｃ５も、トランジスタＱ、がカットオフのままであるた
め零電流に維持される。しかし、トランジスタＱｔはそ
のベース電位がトランジスタＱ、のベース電位より負に
なるためターンオンするので、出力端子Ｃ３に電流が流
れる。

入力端子■の電圧が約５．７■より高くなると、トラン
ジスタロ２は導通のままであり、且つトランジスタＱ４
はカットオフのままである。しかし、トランジスタＱ、
がターンオンし、即ち出力端子Ｃ１に電流が流れる。

このように、出力端子Ｃ，，Ｃ，及びＣ３の電流は入力
端子！の電圧Ｖｉｎが４つの電圧レンジのうちのどのレ
ンジ内に位置するかを示す（出力端子Ｃ２及びＣ１の電
流は必要に応じ合成してもよい）。ρｎｐトランジスタ
Ｑ５の代りに、ベースを負電源端子、即ち大地に接続す
るならばＮＰＮ　　トランジスタを用いることもできる
。しかし、この場合には正電源電圧より高い直流電圧で
はなく負電ｔＡ電圧、即ら負電圧より低い電圧を検出す
ることができる。

出力端子Ｃ１及びＣ，の出力電流と異なりトランジスタ
０５の出力電流は、入力電圧が５．７■の値を越える場
合に、入力電圧に依存（比例）する。この依存性は第１
図の回路壱第２図に示すように変更することにより除去
することができる。この変更例ではトランジスタ０．の
コレクタ電流が出力電流を直接構成しないでこの電流に
より一定出力電流を供給する回路を駆動する。この点を
除いて本例回路は第１図に示す回路と同一である。

トランジスタ０５のコレクタ電流を抵抗Ｒ１とエミッタ
が接地されたダイオード接続トランジスタＱｌｌ＋の直
列回路に供給する。抵抗Ｒ３を抵抗Ｒｖと同一の爪抗値
にすると、正電源乾１子と回路入力端子Ｉとの間の電位
差がこの直列回路間の電圧に等しくなる。この電圧を２
個のｒ’ＮＰ　　Ｉ＝ランジスタ（Ｉ１４及び０□、を
具える差動増幅器の一方の入力端子に供給する。即ち、
トランジスタし、のベースをこの直列回路に接続し、ト
ランジスタＱ’１５のベースを基（心電圧Ｖ。に接続す
る。これらトランジスタの相互接続エミッタはＰＮＩ’
　　ｌ−ランジスタＱ１６からの電流を受は取る。この
トランジスタＱＩ６はそのエミッタを正電源端子に接続
すると共にそのベースをトランジスタＱ７のベースに１
妾続してトランジスタＱｈと同一の′電流を出力する電
流ミラーの出力回路を構成する。

電圧ν。が少くともＩＶである場合、トランジスタＱＩ
Ｓは入力端子Ｉの電圧が電圧ＵとＶ。の和より約０．３
■高いときにターンオンする。このときトランジスタＱ
ＩＳのコレクタＣ３（本例でもＣ２と接続することがで
きる）には出力端子Ｃ５を流れる電流と同一の電流が流
れる。相補出力電流がトランジスタ０１４　のコレクタ
Ｃ４を経て流れる。

ダイオードＱｌ１１は、エミッタが正電源端子に接続さ
れベースがトランジスタ０７のベースに接続されトラン
ジスタＱ６のコレクタ電流と同一のコレクタ電流を流す
ＰＮＰ　　Ｉ−ランジスタα１７のコレクタ電流により
バイアスする。基準電圧ｖ０がダイオ−トロ１１両端間
のバイアス電圧より小さい場合、差動増幅器０１４９口
８．は決して切換ねらず、即ち回路は最高電圧レンジ内
の入力電圧を検出するこ七ができない。これがため、こ
の最高レンジの検出を基準電圧ｖ０の調整により不能く
することができる。

差動増幅器Ｑ１４＋　Ｑｌ５のための直流電流は必ずし
もトランジスタし、により供給する必要はない。

トランジスタＱ２をマルチコレクタトランジスタと置き
換え、その１つのコレクタによって（トランジスタロ１
．の代りに）トランジスタＱＩ４及び口、。

のための直流電流を供給するようにすれば、入力端子ｌ
の電圧が２つの低い電圧レンジ内にある限りこのマルチ
コレクタトランジスタがカットオフして出力端子Ｃ３に
も出力端子Ｃ４にも電流は流れない。断る回路の変更は
、検出回路に、入力端子の瞬時電圧の関数としての制御
信号の対応する変化を必要とする制御回路が後続される
場合に有用である。さもなければ、この場合には別個の
デコーダ回路の使用が必要になる。

図示の回路は別の集積回路の出力信号により制御される
集積回路の一部を構成することができる。

この場合、この別の集積回路の出力を４つの論理レベル
又は２つのバイナリデイジットを有するディジタル信号
に応じて制御して各論理レベルに対し４つの電圧レンジ
のルンジ内のアナログ電圧を得ることができる。本発明
の回路はこのアナログ電圧を４つの論理レベルに変換す
るため、これらレベルを２つの回路間で直接転送するこ
ともできる。しかし、このためには１つの集積回路につ
き少くとも２つの端子が必要とされるが、本発明の検出
回路を使用すればこの転送に１つの外部端子が必要とさ
れるだけとなる。

【図面の簡単な説明】

第１図は本発明回路配置の第１実施例の回路図、第２図
は本発明回路配置の第２実施例の回路図である。 （Ｉ１，Ｒ＋＋　ＱＩＺ＋　Ｑ１３＋　ｋ　Ｑｌｌ　”
’分圧器１・・・回路入力端子 Ｑｌｌ　＋ｌｚ；　Ｑｌ、　Ｑａ・・・差動増幅器Ｖ、
、　Ｖｔ・・・基準電圧 Ｑ６＋　Ｑ’ｌ；　”ＩＯ＋　Ｑｌｌ・・・電流ミラー
Ｑ５・・・トランジスタ　　　ＣＩ＋　Ｃａｌ　Ｃ３・
・・出力端子Ｑ　１４＋　０１５・・・差動増幅器　ｖ
ｏ・・・基準電圧特許出願人　　エヌ・ベー・フィリッ
プス・フルーイランペンファプリケン 代理人弁理士　　杉　　　村　　　暁　　　秀同弁゛理
士　杉　　村　　興　　作 彎−ｌ− Ｕフ

Claims (1)

1. 【特許請求の範囲】 １、第１及び第２電源電圧接続用の第１及び第２電源電
   圧端子と、回路入力端子の種々の電圧レベルを検出する
   検出回路とを具えた回路配置において、前記検出回路は
   、主電流通路を有しその導通状態を制御電極と該主電流
   通路の一端との間に印加される制御電圧により制御し得
   る半導体装置（Ｑ＿５）を具え、前記主電流通路の一端
   を回路入力端子（Ｉ）に結合すると共に前記制御電極を
   第１電源電圧端子に接続し、回路入力端子と第２電源電
   圧端子との間の電圧差の絶対値が第１及び第２電源電圧
   間の電圧差の絶対値を越えるときに前記半導体装置の導
   通状態が変化するようにしたことを特徴とする電圧レベ
   ル検出回路配置。 ２、前記半導体装置はトランジスタ（Ｑ＿５）であり、
   前記制御電極はこのトランジスタのベースであり、前記
   主電流通路の一端はこのトラジスタのエミッタであるこ
   とを特徴とする請求項１記載の回路配置。 ３、前記検出回路は２つの入力端子を有する差動増幅器
   を具え、該増幅器の一方の入力端子は回路入力端子（Ｉ
   ）に結合すると共に他方の入力端子は基準電圧点に接続
   してあることを特徴とする請求項１又は２記載の回路配
   置。 ４、前記検出回路は２つの入力端子を有する別の差動増
   幅器（Ｑ＿１＿４，Ｑ＿１＿５）を具え、該増幅器の一
   方の入力端子を前記トランジスタ（Ｑ＿５）のコレクタ
   に結合すると共に他方の入力端子を他の基準電圧点に接
   続してあることを特徴とする請求項２記載の回路配置。