JPH10133231A - 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置 - Google Patents
多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置Info
- Publication number
- JPH10133231A JPH10133231A JP8291825A JP29182596A JPH10133231A JP H10133231 A JPH10133231 A JP H10133231A JP 8291825 A JP8291825 A JP 8291825A JP 29182596 A JP29182596 A JP 29182596A JP H10133231 A JPH10133231 A JP H10133231A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thin film
- insulating layer
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート配線とソース・ドレイン配線との交差
部等の重なり部での短絡欠陥を低減できるTFTアレイ
を実現する。 【解決手段】 透光性ガラス基板1上に半導体層2,ゲ
ート絶縁層3,導電性薄膜4を形成し、導電性薄膜4を
加工してゲート電極4a,ゲート配線4c,陽極酸化用
引き出し配線14を形成する。ソース・ドレイン電極配
線10と交差等で重なる領域のゲート配線4cを陽極酸
化して陽極酸化絶縁層12を形成する。P型のソース・
ドレイン領域5を形成後、導電性薄膜4を加工してゲー
ト電極4bの形成と同時に陽極酸化用引き出し配線14
を除去する。N型のソース・ドレイン領域6を形成後、
第1の層間絶縁層7,画素電極8,第2の層間絶縁層9
を形成し、ソース・ドレイン電極配線10と保護絶縁層
11を形成し、画素電極8上を開口する。陽極酸化絶縁
層12によりゲート配線4cとソース・ドレイン電極配
線10間の短絡欠陥を低減できる。
部等の重なり部での短絡欠陥を低減できるTFTアレイ
を実現する。 【解決手段】 透光性ガラス基板1上に半導体層2,ゲ
ート絶縁層3,導電性薄膜4を形成し、導電性薄膜4を
加工してゲート電極4a,ゲート配線4c,陽極酸化用
引き出し配線14を形成する。ソース・ドレイン電極配
線10と交差等で重なる領域のゲート配線4cを陽極酸
化して陽極酸化絶縁層12を形成する。P型のソース・
ドレイン領域5を形成後、導電性薄膜4を加工してゲー
ト電極4bの形成と同時に陽極酸化用引き出し配線14
を除去する。N型のソース・ドレイン領域6を形成後、
第1の層間絶縁層7,画素電極8,第2の層間絶縁層9
を形成し、ソース・ドレイン電極配線10と保護絶縁層
11を形成し、画素電極8上を開口する。陽極酸化絶縁
層12によりゲート配線4cとソース・ドレイン電極配
線10間の短絡欠陥を低減できる。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置等に
用いられる多層配線構造およびその製造方法と、薄膜ト
ランジスタアレイおよびその製造方法と、液晶表示装置
とに関するものである。
用いられる多層配線構造およびその製造方法と、薄膜ト
ランジスタアレイおよびその製造方法と、液晶表示装置
とに関するものである。
【0002】
【従来の技術】近年、家庭用ビデオカメラのビューファ
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置のなかでも高画質
表示が可能なアクティブマトリックス型液晶表示装置が
特に注目されている。このアクティブマトリックス型液
晶表示装置には、画素電極のスイッチング素子として、
薄膜トランジスタ(Thin Film Transi
stor:以下、TFTと略記する)がよく用いられて
いる。
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置のなかでも高画質
表示が可能なアクティブマトリックス型液晶表示装置が
特に注目されている。このアクティブマトリックス型液
晶表示装置には、画素電極のスイッチング素子として、
薄膜トランジスタ(Thin Film Transi
stor:以下、TFTと略記する)がよく用いられて
いる。
【0003】このようなTFTの例が、特願平5−25
0680号に記載されている。以下に、その一例として
図4に示すTFTアレイについて説明する。図4は従来
の液晶表示装置に用いられるTFTアレイの要部断面図
である。まず、透光性ガラス基板1上に半導体層2を形
成し、その上にゲート絶縁層3を形成する。そして、ゲ
ート絶縁層3a上にゲート電極配線となる導電性薄膜を
形成し、この導電性薄膜を加工してゲート電極4aおよ
びゲート配線4cを形成した後、ゲート電極4aをマス
クとして半導体層2の一部の領域に不純物を導入してP
型のソース・ドレイン領域5を形成する。さらに、導電
性薄膜を加工してゲート電極4bを形成した後、ゲート
電極4bをマスクとして半導体層2の一部の領域に不純
物を導入してN型のソース・ドレイン領域6を形成す
る。その上に、第1の層間絶縁層7を形成した後、画素
電極8および第2の層間絶縁層9を形成する。次に、コ
ンタクトホールを開口して、チタン等でソース・ドレイ
ン電極配線10を形成し、その上に保護絶縁層11を形
成した後、画素電極8上を開口してTFTアレイが完成
する。
0680号に記載されている。以下に、その一例として
図4に示すTFTアレイについて説明する。図4は従来
の液晶表示装置に用いられるTFTアレイの要部断面図
である。まず、透光性ガラス基板1上に半導体層2を形
成し、その上にゲート絶縁層3を形成する。そして、ゲ
ート絶縁層3a上にゲート電極配線となる導電性薄膜を
形成し、この導電性薄膜を加工してゲート電極4aおよ
びゲート配線4cを形成した後、ゲート電極4aをマス
クとして半導体層2の一部の領域に不純物を導入してP
型のソース・ドレイン領域5を形成する。さらに、導電
性薄膜を加工してゲート電極4bを形成した後、ゲート
電極4bをマスクとして半導体層2の一部の領域に不純
物を導入してN型のソース・ドレイン領域6を形成す
る。その上に、第1の層間絶縁層7を形成した後、画素
電極8および第2の層間絶縁層9を形成する。次に、コ
ンタクトホールを開口して、チタン等でソース・ドレイ
ン電極配線10を形成し、その上に保護絶縁層11を形
成した後、画素電極8上を開口してTFTアレイが完成
する。
【0004】また、TFTアレイ基板上にP型とN型の
TFTを作製し、画素TFTおよびその駆動用回路を形
成した例が、1994年インターナショナル・ディスプ
レイ・リサーチ・コンファレンスの414〜417頁お
よび418〜421頁(1994 Internati
onal Display Research Con
ference:P418〜421)などに記載されて
いる。
TFTを作製し、画素TFTおよびその駆動用回路を形
成した例が、1994年インターナショナル・ディスプ
レイ・リサーチ・コンファレンスの414〜417頁お
よび418〜421頁(1994 Internati
onal Display Research Con
ference:P418〜421)などに記載されて
いる。
【0005】
【発明が解決しようとする課題】従来の液晶表示装置用
TFTアレイでは、画面部の画素TFTを駆動するため
にゲート配線とソース配線とが縦横に格子状に配置され
ており、両配線の交差部等の重なり部における短絡不良
などが発生することが多かった。また、TFTアレイ基
板上に画素TFT駆動用の回路を形成することがある
が、この回路部でも多層配線が多用されており同様の問
題を有している。これを低減するためには、配線間の層
間絶縁膜を充分厚く形成するなどの必要があった。しか
し、この場合には、層間絶縁膜のコンタクトホール形成
工程が複雑化したり、ソース・ドレイン電極の膜厚増加
等による工程時間増大など、後工程の負担が増大するな
どの欠点があった。したがって、このような上下配線の
交差部等の重なり部における短絡を容易に低減する方法
が望まれていた。また、このような問題は、半導体装置
等の多層配線構造においても見られるものである。
TFTアレイでは、画面部の画素TFTを駆動するため
にゲート配線とソース配線とが縦横に格子状に配置され
ており、両配線の交差部等の重なり部における短絡不良
などが発生することが多かった。また、TFTアレイ基
板上に画素TFT駆動用の回路を形成することがある
が、この回路部でも多層配線が多用されており同様の問
題を有している。これを低減するためには、配線間の層
間絶縁膜を充分厚く形成するなどの必要があった。しか
し、この場合には、層間絶縁膜のコンタクトホール形成
工程が複雑化したり、ソース・ドレイン電極の膜厚増加
等による工程時間増大など、後工程の負担が増大するな
どの欠点があった。したがって、このような上下配線の
交差部等の重なり部における短絡を容易に低減する方法
が望まれていた。また、このような問題は、半導体装置
等の多層配線構造においても見られるものである。
【0006】この発明の目的は、多層配線の交差部等の
重なり部での短絡欠陥を低減することのできる多層配線
構造およびその製造方法を提供することである。また、
この発明の他の目的は、ゲート配線とソース・ドレイン
配線との交差部等の重なり部での短絡欠陥を低減するこ
とのできるTFTアレイおよびその製造方法を提供する
ことである。
重なり部での短絡欠陥を低減することのできる多層配線
構造およびその製造方法を提供することである。また、
この発明の他の目的は、ゲート配線とソース・ドレイン
配線との交差部等の重なり部での短絡欠陥を低減するこ
とのできるTFTアレイおよびその製造方法を提供する
ことである。
【0007】さらに、この発明の他の目的は、TFTア
レイ基板におけるゲート配線とソース配線との交差部等
の重なり部での短絡欠陥を低減することのできる液晶表
示装置を提供することである。
レイ基板におけるゲート配線とソース配線との交差部等
の重なり部での短絡欠陥を低減することのできる液晶表
示装置を提供することである。
【0008】
【課題を解決するための手段】請求項1記載の多層配線
構造は、基板上に少なくとも一部で重なる下層配線と上
層配線とを有した多層配線構造であって、下層配線の少
なくとも上層配線との重なり部に陽極酸化絶縁層を形成
したことを特徴とする。この構成によれば、下層配線の
少なくとも上層配線との重なり部に陽極酸化絶縁層を形
成することにより、陽極酸化絶縁層はピンホールが少な
く、かつ絶縁耐圧が高く、かつ被覆性が良い良質な絶縁
膜であるため、下層配線と上層配線との交差部等の重な
り部での短絡欠陥を低減することができる。
構造は、基板上に少なくとも一部で重なる下層配線と上
層配線とを有した多層配線構造であって、下層配線の少
なくとも上層配線との重なり部に陽極酸化絶縁層を形成
したことを特徴とする。この構成によれば、下層配線の
少なくとも上層配線との重なり部に陽極酸化絶縁層を形
成することにより、陽極酸化絶縁層はピンホールが少な
く、かつ絶縁耐圧が高く、かつ被覆性が良い良質な絶縁
膜であるため、下層配線と上層配線との交差部等の重な
り部での短絡欠陥を低減することができる。
【0009】請求項2記載の多層配線構造は、請求項1
記載の多層配線構造において、陽極酸化絶縁層を形成し
た下層配線と上層配線との間に層間絶縁層を形成してい
る。この構成によれば、下層配線に良質な絶縁膜である
陽極酸化絶縁層を形成しているため、層間絶縁層の膜厚
を厚くしなくても下層配線と上層配線との交差部等の重
なり部での短絡欠陥を低減することができる。
記載の多層配線構造において、陽極酸化絶縁層を形成し
た下層配線と上層配線との間に層間絶縁層を形成してい
る。この構成によれば、下層配線に良質な絶縁膜である
陽極酸化絶縁層を形成しているため、層間絶縁層の膜厚
を厚くしなくても下層配線と上層配線との交差部等の重
なり部での短絡欠陥を低減することができる。
【0010】請求項3記載の多層配線構造は、請求項1
または2記載の多層配線構造において、下層配線は、ア
ルミニウム,タンタルまたはケイ素を主成分とする材料
からなる。このように、下層配線に、アルミニウム,タ
ンタルまたはケイ素を主成分とする材料を用いることに
より、陽極酸化が容易に可能となり、より良質な絶縁層
を形成することができる。
または2記載の多層配線構造において、下層配線は、ア
ルミニウム,タンタルまたはケイ素を主成分とする材料
からなる。このように、下層配線に、アルミニウム,タ
ンタルまたはケイ素を主成分とする材料を用いることに
より、陽極酸化が容易に可能となり、より良質な絶縁層
を形成することができる。
【0011】請求項4記載の多層配線構造の製造方法
は、基板上に少なくとも一部で重なる下層配線と上層配
線とを形成する多層配線構造の製造方法であって、基板
上に陽極酸化可能な下層配線を形成する第1の工程と、
下層配線の少なくとも上層配線と重なる部分を陽極酸化
して陽極酸化絶縁層を形成する第2の工程と、陽極酸化
絶縁層を形成した部位にて下層配線と重なり部を有する
上層配線を形成する第3の工程とを含むことを特徴とす
る。
は、基板上に少なくとも一部で重なる下層配線と上層配
線とを形成する多層配線構造の製造方法であって、基板
上に陽極酸化可能な下層配線を形成する第1の工程と、
下層配線の少なくとも上層配線と重なる部分を陽極酸化
して陽極酸化絶縁層を形成する第2の工程と、陽極酸化
絶縁層を形成した部位にて下層配線と重なり部を有する
上層配線を形成する第3の工程とを含むことを特徴とす
る。
【0012】この製造方法によれば、下層配線の少なく
とも上層配線と重なる部分を陽極酸化して陽極酸化絶縁
層を形成することにより、陽極酸化絶縁層はピンホール
が少なく、かつ絶縁耐圧が高く、かつ被覆性が良い良質
な絶縁膜であるため、下層配線と上層配線との交差部等
の重なり部での短絡欠陥を低減することができる。請求
項5記載の多層配線構造の製造方法は、請求項4記載の
多層配線構造の製造方法において、第2の工程の後で第
3の工程の前に、層間絶縁層を形成する工程を有するこ
とを特徴とする。
とも上層配線と重なる部分を陽極酸化して陽極酸化絶縁
層を形成することにより、陽極酸化絶縁層はピンホール
が少なく、かつ絶縁耐圧が高く、かつ被覆性が良い良質
な絶縁膜であるため、下層配線と上層配線との交差部等
の重なり部での短絡欠陥を低減することができる。請求
項5記載の多層配線構造の製造方法は、請求項4記載の
多層配線構造の製造方法において、第2の工程の後で第
3の工程の前に、層間絶縁層を形成する工程を有するこ
とを特徴とする。
【0013】この製造方法によれば、下層配線に良質な
絶縁膜である陽極酸化絶縁層を形成しているため、下層
配線と上層配線との間に形成する層間絶縁層の膜厚を厚
くしなくても下層配線と上層配線との交差部等の重なり
部での短絡欠陥を低減することができる。請求項6記載
の多層配線構造の製造方法は、請求項4または5記載の
多層配線構造の製造方法において、下層配線は、アルミ
ニウム,タンタルまたはケイ素を主成分とする材料で形
成することを特徴とする。
絶縁膜である陽極酸化絶縁層を形成しているため、下層
配線と上層配線との間に形成する層間絶縁層の膜厚を厚
くしなくても下層配線と上層配線との交差部等の重なり
部での短絡欠陥を低減することができる。請求項6記載
の多層配線構造の製造方法は、請求項4または5記載の
多層配線構造の製造方法において、下層配線は、アルミ
ニウム,タンタルまたはケイ素を主成分とする材料で形
成することを特徴とする。
【0014】このように、下層配線を、アルミニウム,
タンタルまたはケイ素を主成分とする材料で形成するこ
とにより、陽極酸化が容易に可能となり、より良質な絶
縁層を形成することができる。請求項7記載の薄膜トラ
ンジスタアレイは、複数の薄膜トランジスタのゲート配
線およびソース・ドレイン配線が少なくとも一部で重な
り、かつゲート配線およびソース・ドレイン配線の重な
り部ではゲート配線がソース・ドレイン配線の下層に位
置した薄膜トランジスタアレイであって、ゲート配線の
少なくともソース・ドレイン配線との重なり部に陽極酸
化絶縁層を形成したことを特徴とする。
タンタルまたはケイ素を主成分とする材料で形成するこ
とにより、陽極酸化が容易に可能となり、より良質な絶
縁層を形成することができる。請求項7記載の薄膜トラ
ンジスタアレイは、複数の薄膜トランジスタのゲート配
線およびソース・ドレイン配線が少なくとも一部で重な
り、かつゲート配線およびソース・ドレイン配線の重な
り部ではゲート配線がソース・ドレイン配線の下層に位
置した薄膜トランジスタアレイであって、ゲート配線の
少なくともソース・ドレイン配線との重なり部に陽極酸
化絶縁層を形成したことを特徴とする。
【0015】この構成によれば、ゲート配線の少なくと
もソース・ドレイン配線との重なり部に陽極酸化絶縁層
を形成したことにより、陽極酸化絶縁層はピンホールが
少なく、かつ絶縁耐圧が高く、かつ被覆性が良い良質な
絶縁膜であるため、ゲート配線とソース・ドレイン配線
との交差部等の重なり部での短絡欠陥を低減することが
できる。
もソース・ドレイン配線との重なり部に陽極酸化絶縁層
を形成したことにより、陽極酸化絶縁層はピンホールが
少なく、かつ絶縁耐圧が高く、かつ被覆性が良い良質な
絶縁膜であるため、ゲート配線とソース・ドレイン配線
との交差部等の重なり部での短絡欠陥を低減することが
できる。
【0016】請求項8記載の薄膜トランジスタアレイ
は、請求項7記載の薄膜トランジスタアレイにおいて、
陽極酸化絶縁層を形成したゲート配線とソース・ドレイ
ン配線との間に層間絶縁層を形成している。この構成に
よれば、ゲート配線に良質な絶縁膜である陽極酸化絶縁
層を形成しているため、層間絶縁層の膜厚を厚くしなく
てもゲート配線とソース・ドレイン配線との交差部等の
重なり部での短絡欠陥を低減することができる。
は、請求項7記載の薄膜トランジスタアレイにおいて、
陽極酸化絶縁層を形成したゲート配線とソース・ドレイ
ン配線との間に層間絶縁層を形成している。この構成に
よれば、ゲート配線に良質な絶縁膜である陽極酸化絶縁
層を形成しているため、層間絶縁層の膜厚を厚くしなく
てもゲート配線とソース・ドレイン配線との交差部等の
重なり部での短絡欠陥を低減することができる。
【0017】請求項9記載の薄膜トランジスタアレイ
は、請求項7または8記載の薄膜トランジスタアレイに
おいて、ゲート配線は、アルミニウムまたはタンタルを
主成分とする材料からなる。このように、陽極酸化絶縁
層を形成するゲート配線に、アルミニウムまたはタンタ
ルを主成分とする材料を用いることにより、陽極酸化が
容易に可能となり、より良質な絶縁層を形成することが
できる。
は、請求項7または8記載の薄膜トランジスタアレイに
おいて、ゲート配線は、アルミニウムまたはタンタルを
主成分とする材料からなる。このように、陽極酸化絶縁
層を形成するゲート配線に、アルミニウムまたはタンタ
ルを主成分とする材料を用いることにより、陽極酸化が
容易に可能となり、より良質な絶縁層を形成することが
できる。
【0018】請求項10記載の薄膜トランジスタアレイ
の製造方法は、表面が絶縁性の基板上に一導電型チャネ
ルおよび他導電型チャネルの薄膜トランジスタの半導体
層を形成する第1の工程と、半導体層上にゲート絶縁層
を形成する第2の工程と、ゲート絶縁層を形成した基板
上に陽極酸化可能な導電性薄膜を形成する第3の工程
と、導電性薄膜の一部を所定の形状に加工してゲート配
線および一導電型チャネルの薄膜トランジスタのゲート
電極を形成する第4の工程と、ゲート配線の所定の領域
を陽極酸化して陽極酸化絶縁層を形成する第5の工程
と、一導電型チャネルの薄膜トランジスタのゲート電極
をマスクとして一導電型チャネルの薄膜トランジスタの
半導体層に不純物を導入して一導電型のソース・ドレイ
ン領域を形成する第6の工程と、導電性薄膜の残りの部
分を所定の形状に加工して他導電型チャネルの薄膜トラ
ンジスタのゲート電極を形成する第7の工程と、他導電
型チャネルの薄膜トランジスタのゲート電極をマスクと
して他導電型チャネルの薄膜トランジスタの半導体層に
不純物を導入して他導電型のソース・ドレイン領域を形
成する第8の工程と、陽極酸化絶縁層上でゲート配線と
重なり部を有しかつ一導電型および他導電型のソース・
ドレイン領域に電気的に接続するソース・ドレイン電極
配線を形成する第9の工程とを含んでいる。
の製造方法は、表面が絶縁性の基板上に一導電型チャネ
ルおよび他導電型チャネルの薄膜トランジスタの半導体
層を形成する第1の工程と、半導体層上にゲート絶縁層
を形成する第2の工程と、ゲート絶縁層を形成した基板
上に陽極酸化可能な導電性薄膜を形成する第3の工程
と、導電性薄膜の一部を所定の形状に加工してゲート配
線および一導電型チャネルの薄膜トランジスタのゲート
電極を形成する第4の工程と、ゲート配線の所定の領域
を陽極酸化して陽極酸化絶縁層を形成する第5の工程
と、一導電型チャネルの薄膜トランジスタのゲート電極
をマスクとして一導電型チャネルの薄膜トランジスタの
半導体層に不純物を導入して一導電型のソース・ドレイ
ン領域を形成する第6の工程と、導電性薄膜の残りの部
分を所定の形状に加工して他導電型チャネルの薄膜トラ
ンジスタのゲート電極を形成する第7の工程と、他導電
型チャネルの薄膜トランジスタのゲート電極をマスクと
して他導電型チャネルの薄膜トランジスタの半導体層に
不純物を導入して他導電型のソース・ドレイン領域を形
成する第8の工程と、陽極酸化絶縁層上でゲート配線と
重なり部を有しかつ一導電型および他導電型のソース・
ドレイン領域に電気的に接続するソース・ドレイン電極
配線を形成する第9の工程とを含んでいる。
【0019】この製造方法によれば、一導電型チャネル
および他導電型チャネルの薄膜トランジスタを有する薄
膜トランジスタアレイの製造方法であり、ソース・ドレ
イン電極配線と下層のゲート配線との重なり部に陽極酸
化絶縁層を形成することにより、ゲート配線とソース・
ドレイン電極配線との交差部等の重なり部での短絡欠陥
を低減することができる。
および他導電型チャネルの薄膜トランジスタを有する薄
膜トランジスタアレイの製造方法であり、ソース・ドレ
イン電極配線と下層のゲート配線との重なり部に陽極酸
化絶縁層を形成することにより、ゲート配線とソース・
ドレイン電極配線との交差部等の重なり部での短絡欠陥
を低減することができる。
【0020】請求項11記載の薄膜トランジスタアレイ
の製造方法は、請求項10記載の薄膜トランジスタアレ
イの製造方法において、第5の工程を第6の工程の後に
実施することを特徴とする。このように、ゲート配線に
陽極酸化絶縁層を形成する第5の工程と、一導電型のソ
ース・ドレイン領域を形成する第6の工程とは、どちら
を先に行ってもよい。
の製造方法は、請求項10記載の薄膜トランジスタアレ
イの製造方法において、第5の工程を第6の工程の後に
実施することを特徴とする。このように、ゲート配線に
陽極酸化絶縁層を形成する第5の工程と、一導電型のソ
ース・ドレイン領域を形成する第6の工程とは、どちら
を先に行ってもよい。
【0021】請求項12記載の薄膜トランジスタアレイ
の製造方法は、請求項10または11記載の薄膜トラン
ジスタアレイの製造方法において、第8の工程の後で第
9の工程の前に、層間絶縁層を形成する工程を有するこ
とを特徴とする。この製造方法によれば、ゲート配線と
ソース・ドレイン電極配線との間に層間絶縁層を形成
し、ゲート配線に良質な絶縁膜である陽極酸化絶縁層を
形成しているため、層間絶縁層の膜厚を厚くしなくても
ゲート配線とソース・ドレイン電極配線との交差部等の
重なり部での短絡欠陥を低減することができる。
の製造方法は、請求項10または11記載の薄膜トラン
ジスタアレイの製造方法において、第8の工程の後で第
9の工程の前に、層間絶縁層を形成する工程を有するこ
とを特徴とする。この製造方法によれば、ゲート配線と
ソース・ドレイン電極配線との間に層間絶縁層を形成
し、ゲート配線に良質な絶縁膜である陽極酸化絶縁層を
形成しているため、層間絶縁層の膜厚を厚くしなくても
ゲート配線とソース・ドレイン電極配線との交差部等の
重なり部での短絡欠陥を低減することができる。
【0022】請求項13記載の薄膜トランジスタアレイ
の製造方法は、請求項10,11または12記載の薄膜
トランジスタアレイの製造方法において、第4の工程
で、導電性薄膜を加工することにより陽極酸化時の電圧
印加用配線の形成を同時に行うことを特徴とする。この
ように、陽極酸化時の電圧印加用配線を、ゲート配線お
よびゲート電極を形成する導電性薄膜で形成し、かつゲ
ート配線および一導電型チャネルの薄膜トランジスタの
ゲート電極と同時に形成することにより、陽極酸化時の
電圧印加用配線を形成するための工程を新たに設けなく
てすむ。
の製造方法は、請求項10,11または12記載の薄膜
トランジスタアレイの製造方法において、第4の工程
で、導電性薄膜を加工することにより陽極酸化時の電圧
印加用配線の形成を同時に行うことを特徴とする。この
ように、陽極酸化時の電圧印加用配線を、ゲート配線お
よびゲート電極を形成する導電性薄膜で形成し、かつゲ
ート配線および一導電型チャネルの薄膜トランジスタの
ゲート電極と同時に形成することにより、陽極酸化時の
電圧印加用配線を形成するための工程を新たに設けなく
てすむ。
【0023】請求項14記載の薄膜トランジスタアレイ
の製造方法は、請求項13記載の薄膜トランジスタアレ
イの製造方法において、第7の工程で、導電性薄膜を加
工することにより陽極酸化時の電圧印加用配線の除去を
同時に行うことを特徴とする。このように、他導電型チ
ャネルの薄膜トランジスタのゲート電極の形成と同時に
陽極酸化時の電圧印加用配線の除去を行うことにより、
陽極酸化時の電圧印加用配線を除去するための工程を新
たに設けなくてすむ。
の製造方法は、請求項13記載の薄膜トランジスタアレ
イの製造方法において、第7の工程で、導電性薄膜を加
工することにより陽極酸化時の電圧印加用配線の除去を
同時に行うことを特徴とする。このように、他導電型チ
ャネルの薄膜トランジスタのゲート電極の形成と同時に
陽極酸化時の電圧印加用配線の除去を行うことにより、
陽極酸化時の電圧印加用配線を除去するための工程を新
たに設けなくてすむ。
【0024】請求項15記載の薄膜トランジスタアレイ
の製造方法は、請求項10,11,12,13または1
4記載の薄膜トランジスタアレイの製造方法において、
導電性薄膜は、アルミニウムまたはタンタルを主成分と
する材料で形成することを特徴とする。このように、陽
極酸化絶縁層を形成するゲート配線となる導電性薄膜
に、アルミニウムまたはタンタルを主成分とする材料を
用いることにより、陽極酸化が容易に可能となり、より
良質な絶縁層を形成することができる。
の製造方法は、請求項10,11,12,13または1
4記載の薄膜トランジスタアレイの製造方法において、
導電性薄膜は、アルミニウムまたはタンタルを主成分と
する材料で形成することを特徴とする。このように、陽
極酸化絶縁層を形成するゲート配線となる導電性薄膜
に、アルミニウムまたはタンタルを主成分とする材料を
用いることにより、陽極酸化が容易に可能となり、より
良質な絶縁層を形成することができる。
【0025】請求項16記載の液晶表示装置は、マトリ
クス状に配置した各画素電極に薄膜トランジスタのドレ
イン電極を接続し、薄膜トランジスタのゲート配線およ
びソース配線を画素電極の間に格子状に配置し、かつゲ
ート配線およびソース配線の重なり部ではゲート配線が
ソース配線の下層に位置した薄膜トランジスタアレイ基
板と、画素電極と対向配置する透明電極を設けた対向基
板との間に、液晶を挟持した液晶表示装置であって、薄
膜トランジスタアレイ基板のゲート配線の少なくともソ
ース配線との重なり部に陽極酸化絶縁層を形成したこと
を特徴とする。
クス状に配置した各画素電極に薄膜トランジスタのドレ
イン電極を接続し、薄膜トランジスタのゲート配線およ
びソース配線を画素電極の間に格子状に配置し、かつゲ
ート配線およびソース配線の重なり部ではゲート配線が
ソース配線の下層に位置した薄膜トランジスタアレイ基
板と、画素電極と対向配置する透明電極を設けた対向基
板との間に、液晶を挟持した液晶表示装置であって、薄
膜トランジスタアレイ基板のゲート配線の少なくともソ
ース配線との重なり部に陽極酸化絶縁層を形成したこと
を特徴とする。
【0026】この構成によれば、薄膜トランジスタアレ
イ基板のゲート配線の少なくともソース配線との重なり
部に陽極酸化絶縁層を形成したことにより、陽極酸化絶
縁層はピンホールが少なく、かつ絶縁耐圧が高く、かつ
被覆性が良い良質な絶縁膜であるため、ゲート配線とソ
ース配線との交差部等の重なり部での短絡欠陥を低減す
ることができる。
イ基板のゲート配線の少なくともソース配線との重なり
部に陽極酸化絶縁層を形成したことにより、陽極酸化絶
縁層はピンホールが少なく、かつ絶縁耐圧が高く、かつ
被覆性が良い良質な絶縁膜であるため、ゲート配線とソ
ース配線との交差部等の重なり部での短絡欠陥を低減す
ることができる。
【0027】請求項17記載の液晶表示装置は、請求項
16記載の液晶表示装置において、薄膜トランジスタア
レイ基板の陽極酸化絶縁層を形成したゲート配線とソー
ス配線との間に層間絶縁層を形成している。この構成に
よれば、ゲート配線に良質な絶縁膜である陽極酸化絶縁
層を形成しているため、層間絶縁層の膜厚を厚くしなく
てもゲート配線とソース配線との交差部等の重なり部で
の短絡欠陥を低減することができる。
16記載の液晶表示装置において、薄膜トランジスタア
レイ基板の陽極酸化絶縁層を形成したゲート配線とソー
ス配線との間に層間絶縁層を形成している。この構成に
よれば、ゲート配線に良質な絶縁膜である陽極酸化絶縁
層を形成しているため、層間絶縁層の膜厚を厚くしなく
てもゲート配線とソース配線との交差部等の重なり部で
の短絡欠陥を低減することができる。
【0028】請求項18記載の液晶表示装置は、請求項
16または17記載の液晶表示装置において、薄膜トラ
ンジスタアレイ基板のゲート配線は、アルミニウムまた
はタンタルを主成分とする材料からなる。このように、
陽極酸化絶縁層を形成するゲート配線に、アルミニウム
またはタンタルを主成分とする材料を用いることによ
り、陽極酸化が容易に可能となり、より良質な絶縁層を
形成することができる。
16または17記載の液晶表示装置において、薄膜トラ
ンジスタアレイ基板のゲート配線は、アルミニウムまた
はタンタルを主成分とする材料からなる。このように、
陽極酸化絶縁層を形成するゲート配線に、アルミニウム
またはタンタルを主成分とする材料を用いることによ
り、陽極酸化が容易に可能となり、より良質な絶縁層を
形成することができる。
【0029】
【発明の実施の形態】以下、この発明の実施の形態につ
いて述べる。 〔第1の実施の形態〕図1はこの発明の第1の実施の形
態のTFTアレイの製造方法を示す工程断面図であり、
ここではコプレナー型TFTアレイの製造工程の一例を
示す。
いて述べる。 〔第1の実施の形態〕図1はこの発明の第1の実施の形
態のTFTアレイの製造方法を示す工程断面図であり、
ここではコプレナー型TFTアレイの製造工程の一例を
示す。
【0030】まず、透光性ガラス基板1上に、半導体層
2の前駆体として、プラズマCVD法により膜厚50n
mの非晶質シリコンを成膜し、フォトリソグラフィーお
よびエッチングを用いて島状に加工する。次に、例えば
1mTorr程度の真空中において400℃,3時間の
熱処理を行い、非晶質シリコン中の水素原子含有率を低
減させる。これは、次に行うレーザー光照射の際に多量
の水素が急激に膜中から放出してアブレーションを起こ
して、膜の表面状態等が悪化するのを防ぐためである。
次に、例えば波長308nmのXeClレーザを100
〜500mJ/cm2 のエネルギー密度で照射し、結晶
化させて半導体層2として多結晶シリコンを形成する
(図1(a))。
2の前駆体として、プラズマCVD法により膜厚50n
mの非晶質シリコンを成膜し、フォトリソグラフィーお
よびエッチングを用いて島状に加工する。次に、例えば
1mTorr程度の真空中において400℃,3時間の
熱処理を行い、非晶質シリコン中の水素原子含有率を低
減させる。これは、次に行うレーザー光照射の際に多量
の水素が急激に膜中から放出してアブレーションを起こ
して、膜の表面状態等が悪化するのを防ぐためである。
次に、例えば波長308nmのXeClレーザを100
〜500mJ/cm2 のエネルギー密度で照射し、結晶
化させて半導体層2として多結晶シリコンを形成する
(図1(a))。
【0031】その後、ゲート絶縁層3として常圧CVD
法により膜厚100nmの二酸化シリコンを形成する。
このゲート絶縁層3の上に、陽極酸化可能な導電性薄膜
4として、例えば膜厚350nmのアルミニウムをスパ
ッタ法により成膜する(図1(b))。その後、フォト
リソグラフィーおよびエッチングを用いて導電性薄膜4
を、図1(c)に示すような形状に加工する。この加工
により、P型(一導電型)チャネルのTFTのゲート電
極4a,ゲート配線4cおよび陽極酸化用引き出し配線
14を形成する。このとき、N型(他導電型)チャネル
のTFT領域は導電性薄膜4で被覆されている。
法により膜厚100nmの二酸化シリコンを形成する。
このゲート絶縁層3の上に、陽極酸化可能な導電性薄膜
4として、例えば膜厚350nmのアルミニウムをスパ
ッタ法により成膜する(図1(b))。その後、フォト
リソグラフィーおよびエッチングを用いて導電性薄膜4
を、図1(c)に示すような形状に加工する。この加工
により、P型(一導電型)チャネルのTFTのゲート電
極4a,ゲート配線4cおよび陽極酸化用引き出し配線
14を形成する。このとき、N型(他導電型)チャネル
のTFT領域は導電性薄膜4で被覆されている。
【0032】その後、図1(d)に示すように、陽極酸
化する領域を開口した陽極酸化用マスク13を例えば絶
縁性フォトレジストなどを用いて形成する。そして、マ
スクを開口した部位の陽極酸化を行う。例えば、エチレ
ングリコールと硝石酸をpHが中性になるように混合し
た化成液にアレイ基板と白金電極を浸漬して、陽極酸化
用引き出し配線14を用いてアレイ基板に140Vの電
圧を印加し、ゲート配線4cを陽極酸化して約200n
mの酸化アルミニウムである陽極酸化絶縁層12を形成
する。この陽極酸化絶縁層12は、ゲート配線4cとソ
ース・ドレイン電極配線10との交差部等の重なる領域
に形成する(図1(h)参照)。
化する領域を開口した陽極酸化用マスク13を例えば絶
縁性フォトレジストなどを用いて形成する。そして、マ
スクを開口した部位の陽極酸化を行う。例えば、エチレ
ングリコールと硝石酸をpHが中性になるように混合し
た化成液にアレイ基板と白金電極を浸漬して、陽極酸化
用引き出し配線14を用いてアレイ基板に140Vの電
圧を印加し、ゲート配線4cを陽極酸化して約200n
mの酸化アルミニウムである陽極酸化絶縁層12を形成
する。この陽極酸化絶縁層12は、ゲート配線4cとソ
ース・ドレイン電極配線10との交差部等の重なる領域
に形成する(図1(h)参照)。
【0033】その後、陽極酸化用マスク13を除去した
後、第1のドーピング工程として、ゲート電極4aおよ
び導電性薄膜4をマスクとして、所定の半導体層2に例
えばイオン・シャワー・ドーピング法によりホウ素およ
び水素をドーピングして、P型のソース・ドレイン領域
5を形成する(図1(e))。ここで言うイオン・シャ
ワー・ドーピング法とは、注入すべき元素を含むイオン
種を質量分離せずに加速して注入する方法であり、この
方法により形成したソース・ドレイン領域は400℃程
度の低温でも活性化することが知られている。
後、第1のドーピング工程として、ゲート電極4aおよ
び導電性薄膜4をマスクとして、所定の半導体層2に例
えばイオン・シャワー・ドーピング法によりホウ素およ
び水素をドーピングして、P型のソース・ドレイン領域
5を形成する(図1(e))。ここで言うイオン・シャ
ワー・ドーピング法とは、注入すべき元素を含むイオン
種を質量分離せずに加速して注入する方法であり、この
方法により形成したソース・ドレイン領域は400℃程
度の低温でも活性化することが知られている。
【0034】次に、導電性薄膜4をフォトリソグラフィ
ーおよびエッチングを用いて図1(f)に示すような形
状に加工する。この加工により、N型チャネルのTFT
のゲート電極4bを形成すると同時に陽極酸化用引き出
し配線14を除去している。次に、ゲート電極4bをマ
スクとして、所定の半導体層2にイオン・シャワー・ド
ーピング法により燐および水素をドーピングしてN型の
ソース・ドレイン領域6を形成する。但し、先の工程で
形成したP型のソース・ドレイン領域5は、第1のドー
ピング工程のホウ素を第2のドーピング工程の燐のドー
ズ量よりも多くするなどして、N型にならないようする
必要がある。
ーおよびエッチングを用いて図1(f)に示すような形
状に加工する。この加工により、N型チャネルのTFT
のゲート電極4bを形成すると同時に陽極酸化用引き出
し配線14を除去している。次に、ゲート電極4bをマ
スクとして、所定の半導体層2にイオン・シャワー・ド
ーピング法により燐および水素をドーピングしてN型の
ソース・ドレイン領域6を形成する。但し、先の工程で
形成したP型のソース・ドレイン領域5は、第1のドー
ピング工程のホウ素を第2のドーピング工程の燐のドー
ズ量よりも多くするなどして、N型にならないようする
必要がある。
【0035】そして、第1の層間絶縁層7として例えば
常圧CVD法により膜厚300nmの二酸化シリコンを
形成した後、画素電極8としてスパッタ法によりITO
薄膜を100nm堆積しフォトリソグラフィーおよびエ
ッチングによって所定の形状に加工する。さらに、第2
の層間絶縁層9として例えば常圧CVD法により膜厚2
00nmの二酸化シリコンを形成する(図1(g))。
常圧CVD法により膜厚300nmの二酸化シリコンを
形成した後、画素電極8としてスパッタ法によりITO
薄膜を100nm堆積しフォトリソグラフィーおよびエ
ッチングによって所定の形状に加工する。さらに、第2
の層間絶縁層9として例えば常圧CVD法により膜厚2
00nmの二酸化シリコンを形成する(図1(g))。
【0036】その後、フォトリソグラフィーおよびエッ
チングによってコンタクトホールを形成し、ソース・ド
レイン電極配線10として例えば膜厚700nmのチタ
ンをスパッタ法により成膜して所定形状に加工する。次
に、保護絶縁層11としてプラズマCVD法により窒化
シリコン膜を700nm堆積し、画素電極8および外部
との配線接続部(図示せず)を開口して、TFTアレイ
が完成する(図1(h))。
チングによってコンタクトホールを形成し、ソース・ド
レイン電極配線10として例えば膜厚700nmのチタ
ンをスパッタ法により成膜して所定形状に加工する。次
に、保護絶縁層11としてプラズマCVD法により窒化
シリコン膜を700nm堆積し、画素電極8および外部
との配線接続部(図示せず)を開口して、TFTアレイ
が完成する(図1(h))。
【0037】なお、上記製造方法において、図1(d)
の工程と、図1(e)の工程とを逆に行ってもよい。す
なわち、図1(c)のゲート電極4a,ゲート配線4c
および陽極酸化用引き出し配線14を形成した後、所定
の半導体層2にP型のソース・ドレイン領域5を形成
し、その後、陽極酸化用マスク13を形成してゲート配
線4cの陽極酸化を行い、陽極酸化絶縁層12を形成す
る。その後、陽極酸化用マスク13を除去し、図1
(f)のゲート電極4bの形成および陽極酸化用引き出
し配線14の除去を行い、N型のソース・ドレイン領域
6を形成するようにしてもよい。
の工程と、図1(e)の工程とを逆に行ってもよい。す
なわち、図1(c)のゲート電極4a,ゲート配線4c
および陽極酸化用引き出し配線14を形成した後、所定
の半導体層2にP型のソース・ドレイン領域5を形成
し、その後、陽極酸化用マスク13を形成してゲート配
線4cの陽極酸化を行い、陽極酸化絶縁層12を形成す
る。その後、陽極酸化用マスク13を除去し、図1
(f)のゲート電極4bの形成および陽極酸化用引き出
し配線14の除去を行い、N型のソース・ドレイン領域
6を形成するようにしてもよい。
【0038】なお、上記実施の形態では、一導電型をP
型とし、他導電型をN型として説明したが、一導電型を
N型とし、他導電型をP型としてもよいことは言うまで
もない。この第1の実施の形態によれば、ゲート配線4
cとソース・ドレイン電極配線10との交差部等の重な
り部において、ゲート配線4cを陽極酸化して陽極酸化
絶縁層12を形成しているため、ゲート配線4cとソー
ス・ドレイン電極配線10との間の短絡欠陥の発生を低
減することができる。また、陽極酸化法による陽極酸化
絶縁層12は、ピンホールが少なく、かつ絶縁耐圧が高
く、かつ被覆性が良い良質な絶縁膜が得られる。
型とし、他導電型をN型として説明したが、一導電型を
N型とし、他導電型をP型としてもよいことは言うまで
もない。この第1の実施の形態によれば、ゲート配線4
cとソース・ドレイン電極配線10との交差部等の重な
り部において、ゲート配線4cを陽極酸化して陽極酸化
絶縁層12を形成しているため、ゲート配線4cとソー
ス・ドレイン電極配線10との間の短絡欠陥の発生を低
減することができる。また、陽極酸化法による陽極酸化
絶縁層12は、ピンホールが少なく、かつ絶縁耐圧が高
く、かつ被覆性が良い良質な絶縁膜が得られる。
【0039】また、陽極酸化絶縁層12の形成に際し、
陽極酸化用引き出し配線14をゲート電極配線(4a,
4b,4c)と同材料で形成し、ゲート電極配線(4
a,4b,4c)を形成するための2回の導電性薄膜4
の形状加工に合わせて、陽極酸化用引き出し配線14の
形成および除去を行うことができるため、陽極酸化用マ
スク13の形成工程およびその除去工程と陽極酸化工程
とを追加するだけで、工程の大幅な増加・変更を伴うこ
とがない。
陽極酸化用引き出し配線14をゲート電極配線(4a,
4b,4c)と同材料で形成し、ゲート電極配線(4
a,4b,4c)を形成するための2回の導電性薄膜4
の形状加工に合わせて、陽極酸化用引き出し配線14の
形成および除去を行うことができるため、陽極酸化用マ
スク13の形成工程およびその除去工程と陽極酸化工程
とを追加するだけで、工程の大幅な増加・変更を伴うこ
とがない。
【0040】また、この実施の形態によれば、前述のよ
うにイオン・シャワー・ドーピング法により形成したソ
ース・ドレイン領域5,6は400℃程度の低温で活性
化できるため、基板温度の最高値は常圧CVD法による
二酸化シリコンの形成工程の450℃程度である。この
ように、全製造工程において基板温度を500℃以下に
することができるため、透光性ガラス基板1として安価
な無アルカリガラス基板を用いることができる。
うにイオン・シャワー・ドーピング法により形成したソ
ース・ドレイン領域5,6は400℃程度の低温で活性
化できるため、基板温度の最高値は常圧CVD法による
二酸化シリコンの形成工程の450℃程度である。この
ように、全製造工程において基板温度を500℃以下に
することができるため、透光性ガラス基板1として安価
な無アルカリガラス基板を用いることができる。
【0041】なお、この実施の形態では、半導体層2の
前駆体(非晶質シリコン)の形成方法としてプラズマC
VD法を用いたが、減圧CVD法,スパッタ法,真空蒸
着法,または光CVD法など、所定の前駆体を形成でき
るものなら何でもよい。なお、この実施の形態では、半
導体層2の前駆体(非晶質シリコン)を結晶化するため
にXeClレーザ光を照射したが、これは前駆体を結晶
化できる方法ならば何でもよく、Arイオンレーザ光の
照射やランプ光の照射や炉による熱アニールなどでもよ
い。
前駆体(非晶質シリコン)の形成方法としてプラズマC
VD法を用いたが、減圧CVD法,スパッタ法,真空蒸
着法,または光CVD法など、所定の前駆体を形成でき
るものなら何でもよい。なお、この実施の形態では、半
導体層2の前駆体(非晶質シリコン)を結晶化するため
にXeClレーザ光を照射したが、これは前駆体を結晶
化できる方法ならば何でもよく、Arイオンレーザ光の
照射やランプ光の照射や炉による熱アニールなどでもよ
い。
【0042】なお、この実施の形態では、半導体層2
に、非晶質シリコンにXeClレーザー光を照射して形
成した多結晶シリコンを用いたが、半導体として働くも
のなら何でもよく、直接堆積した多結晶シリコンや熱に
よる固層成長した多結晶シリコンなど形成手法は何でも
良いし、また、多結晶シリコンの他、非晶質シリコン,
微結晶シリコン,単結晶シリコン,多結晶シリコンゲル
マニウム,ゲルマニウム,ガリウム砒素などでもよい。
に、非晶質シリコンにXeClレーザー光を照射して形
成した多結晶シリコンを用いたが、半導体として働くも
のなら何でもよく、直接堆積した多結晶シリコンや熱に
よる固層成長した多結晶シリコンなど形成手法は何でも
良いし、また、多結晶シリコンの他、非晶質シリコン,
微結晶シリコン,単結晶シリコン,多結晶シリコンゲル
マニウム,ゲルマニウム,ガリウム砒素などでもよい。
【0043】なお、この実施の形態では、ゲート絶縁層
3として常圧CVD法により形成した二酸化シリコンを
用いたが、これはゲート絶縁層3として働くものなら何
でもよく、例えば減圧CVD法,プラズマCVD法,ス
パッタ法,またはECR−CVD法などの成膜手法を用
いて形成した二酸化シリコンや窒化シリコンや酸化タン
タルなどでもよい。
3として常圧CVD法により形成した二酸化シリコンを
用いたが、これはゲート絶縁層3として働くものなら何
でもよく、例えば減圧CVD法,プラズマCVD法,ス
パッタ法,またはECR−CVD法などの成膜手法を用
いて形成した二酸化シリコンや窒化シリコンや酸化タン
タルなどでもよい。
【0044】なお、この実施の形態では、ゲート電極配
線(4a,4b,4c)を形成するための導電性薄膜4
としてアルミニウムを用いたが、これは陽極酸化可能で
電極配線として働くものなら何でもよく、例えばアルミ
ニウムまたはタンタル等を主成分とする材料や、不純物
を大量にドープした多結晶シリコン等でもよい。なお、
アルミニウムまたはタンタルを主成分とする材料を用い
ることにより、陽極酸化が容易に可能となり、より良質
な絶縁層を形成することができる。
線(4a,4b,4c)を形成するための導電性薄膜4
としてアルミニウムを用いたが、これは陽極酸化可能で
電極配線として働くものなら何でもよく、例えばアルミ
ニウムまたはタンタル等を主成分とする材料や、不純物
を大量にドープした多結晶シリコン等でもよい。なお、
アルミニウムまたはタンタルを主成分とする材料を用い
ることにより、陽極酸化が容易に可能となり、より良質
な絶縁層を形成することができる。
【0045】なお、この実施の形態では、所定の元素を
導入する方法としてイオン・シャワー・ドーピング法を
用いたが、これは所定の元素を導入できる方法ならば何
でもよく、イオン注入法やプラズマドーピング法などで
もよい。なお、この実施の形態では、ソース・ドレイン
領域5,6を形成するドナーとして燐を、アクセプタと
してホウ素を用いたが、これはNチャネルのTFTを作
製する場合には砒素などドナーとして働くものなら何で
もよく、PチャネルのTFTを作製する場合にはアルミ
ニウムなどアクセプターとして働くものならば何でもよ
い。
導入する方法としてイオン・シャワー・ドーピング法を
用いたが、これは所定の元素を導入できる方法ならば何
でもよく、イオン注入法やプラズマドーピング法などで
もよい。なお、この実施の形態では、ソース・ドレイン
領域5,6を形成するドナーとして燐を、アクセプタと
してホウ素を用いたが、これはNチャネルのTFTを作
製する場合には砒素などドナーとして働くものなら何で
もよく、PチャネルのTFTを作製する場合にはアルミ
ニウムなどアクセプターとして働くものならば何でもよ
い。
【0046】なお、この実施の形態では、ソース・ドレ
イン電極配線10としてチタンを用いたが、これは電極
として働くものなら何でもよく、たとえばクロム,タン
タル,モリブデン,アルミニウムなどの金属や、不純物
を大量にドープした多結晶シリコンや、ITO(インジ
ウムスズオキシド)等の透明導電層等でもよい。なお、
この実施の形態では、層間絶縁層7,9として常圧CV
D法により形成した二酸化シリコンを用いたが、これは
絶縁層として働くものなら何でもよく、例えば減圧CV
D法,プラズマCVD法,スパッタ法,またはECR−
CVD法などの成膜手法を用いて形成した窒化シリコン
や酸化タンタルなどでもよい。
イン電極配線10としてチタンを用いたが、これは電極
として働くものなら何でもよく、たとえばクロム,タン
タル,モリブデン,アルミニウムなどの金属や、不純物
を大量にドープした多結晶シリコンや、ITO(インジ
ウムスズオキシド)等の透明導電層等でもよい。なお、
この実施の形態では、層間絶縁層7,9として常圧CV
D法により形成した二酸化シリコンを用いたが、これは
絶縁層として働くものなら何でもよく、例えば減圧CV
D法,プラズマCVD法,スパッタ法,またはECR−
CVD法などの成膜手法を用いて形成した窒化シリコン
や酸化タンタルなどでもよい。
【0047】また、ゲート配線4cに形成した陽極酸化
絶縁層12の絶縁耐圧が充分であれば、陽極酸化絶縁層
12上に層間絶縁層は必要ない。なお、第1の実施の形
態では、透過型の液晶表示装置用のTFTアレイである
ため透光性ガラス基板1を用いたが、これは透明で表面
が絶縁性のものならば何でもよく、プラスチック製基板
でもよい。また、光反射型の液晶表示装置用のTFTア
レイや液晶表示装置用に限定されないTFTアレイの場
合には、表面に二酸化シリコンを形成した結晶シリコン
基板や金属板などでもよい。
絶縁層12の絶縁耐圧が充分であれば、陽極酸化絶縁層
12上に層間絶縁層は必要ない。なお、第1の実施の形
態では、透過型の液晶表示装置用のTFTアレイである
ため透光性ガラス基板1を用いたが、これは透明で表面
が絶縁性のものならば何でもよく、プラスチック製基板
でもよい。また、光反射型の液晶表示装置用のTFTア
レイや液晶表示装置用に限定されないTFTアレイの場
合には、表面に二酸化シリコンを形成した結晶シリコン
基板や金属板などでもよい。
【0048】なお、第1の実施の形態では、TFTアレ
イについて説明したが、基板上に上層配線が下層配線と
交差したり下層配線上に沿って配置されることにより、
上層配線と下層配線とが少なくとも一部で重なる重なり
部を有する多層配線構造において、下層配線の少なくと
も上層配線との重なり部に陽極酸化絶縁層を形成するこ
とにより、下層配線と上層配線との交差部等の重なり部
での短絡欠陥を低減することができる。この場合の製造
方法は、基板上に、陽極酸化可能な材料からなる下層配
線を形成した後、下層配線を第1の実施の形態における
ゲート配線4cと同様にして陽極酸化を行い、下層配線
の少なくとも上層配線との交差部等の重なり部に陽極酸
化絶縁層を形成する。その後、層間絶縁層を形成した
後、上層配線を形成する。なお、層間絶縁層は、陽極酸
化絶縁層だけで絶縁耐圧が充分である場合には必要な
い。
イについて説明したが、基板上に上層配線が下層配線と
交差したり下層配線上に沿って配置されることにより、
上層配線と下層配線とが少なくとも一部で重なる重なり
部を有する多層配線構造において、下層配線の少なくと
も上層配線との重なり部に陽極酸化絶縁層を形成するこ
とにより、下層配線と上層配線との交差部等の重なり部
での短絡欠陥を低減することができる。この場合の製造
方法は、基板上に、陽極酸化可能な材料からなる下層配
線を形成した後、下層配線を第1の実施の形態における
ゲート配線4cと同様にして陽極酸化を行い、下層配線
の少なくとも上層配線との交差部等の重なり部に陽極酸
化絶縁層を形成する。その後、層間絶縁層を形成した
後、上層配線を形成する。なお、層間絶縁層は、陽極酸
化絶縁層だけで絶縁耐圧が充分である場合には必要な
い。
【0049】この場合、下層配線として、アルミニウ
ム,タンタルまたはケイ素を主成分とする材料を用いる
ことにより、陽極酸化が容易に可能となり、良質な絶縁
層を形成することができる。なお、ケイ素を主成分とす
る材料(例えば、ケイ素を大量にドープした多結晶シリ
コン)は、液晶表示装置のゲート配線としては抵抗が高
いので、液晶表示装置のゲート配線には使えない。ま
た、基板としては、表面が絶縁性のものであればよく、
ガラス基板やプラスチック製基板、表面に二酸化シリコ
ン等の絶縁膜を形成した結晶シリコン基板や金属板など
でもよい。
ム,タンタルまたはケイ素を主成分とする材料を用いる
ことにより、陽極酸化が容易に可能となり、良質な絶縁
層を形成することができる。なお、ケイ素を主成分とす
る材料(例えば、ケイ素を大量にドープした多結晶シリ
コン)は、液晶表示装置のゲート配線としては抵抗が高
いので、液晶表示装置のゲート配線には使えない。ま
た、基板としては、表面が絶縁性のものであればよく、
ガラス基板やプラスチック製基板、表面に二酸化シリコ
ン等の絶縁膜を形成した結晶シリコン基板や金属板など
でもよい。
【0050】〔第2の実施の形態〕この第2の実施の形
態では、第1の実施の形態と同様な工程で作製したTF
Tアレイ基板を用いて製造した液晶表示装置について説
明する。図2は第1の実施の形態と同様にして作製した
TFTアレイ基板の平面配置構成を示す概念図である。
また、図3はこのTFTアレイ基板を用いて製造した液
晶表示装置の断面構成を示す概念図である。図2におい
て、21はTFT、22はゲート配線、23はソース配
線、24は画素電極、25はゲート配線22に走査信号
を印加するためのTFTで構成した駆動回路、26はソ
ース配線23に映像信号VS を与えるためのTFTで構
成した駆動回路、30はTFTアレイ基板である。図3
において、31は透光性ガラス基板32に透明な対向電
極33を形成した対向基板、34は配向層、35は液
晶、36は周辺封着剤、37は偏光板、38はパッドで
ある。
態では、第1の実施の形態と同様な工程で作製したTF
Tアレイ基板を用いて製造した液晶表示装置について説
明する。図2は第1の実施の形態と同様にして作製した
TFTアレイ基板の平面配置構成を示す概念図である。
また、図3はこのTFTアレイ基板を用いて製造した液
晶表示装置の断面構成を示す概念図である。図2におい
て、21はTFT、22はゲート配線、23はソース配
線、24は画素電極、25はゲート配線22に走査信号
を印加するためのTFTで構成した駆動回路、26はソ
ース配線23に映像信号VS を与えるためのTFTで構
成した駆動回路、30はTFTアレイ基板である。図3
において、31は透光性ガラス基板32に透明な対向電
極33を形成した対向基板、34は配向層、35は液
晶、36は周辺封着剤、37は偏光板、38はパッドで
ある。
【0051】図2に示すように、この第2の実施の形態
で用いる、第1の実施の形態と同様な工程で作製したT
FTアレイ基板30は、格子状に配置したゲート配線2
2およびソース配線23に接続されたTFT21および
画素電極24をマトリクス状に配置した画面領域と、こ
の画面領域のTFT21を駆動するためのCMOS−T
FTを用いた周辺回路(駆動回路25,26等)とを有
しており、ゲート配線22とソース配線23との交差部
等の重なり部には、ゲート配線22の表面に陽極酸化絶
縁層(図示せず)を形成している。
で用いる、第1の実施の形態と同様な工程で作製したT
FTアレイ基板30は、格子状に配置したゲート配線2
2およびソース配線23に接続されたTFT21および
画素電極24をマトリクス状に配置した画面領域と、こ
の画面領域のTFT21を駆動するためのCMOS−T
FTを用いた周辺回路(駆動回路25,26等)とを有
しており、ゲート配線22とソース配線23との交差部
等の重なり部には、ゲート配線22の表面に陽極酸化絶
縁層(図示せず)を形成している。
【0052】そして、図3に示すように、この実施の形
態の液晶表示装置は、TFTアレイ基板30および対向
基板31の表面を配向処理し、配向層34を形成した両
基板30,31間に液晶35を封入し、両基板30,3
1の両外側に一対の偏光板37を貼り付けている。この
第2の実施に形態により作製した液晶表示装置は、TF
Tアレイ基板30において、ソース配線23との交差部
等の重なり部にあたるゲート配線22の表面に陽極酸化
絶縁層(図示せず)を形成しているため、ゲート配線2
2とソース配線23との間の短絡欠陥の発生を低減する
ことができる。
態の液晶表示装置は、TFTアレイ基板30および対向
基板31の表面を配向処理し、配向層34を形成した両
基板30,31間に液晶35を封入し、両基板30,3
1の両外側に一対の偏光板37を貼り付けている。この
第2の実施に形態により作製した液晶表示装置は、TF
Tアレイ基板30において、ソース配線23との交差部
等の重なり部にあたるゲート配線22の表面に陽極酸化
絶縁層(図示せず)を形成しているため、ゲート配線2
2とソース配線23との間の短絡欠陥の発生を低減する
ことができる。
【0053】
【発明の効果】以上のようにこの発明によれば、基板上
に少なくとも一部で重なる下層配線と上層配線とを有し
た多層配線構造で、下層配線の少なくとも上層配線との
重なり部に陽極酸化絶縁層を形成することにより、陽極
酸化絶縁層はピンホールが少なく、かつ絶縁耐圧が高
く、かつ被覆性が良い良質な絶縁膜であるため、下層配
線と上層配線との交差部等の重なり部での短絡欠陥を低
減することができる。
に少なくとも一部で重なる下層配線と上層配線とを有し
た多層配線構造で、下層配線の少なくとも上層配線との
重なり部に陽極酸化絶縁層を形成することにより、陽極
酸化絶縁層はピンホールが少なく、かつ絶縁耐圧が高
く、かつ被覆性が良い良質な絶縁膜であるため、下層配
線と上層配線との交差部等の重なり部での短絡欠陥を低
減することができる。
【0054】また、複数の薄膜トランジスタのゲート配
線およびソース・ドレイン配線が少なくとも一部で重な
り、かつゲート配線およびソース・ドレイン配線の重な
り部ではゲート配線がソース・ドレイン配線の下層に位
置した薄膜トランジスタアレイで、ゲート配線の少なく
ともソース・ドレイン配線との重なり部に陽極酸化絶縁
層を形成することにより、ゲート配線とソース・ドレイ
ン配線との交差部等の重なり部での短絡欠陥を低減する
ことができる。
線およびソース・ドレイン配線が少なくとも一部で重な
り、かつゲート配線およびソース・ドレイン配線の重な
り部ではゲート配線がソース・ドレイン配線の下層に位
置した薄膜トランジスタアレイで、ゲート配線の少なく
ともソース・ドレイン配線との重なり部に陽極酸化絶縁
層を形成することにより、ゲート配線とソース・ドレイ
ン配線との交差部等の重なり部での短絡欠陥を低減する
ことができる。
【0055】また、マトリクス状に配置した各画素電極
に薄膜トランジスタのドレイン電極を接続し、薄膜トラ
ンジスタのゲート配線およびソース配線を画素電極の間
に格子状に配置し、かつゲート配線およびソース配線の
重なり部ではゲート配線がソース配線の下層に位置した
薄膜トランジスタアレイ基板と、画素電極と対向配置す
る透明電極を設けた対向基板との間に、液晶を挟持した
液晶表示装置で、薄膜トランジスタアレイ基板のゲート
配線の少なくともソース配線との重なり部に陽極酸化絶
縁層を形成することにより、薄膜トランジスタアレイ基
板のゲート配線とソース配線との交差部等の重なり部で
の短絡欠陥を低減することができる。
に薄膜トランジスタのドレイン電極を接続し、薄膜トラ
ンジスタのゲート配線およびソース配線を画素電極の間
に格子状に配置し、かつゲート配線およびソース配線の
重なり部ではゲート配線がソース配線の下層に位置した
薄膜トランジスタアレイ基板と、画素電極と対向配置す
る透明電極を設けた対向基板との間に、液晶を挟持した
液晶表示装置で、薄膜トランジスタアレイ基板のゲート
配線の少なくともソース配線との重なり部に陽極酸化絶
縁層を形成することにより、薄膜トランジスタアレイ基
板のゲート配線とソース配線との交差部等の重なり部で
の短絡欠陥を低減することができる。
【0056】このように、上層の配線が下層の配線と交
差したり下層の配線上に沿って配置されて重なる重なり
部にあたる下層の配線に陽極酸化絶縁層を形成すること
によって、下層と上層の配線間の絶縁性能を向上し、短
絡不良を低減することができる。
差したり下層の配線上に沿って配置されて重なる重なり
部にあたる下層の配線に陽極酸化絶縁層を形成すること
によって、下層と上層の配線間の絶縁性能を向上し、短
絡不良を低減することができる。
【図1】この発明の第1の実施の形態のTFTアレイの
製造方法を示す工程断面図。
製造方法を示す工程断面図。
【図2】この発明の第2の実施の形態におけるTFTア
レイ基板の平面配置構成を示す概念図。
レイ基板の平面配置構成を示す概念図。
【図3】この発明の第2の実施の形態における液晶表示
装置の断面構成を示す概念図。
装置の断面構成を示す概念図。
【図4】従来の液晶表示装置に用いられるTFTアレイ
の要部断面図。
の要部断面図。
1 透光性ガラス基板 2 半導体層 3 ゲート絶縁層 4 導電性薄膜 4a,4b ゲート電極 4c ゲート配線 5 P型のソース・ドレイン領域 6 N型のソース・ドレイン領域 7 第1の層間絶縁層 8 画素電極 9 第2の層間絶縁層 10 ソース・ドレイン電極配線 11 保護絶縁層 12 陽極酸化絶縁層 13 陽極酸化用マスク 14 陽極酸化用引き出し配線 21 TFT 22 ゲート配線 23 ソース配線 24 画素電極 25,26 駆動回路 30 TFTアレイ基板 31 対向基板 32 透光性ガラス基板 33 対向電極 34 配向層 35 液晶 36 周辺封着剤 37 偏光板 38 パッド
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/336 H01L 29/78 617W (72)発明者 川村 哲也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (18)
- 【請求項1】 基板上に少なくとも一部で重なる下層配
線と上層配線とを有した多層配線構造であって、前記下
層配線の少なくとも前記上層配線との重なり部に陽極酸
化絶縁層を形成したことを特徴とする多層配線構造。 - 【請求項2】 陽極酸化絶縁層を形成した下層配線と上
層配線との間に層間絶縁層を形成した請求項1記載の多
層配線構造。 - 【請求項3】 下層配線は、アルミニウム,タンタルま
たはケイ素を主成分とする材料からなる請求項1または
2記載の多層配線構造。 - 【請求項4】 基板上に少なくとも一部で重なる下層配
線と上層配線とを形成する多層配線構造の製造方法であ
って、 前記基板上に陽極酸化可能な前記下層配線を形成する第
1の工程と、前記下層配線の少なくとも前記上層配線と
重なる部分を陽極酸化して陽極酸化絶縁層を形成する第
2の工程と、前記陽極酸化絶縁層を形成した部位にて前
記下層配線と重なり部を有する前記上層配線を形成する
第3の工程とを含むことを特徴とする多層配線構造の製
造方法。 - 【請求項5】 第2の工程の後で第3の工程の前に、層
間絶縁層を形成する工程を有することを特徴とする請求
項4記載の多層配線構造の製造方法。 - 【請求項6】 下層配線は、アルミニウム,タンタルま
たはケイ素を主成分とする材料で形成することを特徴と
する請求項4または5記載の多層配線構造の製造方法。 - 【請求項7】 複数の薄膜トランジスタのゲート配線お
よびソース・ドレイン配線が少なくとも一部で重なり、
かつ前記ゲート配線およびソース・ドレイン配線の重な
り部では前記ゲート配線が前記ソース・ドレイン配線の
下層に位置した薄膜トランジスタアレイであって、 前記ゲート配線の少なくとも前記ソース・ドレイン配線
との重なり部に陽極酸化絶縁層を形成したことを特徴と
する薄膜トランジスタアレイ。 - 【請求項8】 陽極酸化絶縁層を形成したゲート配線と
ソース・ドレイン配線との間に層間絶縁層を形成した請
求項7記載の薄膜トランジスタアレイ。 - 【請求項9】 ゲート配線は、アルミニウムまたはタン
タルを主成分とする材料からなる請求項7または8記載
の薄膜トランジスタアレイ。 - 【請求項10】 表面が絶縁性の基板上に一導電型チャ
ネルおよび他導電型チャネルの薄膜トランジスタの半導
体層を形成する第1の工程と、前記半導体層上にゲート
絶縁層を形成する第2の工程と、前記ゲート絶縁層を形
成した基板上に陽極酸化可能な導電性薄膜を形成する第
3の工程と、前記導電性薄膜の一部を所定の形状に加工
してゲート配線および一導電型チャネルの薄膜トランジ
スタのゲート電極を形成する第4の工程と、前記ゲート
配線の所定の領域を陽極酸化して陽極酸化絶縁層を形成
する第5の工程と、前記一導電型チャネルの薄膜トラン
ジスタのゲート電極をマスクとして前記一導電型チャネ
ルの薄膜トランジスタの半導体層に不純物を導入して一
導電型のソース・ドレイン領域を形成する第6の工程
と、前記導電性薄膜の残りの部分を所定の形状に加工し
て他導電型チャネルの薄膜トランジスタのゲート電極を
形成する第7の工程と、前記他導電型チャネルの薄膜ト
ランジスタのゲート電極をマスクとして前記他導電型チ
ャネルの薄膜トランジスタの半導体層に不純物を導入し
て他導電型のソース・ドレイン領域を形成する第8の工
程と、前記陽極酸化絶縁層上で前記ゲート配線と重なり
部を有しかつ前記一導電型および他導電型のソース・ド
レイン領域に電気的に接続するソース・ドレイン電極配
線を形成する第9の工程とを含む薄膜トランジスタアレ
イの製造方法。 - 【請求項11】 第5の工程を第6の工程の後に実施す
ることを特徴とする請求項10記載の薄膜トランジスタ
アレイの製造方法。 - 【請求項12】 第8の工程の後で第9の工程の前に、
層間絶縁層を形成する工程を有することを特徴とする請
求項10または11記載の薄膜トランジスタアレイの製
造方法。 - 【請求項13】 第4の工程で、導電性薄膜を加工する
ことにより陽極酸化時の電圧印加用配線の形成を同時に
行うことを特徴とする請求項10,11または12記載
の薄膜トランジスタアレイの製造方法。 - 【請求項14】 第7の工程で、導電性薄膜を加工する
ことにより陽極酸化時の電圧印加用配線の除去を同時に
行うことを特徴とする請求項13記載の薄膜トランジス
タアレイの製造方法。 - 【請求項15】 導電性薄膜は、アルミニウムまたはタ
ンタルを主成分とする材料で形成することを特徴とする
請求項10,11,12,13または14記載の薄膜ト
ランジスタアレイの製造方法。 - 【請求項16】 マトリクス状に配置した各画素電極に
薄膜トランジスタのドレイン電極を接続し、前記薄膜ト
ランジスタのゲート配線およびソース配線を前記画素電
極の間に格子状に配置し、かつ前記ゲート配線およびソ
ース配線の重なり部では前記ゲート配線が前記ソース配
線の下層に位置した薄膜トランジスタアレイ基板と、前
記画素電極と対向配置する透明電極を設けた対向基板と
の間に、液晶を挟持した液晶表示装置であって、 前記薄膜トランジスタアレイ基板の前記ゲート配線の少
なくとも前記ソース配線との重なり部に陽極酸化絶縁層
を形成したことを特徴とする液晶表示装置。 - 【請求項17】 薄膜トランジスタアレイ基板の陽極酸
化絶縁層を形成したゲート配線とソース配線との間に層
間絶縁層を形成した請求項16記載の液晶表示装置。 - 【請求項18】 薄膜トランジスタアレイ基板のゲート
配線は、アルミニウムまたはタンタルを主成分とする材
料からなる請求項16または17記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8291825A JPH10133231A (ja) | 1996-11-01 | 1996-11-01 | 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8291825A JPH10133231A (ja) | 1996-11-01 | 1996-11-01 | 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10133231A true JPH10133231A (ja) | 1998-05-22 |
Family
ID=17773910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8291825A Pending JPH10133231A (ja) | 1996-11-01 | 1996-11-01 | 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10133231A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252343A (ja) * | 2001-02-22 | 2002-09-06 | New Japan Radio Co Ltd | 半導体デバイス及びその製造方法 |
| KR100861628B1 (ko) | 2006-01-25 | 2008-10-07 | 엡슨 이미징 디바이스 가부시키가이샤 | 반도체 장치 |
| JPWO2014102881A1 (ja) * | 2012-12-28 | 2017-01-12 | 国立大学法人東北大学 | 多層配線基板 |
| JPWO2014102880A1 (ja) * | 2012-12-28 | 2017-01-12 | 国立大学法人東北大学 | 多層配線基板 |
-
1996
- 1996-11-01 JP JP8291825A patent/JPH10133231A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252343A (ja) * | 2001-02-22 | 2002-09-06 | New Japan Radio Co Ltd | 半導体デバイス及びその製造方法 |
| KR100861628B1 (ko) | 2006-01-25 | 2008-10-07 | 엡슨 이미징 디바이스 가부시키가이샤 | 반도체 장치 |
| JPWO2014102881A1 (ja) * | 2012-12-28 | 2017-01-12 | 国立大学法人東北大学 | 多層配線基板 |
| JPWO2014102880A1 (ja) * | 2012-12-28 | 2017-01-12 | 国立大学法人東北大学 | 多層配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677221B2 (en) | Semiconductor device and the fabricating method therefor | |
| US5585647A (en) | Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate | |
| JP4386978B2 (ja) | 半導体装置の作製方法 | |
| JP4372993B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| US20050098894A1 (en) | Semiconductor device and the fabricating method thereof | |
| KR960010931B1 (ko) | 반도체 집접회로 및 그 제작방법 | |
| JPH07302912A (ja) | 半導体装置 | |
| KR100697262B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법 | |
| US6759677B1 (en) | Semiconductor device and method for manufacturing same | |
| KR20010019668A (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| TWI288845B (en) | Array substrate, liquid crystal display, and method of manufacturing array substrate | |
| US20040051101A1 (en) | Thin film transistor device, method of manufacturing the same, and thin film transistor substrate and display having the same | |
| KR100308854B1 (ko) | 액정표시장치의제조방법 | |
| JP3105408B2 (ja) | 液晶表示素子 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JPH10133231A (ja) | 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置 | |
| US6703266B1 (en) | Method for fabricating thin film transistor array and driving circuit | |
| KR20050068164A (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JPH10200121A (ja) | 薄膜トランジスタ基板の製造方法 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP2934717B2 (ja) | マトリクス回路駆動装置およびその製造方法 | |
| JP2001156295A (ja) | 半導体装置の作製方法 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 |