JPH11265000A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH11265000A JPH11265000A JP6901198A JP6901198A JPH11265000A JP H11265000 A JPH11265000 A JP H11265000A JP 6901198 A JP6901198 A JP 6901198A JP 6901198 A JP6901198 A JP 6901198A JP H11265000 A JPH11265000 A JP H11265000A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous silicon
- film transistor
- silicon film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 異なる性質の薄膜トランジスタを有する液晶
表示装置を提供する。 【解決手段】 ガラス基板11上に非晶質シリコン膜を形
成し、画素部形成領域２上にレジストのパターンを形成
し、駆動回路形成領域３の露出した非晶質シリコン膜を
Ｏ2 プラズマにより表面を酸化させる。レジストおよび
酸化膜を除去し、画素部形成領域２および駆動回路形成
領域３の非晶質シリコン膜の膜厚を異ならせる。エキシ
マレーザアニールで画素部形成領域２と、駆動回路形成
領域３との多結晶シリコン膜の平均結晶粒径を異ならせ
る。レーザアニールにて多結晶シリコン膜を形成した
後、それぞれを素子分離して多結晶シリコン膜21，22を
形成する。ゲート絶縁膜23、ゲート電極24，25を形成
し、ソース領域21s ，22s およびドレイン領域21d ，22
d を形成する。層間絶縁膜26，37、ソース電極31，35お
よびドレイン電極32，36を形成する。層間絶縁膜37上に
画素電極41を形成する。
表示装置を提供する。 【解決手段】 ガラス基板11上に非晶質シリコン膜を形
成し、画素部形成領域２上にレジストのパターンを形成
し、駆動回路形成領域３の露出した非晶質シリコン膜を
Ｏ2 プラズマにより表面を酸化させる。レジストおよび
酸化膜を除去し、画素部形成領域２および駆動回路形成
領域３の非晶質シリコン膜の膜厚を異ならせる。エキシ
マレーザアニールで画素部形成領域２と、駆動回路形成
領域３との多結晶シリコン膜の平均結晶粒径を異ならせ
る。レーザアニールにて多結晶シリコン膜を形成した
後、それぞれを素子分離して多結晶シリコン膜21，22を
形成する。ゲート絶縁膜23、ゲート電極24，25を形成
し、ソース領域21s ，22s およびドレイン領域21d ，22
d を形成する。層間絶縁膜26，37、ソース電極31，35お
よびドレイン電極32，36を形成する。層間絶縁膜37上に
画素電極41を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、異なる性質の薄膜
トランジスタを有する液晶表示装置およびその製造方法
に関する。
トランジスタを有する液晶表示装置およびその製造方法
に関する。
【０００２】
【従来の技術】一般に、液晶表示装置は、薄型軽量、低
消費電力の大きな利点を有するため、近年、液晶テレ
ビ、日本語ワードプロセッサあるいはディスクトップパ
ーソナルコンピュータなどのオフィスオートメーション
機器の表示装置に用いられ、特に、近年、多結晶シリコ
ンを活性層に使用した薄膜トランジスタもしくは薄膜ト
ランジスタアレイを応用した液晶表示装置が開発されて
いる。
消費電力の大きな利点を有するため、近年、液晶テレ
ビ、日本語ワードプロセッサあるいはディスクトップパ
ーソナルコンピュータなどのオフィスオートメーション
機器の表示装置に用いられ、特に、近年、多結晶シリコ
ンを活性層に使用した薄膜トランジスタもしくは薄膜ト
ランジスタアレイを応用した液晶表示装置が開発されて
いる。
【０００３】また、多結晶シリコンを活性層に使用した
薄膜トランジスタは、従来、液晶表示装置の表示部であ
る画素部用スイッチング素子や薄膜トランジスタを集積
して画素部スイッチング素子を駆動する駆動回路の駆動
部スイッチング素子に応用されている。すなわち、画素
中で液晶への電圧印加用の画素部薄膜トランジスタと、
この画素部薄膜トランジスタを駆動する駆動部薄膜トラ
ンジスタとに用いられている。
薄膜トランジスタは、従来、液晶表示装置の表示部であ
る画素部用スイッチング素子や薄膜トランジスタを集積
して画素部スイッチング素子を駆動する駆動回路の駆動
部スイッチング素子に応用されている。すなわち、画素
中で液晶への電圧印加用の画素部薄膜トランジスタと、
この画素部薄膜トランジスタを駆動する駆動部薄膜トラ
ンジスタとに用いられている。
【０００４】そして、表示の高品質化に伴ない画素部薄
膜トランジスタおよび駆動部薄膜トランジスタはともに
高い性能が要求されるが、画素部薄膜トランジスタには
印加した電圧を保持するための低いリーク電流が、一
方、駆動部薄膜トランジスタは回路の高速動作のための
高い電界効果移動度が要求されている。
膜トランジスタおよび駆動部薄膜トランジスタはともに
高い性能が要求されるが、画素部薄膜トランジスタには
印加した電圧を保持するための低いリーク電流が、一
方、駆動部薄膜トランジスタは回路の高速動作のための
高い電界効果移動度が要求されている。
【０００５】また、プロセス技術の進歩により、低いプ
ロセス温度で絶縁ガラス基板上に高性能な多結晶シリコ
ンの薄膜トランジスタが形成可能である。特に、多結晶
シリコンを得る結晶化プロセスが、固相成長法からたと
えばエキシマレーザアニール（ＥＬＡ）法に変わること
で電界効果移動度は６０ｃｍ2 ／Ｖ．ｓ程度までであっ
たのが、２００ｃｍ2 ／Ｖ．ｓ以上へと大幅に向上して
いる。なお、エキシマレーザアニール法による多結晶化
プロセスでは、作製されるシリコンの結晶粒の大きさが
薄膜トランジスタの特性に大きな影響を与え、たとえば
結晶粒の大きさが０．３μｍ〜０．４μｍの多結晶シリ
コンは電界効果移動度が２００ｃｍ2 ／Ｖ．ｓ程度にも
達する。
ロセス温度で絶縁ガラス基板上に高性能な多結晶シリコ
ンの薄膜トランジスタが形成可能である。特に、多結晶
シリコンを得る結晶化プロセスが、固相成長法からたと
えばエキシマレーザアニール（ＥＬＡ）法に変わること
で電界効果移動度は６０ｃｍ2 ／Ｖ．ｓ程度までであっ
たのが、２００ｃｍ2 ／Ｖ．ｓ以上へと大幅に向上して
いる。なお、エキシマレーザアニール法による多結晶化
プロセスでは、作製されるシリコンの結晶粒の大きさが
薄膜トランジスタの特性に大きな影響を与え、たとえば
結晶粒の大きさが０．３μｍ〜０．４μｍの多結晶シリ
コンは電界効果移動度が２００ｃｍ2 ／Ｖ．ｓ程度にも
達する。
【０００６】
【発明が解決しようとする課題】しかしながら、電界効
果移動度の高い薄膜トランジスタは、電流の流れやすさ
のためにリーク電流も大きい傾向があり、低リーク電流
が要求される画素部薄膜トランジスタには不向きである
問題を有している。
果移動度の高い薄膜トランジスタは、電流の流れやすさ
のためにリーク電流も大きい傾向があり、低リーク電流
が要求される画素部薄膜トランジスタには不向きである
問題を有している。
【０００７】上述のように、多結晶シリコンを用いた液
晶表示装置は画素部に形成される画素部薄膜トランジス
タと、駆動部に形成される駆動部薄膜トランジスタとを
同時に作製することが可能であるが、要求される性能に
は大きな違いがあり、一方、レーザアニールによって結
晶化された多結晶シリコンの結晶粒径の大きさは、レー
ザ照射する際のエネルギ密度、照射回数、非晶質シリコ
ン膜の膿厚などにより大きく異ならせることができる。
晶表示装置は画素部に形成される画素部薄膜トランジス
タと、駆動部に形成される駆動部薄膜トランジスタとを
同時に作製することが可能であるが、要求される性能に
は大きな違いがあり、一方、レーザアニールによって結
晶化された多結晶シリコンの結晶粒径の大きさは、レー
ザ照射する際のエネルギ密度、照射回数、非晶質シリコ
ン膜の膿厚などにより大きく異ならせることができる。
【０００８】本発明は、上記問題点に鑑みなされたもの
で、異なる性質の薄膜トランジスタを有する液晶表示装
置およびその製造方法を提供することを目的とする。
で、異なる性質の薄膜トランジスタを有する液晶表示装
置およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、絶縁透光性基
板と、この絶縁透光性基板上に形成された多結晶シリコ
ンの駆動部用薄膜トランジスタを有する駆動回路形成領
域と、前記絶縁透光性基板上に形成され前記駆動部用薄
膜トランジスタよりリーク電流の小さい多結晶シリコン
の画素部用薄膜トランジスタを有する画素部形成領域と
を具備したものである。
板と、この絶縁透光性基板上に形成された多結晶シリコ
ンの駆動部用薄膜トランジスタを有する駆動回路形成領
域と、前記絶縁透光性基板上に形成され前記駆動部用薄
膜トランジスタよりリーク電流の小さい多結晶シリコン
の画素部用薄膜トランジスタを有する画素部形成領域と
を具備したものである。
【００１０】そして、駆動部用薄膜トランジスタは通常
の電界効果移動度の高いものとし、低リーク電流が要求
される画素部薄膜トランジスタはリーク電流の小さいも
のとし、表示品質を向上させる。
の電界効果移動度の高いものとし、低リーク電流が要求
される画素部薄膜トランジスタはリーク電流の小さいも
のとし、表示品質を向上させる。
【００１１】また、画素部用トランジスタおよび駆動部
用薄膜トランジスタは、平均粒径および膜厚の少なくと
もいずれかが異なるものである。
用薄膜トランジスタは、平均粒径および膜厚の少なくと
もいずれかが異なるものである。
【００１２】さらに、画素部用薄膜トランジスタは、平
均粒径が０．１μｍないし０．３μｍで、駆動部用薄膜
トランジスタは、平均粒径が０．５μｍないし２．０μ
ｍであるものである。
均粒径が０．１μｍないし０．３μｍで、駆動部用薄膜
トランジスタは、平均粒径が０．５μｍないし２．０μ
ｍであるものである。
【００１３】またさらに、駆動部用薄膜トランジスタの
多結晶シリコンの膜厚は、画素部用薄膜トランジスタの
多結晶シリコンの膜厚の８０％〜９５％であるものであ
る。
多結晶シリコンの膜厚は、画素部用薄膜トランジスタの
多結晶シリコンの膜厚の８０％〜９５％であるものであ
る。
【００１４】また、絶縁透光性基板上に非晶質シリコン
膜を成膜する工程と、この非晶質シリコン膜に所望の形
状のレジストのパターンを形成する工程と、このレジス
トをマスクとして非晶質シリコン膜の表面を酸化させる
工程と、前記レジストおよび非晶質シリコン膜表面に形
成された酸化膜を除去し非晶質シリコン膜の膜厚を異な
らせる工程と、前記非晶質シリコン膜を結晶化する工程
とを具備したもので、非晶質シリコンの膜厚を異ならせ
ることにより、また、結晶化の際に非晶質シリコンの膜
厚が異なることにより、それぞれ性質の異なる薄膜トラ
ンジスタを形成する。
膜を成膜する工程と、この非晶質シリコン膜に所望の形
状のレジストのパターンを形成する工程と、このレジス
トをマスクとして非晶質シリコン膜の表面を酸化させる
工程と、前記レジストおよび非晶質シリコン膜表面に形
成された酸化膜を除去し非晶質シリコン膜の膜厚を異な
らせる工程と、前記非晶質シリコン膜を結晶化する工程
とを具備したもので、非晶質シリコンの膜厚を異ならせ
ることにより、また、結晶化の際に非晶質シリコンの膜
厚が異なることにより、それぞれ性質の異なる薄膜トラ
ンジスタを形成する。
【００１５】また、非晶質シリコン上のレジストは、画
素部形成領域に形成されるものである。
素部形成領域に形成されるものである。
【００１６】さらに、非晶質シリコン膜の酸化量は、非
晶質シリコン膜の膜厚の５％〜２０％であるものであ
る。
晶質シリコン膜の膜厚の５％〜２０％であるものであ
る。
【００１７】またさらに、Ｏ2 プラズマ、オゾンプラズ
マおよびオゾン水処理の少なくともいずれかにより非晶
質シリコン膜を酸化させるものである。
マおよびオゾン水処理の少なくともいずれかにより非晶
質シリコン膜を酸化させるものである。
【００１８】
【発明の実施の形態】以下、本発明の液晶表示装置の一
実施の形態を図面を参照して説明する。
実施の形態を図面を参照して説明する。
【００１９】この液晶表示装置は、図２に示すように、
薄膜トランジスタアレイ基板１が形成され、この薄膜ト
ランジスタアレイ基板１には平面形状が矩形状の画素部
形成領域２，２を有し、これらそれぞれ画素部形成領域
２の二辺に沿ってこの画素部形成領域２を駆動する駆動
回路形成領域３が形成されている。
薄膜トランジスタアレイ基板１が形成され、この薄膜ト
ランジスタアレイ基板１には平面形状が矩形状の画素部
形成領域２，２を有し、これらそれぞれ画素部形成領域
２の二辺に沿ってこの画素部形成領域２を駆動する駆動
回路形成領域３が形成されている。
【００２０】また、この薄膜トランジスタアレイ基板１
の断面形状は、図１に示すように、絶縁透光性基板とし
ての無アルカリガラスあるいはアルカリガラスなどのガ
ラス基板11に、５００オングストロ−ムの膜厚の窒化膜
12および３０００オングストロームの膜厚の酸化膜13を
積層したアンダーコート層14が形成され、このアンダー
コート層14ではガラス基板11からのナトリウム（Ｎａ）
などのアルカリ不純物の拡散を防いでいる。なお、この
アンダーコート層14は、窒化膜12の単層のみ、酸化膜13
の単層のみ、あるいは、酸化膜13が下層で窒化膜12が上
層の積層でも同様の効果を得ることができる。
の断面形状は、図１に示すように、絶縁透光性基板とし
ての無アルカリガラスあるいはアルカリガラスなどのガ
ラス基板11に、５００オングストロ−ムの膜厚の窒化膜
12および３０００オングストロームの膜厚の酸化膜13を
積層したアンダーコート層14が形成され、このアンダー
コート層14ではガラス基板11からのナトリウム（Ｎａ）
などのアルカリ不純物の拡散を防いでいる。なお、この
アンダーコート層14は、窒化膜12の単層のみ、酸化膜13
の単層のみ、あるいは、酸化膜13が下層で窒化膜12が上
層の積層でも同様の効果を得ることができる。
【００２１】そして、このアンダーコート層14上には、
画素部形成領域２に画素部用薄膜トランジスタ15が形成
され、駆動回路形成領域３に駆動部用薄膜トランジスタ
16が形成されている。また、画素部用薄膜トランジスタ
15には６００オングストロームの膜厚で平均粒径が０．
２５μｍ以下の多結晶シリコンの多結晶シリコン膜21が
形成され、駆動部用薄膜トランジスタ16には画素部用薄
膜トランジスタ16の多結晶シリコン膜21の８０％ないし
９５％程度、たとえば５００オングストロームの膜厚で
平均粒径が０．６μｍ以下の多結晶シリコンの多結晶シ
リコン膜22が形成されている。
画素部形成領域２に画素部用薄膜トランジスタ15が形成
され、駆動回路形成領域３に駆動部用薄膜トランジスタ
16が形成されている。また、画素部用薄膜トランジスタ
15には６００オングストロームの膜厚で平均粒径が０．
２５μｍ以下の多結晶シリコンの多結晶シリコン膜21が
形成され、駆動部用薄膜トランジスタ16には画素部用薄
膜トランジスタ16の多結晶シリコン膜21の８０％ないし
９５％程度、たとえば５００オングストロームの膜厚で
平均粒径が０．６μｍ以下の多結晶シリコンの多結晶シ
リコン膜22が形成されている。
【００２２】また、これら多結晶シリコン膜21および多
結晶シリコン膜22上には、酸化膜のゲート絶縁膜23が形
成され、このゲート絶縁膜23上で多結晶シリコン膜21の
上方には画素部用薄膜トランジスタ15のゲート電極24が
形成され、同様にゲート絶縁膜23上で多結晶シリコン膜
22の上方には駆動部用薄膜トランジスタ16のゲート電極
25が形成されている。なお、それぞれの多結晶シリコン
膜21，22には、イオンが打ち込まれてソース領域21s ，
22s およびドレイン領域21d ，22d が形成される。
結晶シリコン膜22上には、酸化膜のゲート絶縁膜23が形
成され、このゲート絶縁膜23上で多結晶シリコン膜21の
上方には画素部用薄膜トランジスタ15のゲート電極24が
形成され、同様にゲート絶縁膜23上で多結晶シリコン膜
22の上方には駆動部用薄膜トランジスタ16のゲート電極
25が形成されている。なお、それぞれの多結晶シリコン
膜21，22には、イオンが打ち込まれてソース領域21s ，
22s およびドレイン領域21d ，22d が形成される。
【００２３】さらに、これらゲート電極24，25を含むゲ
ート絶縁膜23上に、層間絶縁膜26を形成し、これら層間
絶縁膜26およびゲート絶縁膜23の多結晶シリコン膜21の
ソース領域21s およびドレイン領域21d の対応する部分
に、コンタクトホール27，28を形成し、これらコンタク
トホール27，28にソース領域21s およびドレイン領域21
d にオーミック接触する金属製のソース電極31およびド
レイン電極32をそれぞれ形成する。また、これら層間絶
縁膜26およびゲート絶縁膜23の多結晶シリコン膜22のソ
ース領域22s およびドレイン領域22d の対応する部分
に、コンタクトホール33，34を形成し、これらコンタク
トホール33，34にソース領域22s およびドレイン領域22
d にオーミック接触する金属製のソース電極35およびド
レイン電極36をそれぞれ形成する。
ート絶縁膜23上に、層間絶縁膜26を形成し、これら層間
絶縁膜26およびゲート絶縁膜23の多結晶シリコン膜21の
ソース領域21s およびドレイン領域21d の対応する部分
に、コンタクトホール27，28を形成し、これらコンタク
トホール27，28にソース領域21s およびドレイン領域21
d にオーミック接触する金属製のソース電極31およびド
レイン電極32をそれぞれ形成する。また、これら層間絶
縁膜26およびゲート絶縁膜23の多結晶シリコン膜22のソ
ース領域22s およびドレイン領域22d の対応する部分
に、コンタクトホール33，34を形成し、これらコンタク
トホール33，34にソース領域22s およびドレイン領域22
d にオーミック接触する金属製のソース電極35およびド
レイン電極36をそれぞれ形成する。
【００２４】またさらに、これらソース電極31，35およ
びドレイン電極32，36を含む層間絶縁膜26上に層間絶縁
膜37を形成し、画素部形成領域２のドレイン電極32上に
コンタクトホール38を形成し、画素部形成領域２の層間
絶縁膜37上にＩＴＯ（IndiumTin Oxide）などの透明電
極で形成された画素電極41を形成し、薄膜トランジスタ
アレイ基板１が完成する。
びドレイン電極32，36を含む層間絶縁膜26上に層間絶縁
膜37を形成し、画素部形成領域２のドレイン電極32上に
コンタクトホール38を形成し、画素部形成領域２の層間
絶縁膜37上にＩＴＯ（IndiumTin Oxide）などの透明電
極で形成された画素電極41を形成し、薄膜トランジスタ
アレイ基板１が完成する。
【００２５】そして、図示しない対向電極が形成された
対向基板を、この薄膜トランジスタアレイ基板１に対向
させ、これら薄膜トランジスタアレイ基板１および対向
基板間に液晶を挟持させて液晶表示装置を形成する。
対向基板を、この薄膜トランジスタアレイ基板１に対向
させ、これら薄膜トランジスタアレイ基板１および対向
基板間に液晶を挟持させて液晶表示装置を形成する。
【００２６】次に、上記実施の形態の製造方法について
説明する。
説明する。
【００２７】まず、ガラス基板11上にプラズマＣＶＤ装
置によって５００オングストロームの膜厚で窒化膜12お
よび３０００オングストロームの膜厚で酸化膜13を積層
して成膜してアンダーコート層14を形成し、このアンダ
ーコート層14上にたとえば６００オングストロームの非
晶質シリコンを成膜する。
置によって５００オングストロームの膜厚で窒化膜12お
よび３０００オングストロームの膜厚で酸化膜13を積層
して成膜してアンダーコート層14を形成し、このアンダ
ーコート層14上にたとえば６００オングストロームの非
晶質シリコンを成膜する。
【００２８】続いて、５００℃で１時間アニールし、非
晶質シリコン中の水素を脱離させる。そして、この非晶
質シリコン膜の画素部形成領域２上にレジストのパター
ンを形成し、駆動回路形成領域３の露出した非晶質シリ
コン膜をたとえばＯ2 プラズマにより非晶質シリコン膜
の表面の１０％程度の膜厚分を酸化させる。
晶質シリコン中の水素を脱離させる。そして、この非晶
質シリコン膜の画素部形成領域２上にレジストのパター
ンを形成し、駆動回路形成領域３の露出した非晶質シリ
コン膜をたとえばＯ2 プラズマにより非晶質シリコン膜
の表面の１０％程度の膜厚分を酸化させる。
【００２９】その後、レジストおよび非晶質シリコン膜
上に形成した酸化膜を除去すると、画素部形成領域２の
非晶質シリコン膜の膜厚が６００オングストローム、駆
動回路形成領域３の非晶質シリコン膜の膜厚が約５４０
オングストロームで形成される。
上に形成した酸化膜を除去すると、画素部形成領域２の
非晶質シリコン膜の膜厚が６００オングストローム、駆
動回路形成領域３の非晶質シリコン膜の膜厚が約５４０
オングストロームで形成される。
【００３０】そして、レーザ照射によって多結晶シリコ
ン膜21，22を形成し、非晶質シリコン膜の膜厚が異なる
画素部形成領域２および駆動回路形成領域３で、同一の
エネルギ密度のレーザ照射でも膜厚が異なることで選択
的に多結晶シリコンの粒径を異ならせることができる。
ン膜21，22を形成し、非晶質シリコン膜の膜厚が異なる
画素部形成領域２および駆動回路形成領域３で、同一の
エネルギ密度のレーザ照射でも膜厚が異なることで選択
的に多結晶シリコンの粒径を異ならせることができる。
【００３１】ここで、図３に、３４０ｍＪ／ｃｍ2 の照
射エネルギにて９５％オーバラップさせて２０回照射し
た条件でエキシマレーザアニールをした場合の、非晶質
シリコンの膜厚と平均結晶粒径の関係を示す。すなわ
ち、非晶質シリコンの膜厚が５００オングストローム程
度の場合に多結晶シリコンの結晶粒径が一番大きくな
り、膜厚が厚くなるに従って多結晶シリコンの結晶粒径
が小さくなる。
射エネルギにて９５％オーバラップさせて２０回照射し
た条件でエキシマレーザアニールをした場合の、非晶質
シリコンの膜厚と平均結晶粒径の関係を示す。すなわ
ち、非晶質シリコンの膜厚が５００オングストローム程
度の場合に多結晶シリコンの結晶粒径が一番大きくな
り、膜厚が厚くなるに従って多結晶シリコンの結晶粒径
が小さくなる。
【００３２】そして、この３４０ｍＪ／ｃｍ2 の単一の
照射エネルギで、非晶質シリコン膜の膜厚が６００オン
グストロームの画素部形成領域２の多結晶シリコン膜で
は平均結晶粒径が０．２６μｍ以下となり、非晶質シリ
コン膜の膜厚が約５４０オングストロームの駆動回路形
成領域３の多結晶シリコン膜では平均結晶粒径が０．６
μｍとなる。さらに、このようにエキシマレーザアニー
ルにて多結晶シリコン膜を形成した後、それぞれを素子
分離して多結晶シリコン膜21，22を形成する。
照射エネルギで、非晶質シリコン膜の膜厚が６００オン
グストロームの画素部形成領域２の多結晶シリコン膜で
は平均結晶粒径が０．２６μｍ以下となり、非晶質シリ
コン膜の膜厚が約５４０オングストロームの駆動回路形
成領域３の多結晶シリコン膜では平均結晶粒径が０．６
μｍとなる。さらに、このようにエキシマレーザアニー
ルにて多結晶シリコン膜を形成した後、それぞれを素子
分離して多結晶シリコン膜21，22を形成する。
【００３３】さらに、プラズマＣＶＤ法によって酸化膜
のゲート絶縁膜23を形成し、このゲート絶縁膜23上にゲ
ート電極24，25を形成する。
のゲート絶縁膜23を形成し、このゲート絶縁膜23上にゲ
ート電極24，25を形成する。
【００３４】そして、ゲート電極24，25をマスクとして
自己整合で多結晶シリコン膜21，22にｐ型あるいはｎ型
のイオンを打ち込み、ソース領域21s ，22s およびドレ
イン領域21d ，22d を形成する。
自己整合で多結晶シリコン膜21，22にｐ型あるいはｎ型
のイオンを打ち込み、ソース領域21s ，22s およびドレ
イン領域21d ，22d を形成する。
【００３５】さらに、ゲート電極24，25上に層間絶縁膜
26を成膜し、ソース領域21s ，22sおよびドレイン領域2
1d ，22d の抵抗を下げる目的でエキシマレーザアニー
ル処理する。そして、層間絶縁膜26およびゲート絶縁膜
23の所定の箇所にコンタクトホール27，28，33，34を形
成し、これらコンタクトホール27，33を介して多結晶シ
リコン膜21，22のソース領域21s ，22s にソース電極3
1，35をオーミック接触させ、また、コンタクトホール2
8，34を介して多結晶シリコン膜21，22のドレイン領域2
1d ，22d にドレイン電極32，36をオーミック接触させ
る。
26を成膜し、ソース領域21s ，22sおよびドレイン領域2
1d ，22d の抵抗を下げる目的でエキシマレーザアニー
ル処理する。そして、層間絶縁膜26およびゲート絶縁膜
23の所定の箇所にコンタクトホール27，28，33，34を形
成し、これらコンタクトホール27，33を介して多結晶シ
リコン膜21，22のソース領域21s ，22s にソース電極3
1，35をオーミック接触させ、また、コンタクトホール2
8，34を介して多結晶シリコン膜21，22のドレイン領域2
1d ，22d にドレイン電極32，36をオーミック接触させ
る。
【００３６】また、これらソース電極31，35およびドレ
イン電極32，36を含む層間絶縁膜26上に、層間絶縁膜37
を形成し、この層間絶縁膜37にコンタクトホール38を形
成し、層間絶縁膜37上に画素電極41を形成してドレイン
電極32に画素電極41を接触させ、画素電極41を所定の形
状に加工し、薄膜トランジスタアレイ基板１を完成す
る。
イン電極32，36を含む層間絶縁膜26上に、層間絶縁膜37
を形成し、この層間絶縁膜37にコンタクトホール38を形
成し、層間絶縁膜37上に画素電極41を形成してドレイン
電極32に画素電極41を接触させ、画素電極41を所定の形
状に加工し、薄膜トランジスタアレイ基板１を完成す
る。
【００３７】そして、薄膜トランジスタアレイ基板１に
対向基板を重ね合わせ、液晶を注入して貼り合わせるこ
とで液晶表示装置が完成する。
対向基板を重ね合わせ、液晶を注入して貼り合わせるこ
とで液晶表示装置が完成する。
【００３８】なお、上記実施の形態では、レジストされ
ずに露出した非晶質シリコン膜を酸化させる際に、Ｏ2
プラズマにより酸化させて酸化膜を形成したが、オゾン
プラズマあるいはＯ2 を主成分とするガスによるプラズ
マ処理またはオゾン水処理によって酸化させても同様の
効果を得ることができる。
ずに露出した非晶質シリコン膜を酸化させる際に、Ｏ2
プラズマにより酸化させて酸化膜を形成したが、オゾン
プラズマあるいはＯ2 を主成分とするガスによるプラズ
マ処理またはオゾン水処理によって酸化させても同様の
効果を得ることができる。
【００３９】また、非晶質シリコン膜の２種の膜厚での
それぞれの平均結晶粒径は、エキシマレーザアニールす
る際の照射エネルギおよび照射回数により異なるが、駆
動回路形成領域３の非晶質シリコン膜を酸化させて膜減
りさせる厚さは、画素部形成領域２の非晶質シリコン膜
の膜厚の５％〜２０％であることが望ましい。
それぞれの平均結晶粒径は、エキシマレーザアニールす
る際の照射エネルギおよび照射回数により異なるが、駆
動回路形成領域３の非晶質シリコン膜を酸化させて膜減
りさせる厚さは、画素部形成領域２の非晶質シリコン膜
の膜厚の５％〜２０％であることが望ましい。
【００４０】さらに、非晶質シリコン膜を酸化させる工
程を５００℃でアニールする前に行なったが、５００℃
でアニールした後でもよい。
程を５００℃でアニールする前に行なったが、５００℃
でアニールした後でもよい。
【００４１】また、非晶質シリコン膜を酸化させた後、
非晶質シリコン膜上に形成したレジストをマスクとして
たとえばボロンイオンまたはリンイオンを打ち込むこと
で画素部形成領域２の画素部用薄膜トランジスタ15と駆
動回路形成領域３の駆動部用薄膜トランジスタ16とでそ
れぞれ閾値電圧を独立に制御して設定できる。
非晶質シリコン膜上に形成したレジストをマスクとして
たとえばボロンイオンまたはリンイオンを打ち込むこと
で画素部形成領域２の画素部用薄膜トランジスタ15と駆
動回路形成領域３の駆動部用薄膜トランジスタ16とでそ
れぞれ閾値電圧を独立に制御して設定できる。
【００４２】上述のように、画素部形成領域２と駆動回
路形成領域３とで、結晶性、すなわち結晶状態の異なっ
た多結晶シリコンを作製することにより、それぞれ要求
される特性の画素部用薄膜トランジスタ15および駆動部
用薄膜トランジスタ16を作製することが可能となり、コ
ントラストの高い高品位な画像表示を実現できる。すな
わち、画素部形成領域２の画素部用薄膜トランジスタ15
では電界効果移動度を小さくしてリーク電流を小さく
し、駆動回路形成領域３の駆動部用薄膜トランジスタ16
では電界効果移動度を高くし、液晶表示装置は高品位な
画像表示を実現できる。
路形成領域３とで、結晶性、すなわち結晶状態の異なっ
た多結晶シリコンを作製することにより、それぞれ要求
される特性の画素部用薄膜トランジスタ15および駆動部
用薄膜トランジスタ16を作製することが可能となり、コ
ントラストの高い高品位な画像表示を実現できる。すな
わち、画素部形成領域２の画素部用薄膜トランジスタ15
では電界効果移動度を小さくしてリーク電流を小さく
し、駆動回路形成領域３の駆動部用薄膜トランジスタ16
では電界効果移動度を高くし、液晶表示装置は高品位な
画像表示を実現できる。
【００４３】
【発明の効果】本発明によれば、駆動部用薄膜トランジ
スタは通常の電界効果移動度の高いものとし、低リーク
電流が要求される画素部薄膜トランジスタはリーク電流
の小さいものとし、表示品質を向上できる。
スタは通常の電界効果移動度の高いものとし、低リーク
電流が要求される画素部薄膜トランジスタはリーク電流
の小さいものとし、表示品質を向上できる。
【００４４】また、本発明によれば、非晶質シリコンの
膜厚を異ならせることにより、また、結晶化の際に非晶
質シリコンの膜厚が異なることにより、それぞれ性質の
異なる薄膜トランジスタを容易に形成できる。
膜厚を異ならせることにより、また、結晶化の際に非晶
質シリコンの膜厚が異なることにより、それぞれ性質の
異なる薄膜トランジスタを容易に形成できる。
【図１】本発明の液晶表示装置の一実施の形態の薄膜ト
ランジスタアレイ基板を示す断面図である。
ランジスタアレイ基板を示す断面図である。
【図２】同上薄膜トランジスタアレイ基板を示す平面図
である。
である。
【図３】同上非晶質シリコン膜厚と平均結晶粒径との関
係を示すグラフである。
係を示すグラフである。
２ 画素部形成領域 ３ 駆動回路形成領域 11 絶縁透光性基板としてのガラス基板 15，16 薄膜トランジスタ
Claims (8)
- 【請求項１】 絶縁透光性基板と、 この絶縁透光性基板上に形成された多結晶シリコンの駆
動部用薄膜トランジスタを有する駆動回路形成領域と、 前記絶縁透光性基板上に形成され前記駆動部用薄膜トラ
ンジスタよりリーク電流の小さい多結晶シリコンの画素
部用薄膜トランジスタを有する画素部形成領域とを具備
したことを特徴とする液晶表示装置。 - 【請求項２】 画素部用トランジスタおよび駆動部用薄
膜トランジスタは、平均粒径および膜厚の少なくともい
ずれかが異なることを特徴とした請求項１記載の液晶表
示装置。 - 【請求項３】 画素部用薄膜トランジスタは、平均粒径
が０．１μｍないし０．３μｍで、 駆動部用薄膜トランジスタは、平均粒径が０．５μｍな
いし２．０μｍであることを特徴とする請求項１または
２記載の液晶表示装置。 - 【請求項４】 駆動部用薄膜トランジスタの多結晶シリ
コンの膜厚は、画素部用薄膜トランジスタの多結晶シリ
コンの膜厚の８０％〜９５％であることを特徴とする請
求項１ないし３いずれか記載の液晶表示装置。 - 【請求項５】 絶縁透光性基板上に非晶質シリコン膜を
成膜する工程と、 この非晶質シリコン膜に所望の形状のレジストのパター
ンを形成する工程と、 このレジストをマスクとして非晶質シリコン膜の表面を
酸化させる工程と、 前記レジストおよび非晶質シリコン膜表面に形成された
酸化膜を除去し非晶質シリコン膜の膜厚を異ならせる工
程と、 前記非晶質シリコン膜を結晶化する工程とを具備したこ
とを特徴とする液晶表示装置の製造方法。 - 【請求項６】 非晶質シリコン上のレジストは、画素部
形成領域に形成されることを特徴とする請求項５記載の
液晶表示装置の製造方法。 - 【請求項７】 非晶質シリコン膜の酸化量は、非晶質シ
リコン膜の膜厚の５％〜２０％であることを特徴とする
請求項５または６記載の液晶表示装置の製造方法。 - 【請求項８】 Ｏ2 プラズマ、オゾンプラズマおよびオ
ゾン水処理の少なくともいずれかにより非晶質シリコン
膜を酸化させることを特徴とする請求項５ないし７いず
れか記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6901198A JPH11265000A (ja) | 1998-03-18 | 1998-03-18 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6901198A JPH11265000A (ja) | 1998-03-18 | 1998-03-18 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11265000A true JPH11265000A (ja) | 1999-09-28 |
Family
ID=13390234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6901198A Pending JPH11265000A (ja) | 1998-03-18 | 1998-03-18 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11265000A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353236A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | ポリシリコン薄膜トランジスタの製造方法 |
| US6798476B2 (en) | 2000-05-25 | 2004-09-28 | Seiko Epson Corporation | Liquid crystal device, method for making the same, and electronic apparatus |
| KR100549760B1 (ko) * | 2002-01-30 | 2006-02-08 | 산요덴키가부시키가이샤 | 반도체 표시 장치 및 그 제조 방법 |
| US7078274B2 (en) | 2001-03-30 | 2006-07-18 | Sanyo Electric Co., Ltd. | Method of forming active matrix type display including a metal layer having a light shield function |
| CN100364037C (zh) * | 2002-09-25 | 2008-01-23 | 株式会社液晶先端技术开发中心 | 半导体装置、退火方法、退火装置和显示装置 |
| CN100423043C (zh) * | 2004-04-21 | 2008-10-01 | 统宝光电股份有限公司 | 平面显示器面板构造与制造方法 |
| US8441049B2 (en) | 2003-07-16 | 2013-05-14 | Samsung Display Co., Ltd. | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same |
-
1998
- 1998-03-18 JP JP6901198A patent/JPH11265000A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798476B2 (en) | 2000-05-25 | 2004-09-28 | Seiko Epson Corporation | Liquid crystal device, method for making the same, and electronic apparatus |
| US6831717B2 (en) | 2000-05-25 | 2004-12-14 | Seiko Epson Corporation | Liquid crystal device, method for making the same, and electronic apparatus |
| US7078274B2 (en) | 2001-03-30 | 2006-07-18 | Sanyo Electric Co., Ltd. | Method of forming active matrix type display including a metal layer having a light shield function |
| JP2002353236A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | ポリシリコン薄膜トランジスタの製造方法 |
| KR100549760B1 (ko) * | 2002-01-30 | 2006-02-08 | 산요덴키가부시키가이샤 | 반도체 표시 장치 및 그 제조 방법 |
| CN100364037C (zh) * | 2002-09-25 | 2008-01-23 | 株式会社液晶先端技术开发中心 | 半导体装置、退火方法、退火装置和显示装置 |
| US8441049B2 (en) | 2003-07-16 | 2013-05-14 | Samsung Display Co., Ltd. | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same |
| US8987120B2 (en) | 2003-07-16 | 2015-03-24 | Samsung Display Co., Ltd. | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same |
| CN100423043C (zh) * | 2004-04-21 | 2008-10-01 | 统宝光电股份有限公司 | 平面显示器面板构造与制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712495A (en) | Semiconductor device including active matrix circuit | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| JP2001007342A (ja) | 半導体装置およびその作製方法 | |
| JPH05267667A (ja) | 半導体装置とその作製方法 | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| CN1637474B (zh) | 液晶显示器件及其制造方法 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JPH04362616A (ja) | アクティブマトリクスパネル | |
| JP2002359252A (ja) | 平面表示装置及びその製造方法 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JP4249886B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4104888B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP4514862B2 (ja) | 半導体装置の作製方法 | |
| JPH07263698A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10133231A (ja) | 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP3749328B2 (ja) | 薄膜トランジスタの製造方法及び液晶ディスプレイの製造方法 | |
| JP2761496B2 (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JPH09107107A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置 | |
| JPH10200115A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3676289B2 (ja) | 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 |