JPH0279610A - アクティブフィルタ - Google Patents
アクティブフィルタInfo
- Publication number
- JPH0279610A JPH0279610A JP23208588A JP23208588A JPH0279610A JP H0279610 A JPH0279610 A JP H0279610A JP 23208588 A JP23208588 A JP 23208588A JP 23208588 A JP23208588 A JP 23208588A JP H0279610 A JPH0279610 A JP H0279610A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- output
- gain
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路素子として利用する。本発明は高周波
帯(VHF帯またはUHF帯)で利用できるアクティブ
フィルタに関する。
帯(VHF帯またはUHF帯)で利用できるアクティブ
フィルタに関する。
本発明は、増幅器の出力と入力との間に周波数選択性の
正帰還回路を接続したアクティブフィルタにおいて、そ
の増幅器の利得を直流負帰還により制御することにより
、高い周波数まで安定に動作するアクティブフィルタを
得るものである。
正帰還回路を接続したアクティブフィルタにおいて、そ
の増幅器の利得を直流負帰還により制御することにより
、高い周波数まで安定に動作するアクティブフィルタを
得るものである。
古くから知られたフィルタは、インダクタンスや容量を
組み合わせたものであるがインダクタンスを含むものは
集積回路化が困難である。このため、比較的低い周波数
帯(IMHz以下)では、トランジスタ、容量、抵抗等
で構成されインダクタンスを使用しないアクティブフィ
ルタが実用化され非常に広範囲に使用されるようになっ
た。
組み合わせたものであるがインダクタンスを含むものは
集積回路化が困難である。このため、比較的低い周波数
帯(IMHz以下)では、トランジスタ、容量、抵抗等
で構成されインダクタンスを使用しないアクティブフィ
ルタが実用化され非常に広範囲に使用されるようになっ
た。
アクティブフィルタは大別して、(1〕正帰還型、(2
)負帰還型、(3)演算型がある。正帰還型は増幅器に
帰還ループを設け、特定の周波数で正帰還となるように
この帰還ループを設定して、その周波数で選択的に利得
を得る回路である。負帰還型は同様に帰還ループを特定
の周波数で負帰還となるように設定して周波数選択性を
得るものである。演算型はフィルタとしての伝達関数を
微分方程式で表現し、これをアナログ計算機の原理によ
り演算回路を構成するもので、多数の積分回路および微
分回路の組合せにより構成されるものである。
)負帰還型、(3)演算型がある。正帰還型は増幅器に
帰還ループを設け、特定の周波数で正帰還となるように
この帰還ループを設定して、その周波数で選択的に利得
を得る回路である。負帰還型は同様に帰還ループを特定
の周波数で負帰還となるように設定して周波数選択性を
得るものである。演算型はフィルタとしての伝達関数を
微分方程式で表現し、これをアナログ計算機の原理によ
り演算回路を構成するもので、多数の積分回路および微
分回路の組合せにより構成されるものである。
負帰還型は十分な周波数選択性を得るため、増幅器には
十分利得の高いものが必要である。一般に、利得が高く
なると高周波帯域外で増幅器の位相推移が大きくなり安
定な負帰還ループを構成することが困難となる。これは
特に利用周波数が高い場合に顕著である。演算型につい
ても高い周波数帯までの動作には限度がある。このよう
に、負帰還型や演算型は高い周波数帯のものには適しな
い。
十分利得の高いものが必要である。一般に、利得が高く
なると高周波帯域外で増幅器の位相推移が大きくなり安
定な負帰還ループを構成することが困難となる。これは
特に利用周波数が高い場合に顕著である。演算型につい
ても高い周波数帯までの動作には限度がある。このよう
に、負帰還型や演算型は高い周波数帯のものには適しな
い。
一方、正帰還型は増幅器の利得として十数dBはどで十
分であり、また現在のモノリシック技術によってこの程
度の利得は容易に得られるようになっており、小形のフ
ィルタとしては最も実用性が高い。
分であり、また現在のモノリシック技術によってこの程
度の利得は容易に得られるようになっており、小形のフ
ィルタとしては最も実用性が高い。
しかし、正帰還型アクティブフィルタにおいては、動作
の安定度について以下のような問題点があり、従来は高
い周波数では実用化されていなかった。すなわち、第2
図に従来例の2次帯域通過フィルタを正帰還型で実現し
た場合の構成を示す。
の安定度について以下のような問題点があり、従来は高
い周波数では実用化されていなかった。すなわち、第2
図に従来例の2次帯域通過フィルタを正帰還型で実現し
た場合の構成を示す。
この正帰還型アクティブフィルタでの良好度Qは次式が
示される。
示される。
ただし、R,=R2=R3=R,C2=C,=C。
であり、Kは増幅器の利得である。
上記(1)式により、高いQ値を得ようとすると増幅器
の利得Kを5に近付ける必要がある。またこの場合には
、利得にの若干の変動にQ値が大きく影響を受ける。ま
た、極端な場合は増幅器Kが5より大きくなると回路が
発振をおこすなど不安定である。
の利得Kを5に近付ける必要がある。またこの場合には
、利得にの若干の変動にQ値が大きく影響を受ける。ま
た、極端な場合は増幅器Kが5より大きくなると回路が
発振をおこすなど不安定である。
これを改善するために増幅器自体に十分大きな負帰還を
かけその利得の変動を小さくする方法が採られているが
、この場合には、前に述べた負帰還型のフィルタの場合
と同様の問題が生じて、実用的には100 MHz以上
の高周波帯で安定な増幅器を得ることが困難であった。
かけその利得の変動を小さくする方法が採られているが
、この場合には、前に述べた負帰還型のフィルタの場合
と同様の問題が生じて、実用的には100 MHz以上
の高周波帯で安定な増幅器を得ることが困難であった。
本発明は、上記のような問題点を解決するもので非常に
利得安定性の高い増幅器を実現し、高い周波数において
十分Qの高いモノリシック化アクティブフィルタを提供
することを目的とする。
利得安定性の高い増幅器を実現し、高い周波数において
十分Qの高いモノリシック化アクティブフィルタを提供
することを目的とする。
アクティブフィルタを構成する増幅器の出力端に抵抗分
割回路を設け、この抵抗分割回路の出力端と入力端とに
それぞれレベル検出回路を設け、この検出回路の検出出
力で増幅器の利得を制御し増幅器の利得を安定化するこ
とができる。
割回路を設け、この抵抗分割回路の出力端と入力端とに
それぞれレベル検出回路を設け、この検出回路の検出出
力で増幅器の利得を制御し増幅器の利得を安定化するこ
とができる。
本発明は、高周波増幅器(A)と、この増幅器の出力と
入力との間に接続された周波数選択性の正帰還回路(F
)とを備えたアクティブフィルタにおいて、 前記増幅器として、制御端子(C)に与えられる直流制
御信号によりその増幅利得を制御できる直流制御形の増
幅器を用い、その増幅器の出力回路に抵抗分割回路(R
1、R2)を設け、この抵抗分割回路の出力電圧を整流
する第一の整流回路(DI )と、前記増幅器の入力電
圧を整流する第二の整流回路(D2)と、前記第一の整
流回路の出力および前記第二の整流回路の出力の差分に
対応する直流信号を負帰還直流制御信号として前記制御
端子(C)に与える回路(B)とを備えたことを特徴と
する。
入力との間に接続された周波数選択性の正帰還回路(F
)とを備えたアクティブフィルタにおいて、 前記増幅器として、制御端子(C)に与えられる直流制
御信号によりその増幅利得を制御できる直流制御形の増
幅器を用い、その増幅器の出力回路に抵抗分割回路(R
1、R2)を設け、この抵抗分割回路の出力電圧を整流
する第一の整流回路(DI )と、前記増幅器の入力電
圧を整流する第二の整流回路(D2)と、前記第一の整
流回路の出力および前記第二の整流回路の出力の差分に
対応する直流信号を負帰還直流制御信号として前記制御
端子(C)に与える回路(B)とを備えたことを特徴と
する。
前記増幅器の設定利得をKとするとき、抵抗分割回路の
分割比はほぼKとすることがよい。
分割比はほぼKとすることがよい。
第1図は本発明実施例回路の構成図である。この回路は
、高周波増幅器Aと、この増幅器Aの出力と入力との間
に接続された周波数選択性の正帰還回路Fとを備えたア
クティブフィルタである。
、高周波増幅器Aと、この増幅器Aの出力と入力との間
に接続された周波数選択性の正帰還回路Fとを備えたア
クティブフィルタである。
増幅器Aは制御端子Cに与えられる直流制御信号により
その増幅利得を制御する手段を含む直流制御形の増幅器
である。
その増幅利得を制御する手段を含む直流制御形の増幅器
である。
増幅器Aの出力回路に二つの抵抗器R1およびR2によ
り構成された抵抗分割回路が接続され、この抵抗分割回
路の出力電圧を整流する第一の整流回路D1 と、増幅
器Aの入力電圧を整流する第二の整流回路D2と、第一
の整流回路の出力および第二の整流回路の出力の差分に
対応する直流信号を負帰還直流制御信号となる位相で前
記制御端子Cに与えるバッファ回路Bとを備える。
り構成された抵抗分割回路が接続され、この抵抗分割回
路の出力電圧を整流する第一の整流回路D1 と、増幅
器Aの入力電圧を整流する第二の整流回路D2と、第一
の整流回路の出力および第二の整流回路の出力の差分に
対応する直流信号を負帰還直流制御信号となる位相で前
記制御端子Cに与えるバッファ回路Bとを備える。
この構成の回路では抵抗器R1およびR2による抵抗分
割回路の分割比をKとすると、増幅器Aの利得はほぼK
になるように制御される。
割回路の分割比をKとすると、増幅器Aの利得はほぼK
になるように制御される。
分割比1/には次式で表される。
モノリシックICのように二つの抵抗が同一のプロセス
で製作される場合にはこの二つの抵抗の比は高精度で保
たれる。すなわち、(R2/R1)は一定に保たれるか
ら、1/にの値はプロセスの変動や使用時の環境変化に
対しても影響を受けない。また、二つの整流回路り、、
D2は例えばダイオードで構成できるが、この二つのダ
イオードはモノリシックICで製作された場合その特性
はほぼ同一のものが得られる。さらにほぼ同じレベルが
入力されるのであるから整流回路としてのリニアリティ
は問題とならない。したがって高い精度で二つの整流回
路の各入力レベルが等しくなるように制御される。
で製作される場合にはこの二つの抵抗の比は高精度で保
たれる。すなわち、(R2/R1)は一定に保たれるか
ら、1/にの値はプロセスの変動や使用時の環境変化に
対しても影響を受けない。また、二つの整流回路り、、
D2は例えばダイオードで構成できるが、この二つのダ
イオードはモノリシックICで製作された場合その特性
はほぼ同一のものが得られる。さらにほぼ同じレベルが
入力されるのであるから整流回路としてのリニアリティ
は問題とならない。したがって高い精度で二つの整流回
路の各入力レベルが等しくなるように制御される。
以上により、増幅器Aの利得はほぼ抵抗分割回路の分割
比Kに等しく高精度で安定化することができる。したが
って、前述の説明のように回路が発振寸前で動作するこ
ととなる高いQを得る場合でも安定な動作が実現できる
。また、何らかの原因で増幅器への利得が異常に高くな
るような場合でも、本回路は増幅器Aの利得を低下する
ように動作させ、結果的に発振が抑圧される。
比Kに等しく高精度で安定化することができる。したが
って、前述の説明のように回路が発振寸前で動作するこ
ととなる高いQを得る場合でも安定な動作が実現できる
。また、何らかの原因で増幅器への利得が異常に高くな
るような場合でも、本回路は増幅器Aの利得を低下する
ように動作させ、結果的に発振が抑圧される。
第1図に示す回路では、第一の整流回路の出力および第
二の整流回路の出力の差分に対応する直流信号を負帰還
直流制御信号となる位相で前記制御端子Cに与える回路
をバッファ回路として説明したが、この回路は直流制御
ループを形成する回路であり、増幅器、濾波器、積分器
、レベル変換器その他を含む構成として、所望の制御特
性を実現することができる。
二の整流回路の出力の差分に対応する直流信号を負帰還
直流制御信号となる位相で前記制御端子Cに与える回路
をバッファ回路として説明したが、この回路は直流制御
ループを形成する回路であり、増幅器、濾波器、積分器
、レベル変換器その他を含む構成として、所望の制御特
性を実現することができる。
また第1図の回路では、正帰還回路Fには一例として第
2図従来例に対応するCR回路を示したが、この正帰還
回路Fは実現するアクティブフィルタの特性に対応して
任意に設計される性質のものである。
2図従来例に対応するCR回路を示したが、この正帰還
回路Fは実現するアクティブフィルタの特性に対応して
任意に設計される性質のものである。
また第1図の回路では二つの整流回路り、およ イびD
2をそれぞれ単一のダイオードとして図示したが、それ
ぞれピーク検出回路その他高度な回路として実現するこ
とができる。この場合に整流回路で直流利得を有するよ
うに設定することもできる。
2をそれぞれ単一のダイオードとして図示したが、それ
ぞれピーク検出回路その他高度な回路として実現するこ
とができる。この場合に整流回路で直流利得を有するよ
うに設定することもできる。
以上説明したように、本発明ではアクティブフィルタの
主増幅器となる増幅器に、利用周波数帯で大きい負帰還
を施す必要がなくなるから、利用周波数帯域より高い周
波数帯における位相推移を配慮する必要がなくなる。し
たがって従来回路に比べて同一の高周波特性の増幅器を
用いて高い利用周波数帯域のアクティブフィルタが実現
できる。
主増幅器となる増幅器に、利用周波数帯で大きい負帰還
を施す必要がなくなるから、利用周波数帯域より高い周
波数帯における位相推移を配慮する必要がなくなる。し
たがって従来回路に比べて同一の高周波特性の増幅器を
用いて高い利用周波数帯域のアクティブフィルタが実現
できる。
また、増幅器を直流負帰還により安定に動作させるから
、発振に対する余裕を小さくすることができ、高いQ値
の回路を実現することができる。本発明の回路は直流負
帰還回路を含むのでモノリシック集積回路により実現す
るに適している。
、発振に対する余裕を小さくすることができ、高いQ値
の回路を実現することができる。本発明の回路は直流負
帰還回路を含むのでモノリシック集積回路により実現す
るに適している。
第1図は本発明実施例回路の構成図。
第2図は従来例回路の構成図。
A・・・増幅器、F・・・正帰還回路、B・・・バッフ
ァ回路、C・・・増幅器の利得制御信号の入力端子、D
l、D2・・・整流回路。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝 第2図 n
ァ回路、C・・・増幅器の利得制御信号の入力端子、D
l、D2・・・整流回路。 特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝 第2図 n
Claims (1)
- 【特許請求の範囲】 1、高周波増幅器(A)と、この増幅器の出力と入力と
の間に接続された周波数選択性の正帰還回路(F)とを
備えたアクティブフィルタにおいて、前記増幅器は制御
端子(C)に与えられる直流制御信号によりその増幅利
得を制御する手段を含み、 前記増幅器の出力回路に接続された抵抗分割回路(R_
1、R_2)と、 この抵抗分割回路の出力電圧を整流する第一の整流回路
(D_1)と、 前記増幅器の入力電圧を整流する第二の整流回路(D_
2)と、 前記第一の整流回路の出力および前記第二の整流回路の
出力の差分に対応する直流信号を負帰還直流制御信号と
して前記制御端子(C)に与える回路(B)と を備えたことを特徴とするアクティブフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23208588A JPH0279610A (ja) | 1988-09-16 | 1988-09-16 | アクティブフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23208588A JPH0279610A (ja) | 1988-09-16 | 1988-09-16 | アクティブフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0279610A true JPH0279610A (ja) | 1990-03-20 |
Family
ID=16933763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23208588A Pending JPH0279610A (ja) | 1988-09-16 | 1988-09-16 | アクティブフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0279610A (ja) |
-
1988
- 1988-09-16 JP JP23208588A patent/JPH0279610A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0550128B1 (en) | Voltage controlled component | |
| JPH0279610A (ja) | アクティブフィルタ | |
| SU832703A1 (ru) | Избирательный усилитель | |
| CN118554884A (zh) | 一种时钟电路及电子系统 | |
| US3399277A (en) | Signal translating circuit | |
| JPH04323906A (ja) | 電圧制御発振システム | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| GB781374A (en) | Improvements in or relating to resonant electronic circuits | |
| JPH0370202A (ja) | 圧電発振器 | |
| JP2963697B2 (ja) | 発振回路 | |
| JP2568571B2 (ja) | 帯域除去周波数制御装置 | |
| JPS587472Y2 (ja) | 録音バイアス回路 | |
| JPH03258103A (ja) | 圧電発振器 | |
| US20070229174A1 (en) | Calibration loop, filter circuit and related method capable of automatically adjusting center frequency of a filter | |
| JPH05300029A (ja) | 自動送信電力制御回路の電力増幅器バイアス回路 | |
| JPS6238323Y2 (ja) | ||
| US4652835A (en) | Gain control bandpass LCR filter with variable bandwidth | |
| JPH01125106A (ja) | Fm復調回路 | |
| JPS6316167Y2 (ja) | ||
| JPH056363B2 (ja) | ||
| JPS58101512A (ja) | 自動電力制御回路 | |
| JPS6333365Y2 (ja) | ||
| JPS63204904A (ja) | 高周波発振装置 | |
| JPS625362B2 (ja) | ||
| JPS6031303Y2 (ja) | 同調回路 |