JPH0282294A - マトリクス表示装置のデータドライバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 液晶、ＥＬ等の表示媒体を直交配置したデータバスとス
キャンバスとの間に介在して設けたマトリクス表示パネ
ルに、データ電圧を印加する為のマトリクス表示装置の
データドライバに関し、白黒表示等の為の順次サンプリ
ングと、カラー表示の為のＲ，Ｇ、Ｂ信号の同時サンプ
リングとの何れにも適用可能とすることを目的とし、デ
ータバスとスキャンバスとを直交配置したマトリクス表
示パネルの前記データバスにデータ電圧を印加するマト
リクス表示装置のデータドライバに於いて、シフトデー
タをシフトクロック信号に促ってシフトし、前記データ
バス対応のシフト出力信号を順次出力するシフトレジス
タと、前記データバス対応に表示データをサンプリング
して前記データ電圧を出力するサンプルボールド回路と
、前記シフトレジスタのシフト出力信号と３個の制御信
号とが加えられ、前記シフトデータの長さと前記３個の
制御信号のタイミングとに従ったサンプリングタイミン
グ信号を、前記サンプルホールド回路に加えるタイミン
グ選択回路とを設けて構成した。

〔産業上の利用分野〕

本発明は、液晶、ＥＬ等の表示媒体を直交配置したデー
タバスとスキャンバスとの間に介在して設けたマトリク
ス表示パネルに、データ電圧を印加する為のマトリクス
表示装置のデータドライバに関するものである。

現在、市販されている小型液晶カラーテレビ受像機に於
いては、直交配置したデータバスとスキャンバスとの間
に液晶を封入し、且つカラーフィルタを設けたマトリク
ス表示パネルが使用されている。このようなマトリクス
表示パネルは、表示容量の増大と大型化とが期待されて
おり、又コンピュータの表示端末装置としての適用も考
えられている。従って、各種の用途に対して表示品質を
確保できるデータドライバが必要となる。

〔従来の技術〕

ＮＴＳＣ規格によるビデオ信号は、例えば、第１４図に
示すように、輝度信号と色差信号と同期信号とが複合さ
れた信号であり、このビデオ信号を分離、復調すると、
例えば、第１５図に示すような同期信号ＳＹＮと、Ｒ（
赤）、Ｇ（緑）、Ｂ（青）の輝度信号とに分離される。

そして、Ｒ十〇＋Ｂで示す場合は白色表示となる。又コ
ンピュータ等から出力されるビデオ信号は、文字或いは
グラフィック表示を行うものであり、通常は、第１５図
に示すように、同期信号ＳＹＮとＲ，Ｇ。

Ｂ信号とからなるものである。

液晶表示パネルのようなマトリクス表示パネルを用いた
場合は、同期信号ＳＹＮに従ってスキャンバスを順次走
査し、１走査期間内のＲ，Ｇ、Ｂ信号′をサンプルホー
ルドしたデータ電圧をデータバスに印加するもので、第
１６図はデータ電圧を出力する為の従来例のデータドラ
イバの要部ブロック図を示す。同図に於いて、８１はト
ランジスタ等からなるサンプリングスイッチ、８２はホ
ールド用のコンデンサ、８３はバッファ回路、８４はシ
フトレジスタ、８５はサンプルホールド回路８６はレベ
ルコンバータ、８７はアナログバッファ回路、Ｑ１〜Ｑ
ｎはマトリクス表示パネルの１本のデータバスに接続さ
れる出力端子、Ｓｌはシフトデータ、ＣＬＫはシフトク
ロック信号、ＯＥはイネーブル信号、Ｖｌｌは０■等の
電源の電圧である。

シフトレジスタ８４はシフトデータＳＩをシフトクロッ
ク信号ＣＬＫに従って順次シフトし、そのシフト出力信
号８１〜Ｓｎをレベルコンバータ８６を介してサンプル
ホード回路８５のサンプリングタイミング信号とし、入
力されたＲ、Ｇ、Ｂ信号をサンプリングスイッチ８１に
よりサンプリングし、コンデンサ８２によりホールドし
、レベルコンバータ８６を介したイネーブル信号ＯＥに
よりバッファ回路８３を同時に動作状態とし、コンデン
サ８２のホールド電圧に対応するデータ電圧を、■ライ
ン分同時に出力端子Ｑ１〜Ｑｎから出力して、マトリク
ス表示パネルのデータバスに印加する。

第１７図はＲ，Ｇ、Ｂ信号と、シフトレジスタ８４のシ
フト出力信号Ｓｌ、Ｓ２．Ｓ３．　　・・・との関係を
示し、シフト出力信号は順次サンプルホールド回路８５
に加えられるから、Ｒ，Ｇ、Ｂ信号は丸印の時点のレベ
ルがサンプルホールドされ、ホールド出力に従ったデー
タ電圧が出力されて、Ｒ，Ｇ、Ｂのカラー表示が行われ
る。

〔発明が解決しようとする課題〕

データバスとスキャンハスとを直交配置した液晶表示パ
ネルやＥＬ表示パネル等のマトリクス表示パネルを備え
た表示装置を、コンピュータ等の表示端末装置として使
用する場合、表示データの１ドツトを、Ｒ，Ｇ、Ｂの３
画素に対応させることになる。その場合、第１８図のＲ
ＧＢで示す表示データを、時刻ｔｌ、ｔ２．ｔ３のシフ
ト出力信号Ｓｔ、Ｓ２，３３に従って順次Ｒ，Ｇ、Ｂ信
号をサンプルホールドし、それらをＲ，Ｇ、Ｂの３画素
に対応させて表示することになる。

しかし、表示データＩ？ＣＢは、伝送経路の静電容量等
により、ＲＧＢ　’で示すように波形錬りが生じるもの
であり、それによって、時刻ｔ１にＲ信号をシフト出力
信号Ｓ１に従ってサンプルホールドすると、波形錬りの
部分をサンプリングすることになるから、表示データの
正確なサンプリングができないことになる。

このような欠点を除く為には、伝送経路の静電容量を急
速に充放電できるような電流容量の大きい出力部を設け
れば良いことになるが、消費電力が増大する欠点が生じ
る。

又第１９図に示すように、同時サンプリングを行うデー
タドライバも知られている。即ち、シフトレジスタ９４
のシフト出力信号により、サンプルホールド回路９５の
３個のサンプリングスイッチ９１を同時に動作させて、
Ｒ，Ｇ、Ｂ（を号を同時にサンプリングし、コンデンサ
９２によりホールドし、バッファ回路９３からなるアナ
ログバッファ回路９７を介して出力端子Ｑ１．Ｑ２．　
　・・から図示を省略したマトリクス表示パネルのデー
タバスにデータ電圧を印加するものである。

しかし、サンプルホールド回路９５に於いて、Ｒ，Ｇ、
Ｂ信号を同時にサンプリングすることが可能となるが、
表示容量が小さく、又白黒表示のマトリクス表示パネル
に適用した場合には、ナンプリング間隔が太き（なるこ
とから、表示の解像度が低下する欠点がある。

前述のように、従来例のマトリク表示装置のデータドラ
イバは、順次サンプリングか同時サンプリングかの何れ
かの構成を有するものであり、順次サンプリング構成の
場合は、波形錬りの影響により表示品質が低下し、又同
時サンプリング構成の場合は、比較的表示容量が小さい
構成の表示パネルを用いて動画等を表示する時に、解像
度の低下が問題となる。

本発明は、順次サンプリングと同時サンプリングとの何
れにも適用可能とすることを目的とするものである。

〔課題を解決するための手段〕

本発明のマトリクス表示装置のデータドライバは、第１
図を参照して説明すると、データバス１とスキャンバス
２とを直交配置したマトリクス表示パネル３のデータバ
ス１にデータ電圧を印加する為のデータドライバであっ
て、シフトデータをシフトクロック信号に従ってシフト
し、データバス１対応のシフト出力信号を順次出力する
シフトレジスタ４と、データバス対応に表示データをサ
ンプリングしてデータ電圧を出力するサンプルホール・
ド回路５と、シフトレジスタ４のシフト出力信号と３個
の制御信号とが加えられて、シフトデータの長さと３個
の制御信号のタイミングとに従ったサンプリングタイミ
ング信号を、サンプルホールド回路５に加えるタイミン
グ選択回路６とを設けたものであり、サンプルホールド
回路５からマトリクス表示パネル３のデータバスｌに、
アナログバッファ回路７を介してデータ電圧が１ライン
分毎に加えられ、又スキャンドライバ８からマトリクス
表示パネル３のスキャンバス２に順次スキャンパルスが
加えられる。

〔作　用〕

タイミング選択回路６は、アンド回路やラッチ回路によ
り構成され、アンド回路により構成された場合は、シフ
トデータを３シフトクロック信号分の長さとすることに
より、３シフト出力信号の重なりの時間が生じるから、
３個の制御信号をその時間に同時に加えるタイミングと
すると、タイミング選択回路６からは、Ｒ，Ｇ、Ｂ信号
を同時にサンプリングする為のサンプリングタイミング
信号がサンプルホールド回路５に加えられる。又３個の
制御信号をそれぞれ異なるタイミングとすることにより
、Ｒ，Ｇ、Ｂ信号を順次サンプリングする為のサンプリ
ングタイミング信号がサンプルホールド回路５に加えら
れる。

従って、３個の制御信号のタイミングを選択することに
より、順次サンプリングと同時サンプリングとの何れに
も適用することができる。

〔実施例〕

以下図面を参照して本発明の実施例についてａ′（細に
説明する。

第２図は本発明の一実施例の要部ブロック図であり、１
１−１〜１１−ｎはトランジスタ等からなるサンプリン
グスイッチ、１２−１〜１２−ｎはホールド用のコンデ
ンサ、１３−１〜１３−ｎはアンド回路、１４はシフト
レジスタ、１５はサンプルホールド回路、１６はタイミ
ング選択回路１７はアナログバッファ回路、１８−１〜
１８−ｎはバッファ回路、Ｓｌはシフトデータ、ＣＬＫ
はシフトクロック信号、８１〜Ｓｎはシフト出力信号、
ＲＥＮ、ＧＥＮ、ＢＥＮはイネーブル信号、Ｑ１〜Ｑｎ
は出力端子である。

出力端子Ｑ１〜Ｑｎは、図示を省略したマトリクス表示
パネルのデータバスに接続するものであり、又シフトレ
ジスタ１４は、シフトクロック信号ＣＬＫの３周期分の
長さのシフトデータＳｌをシフトし、出力端子Ｑ１〜Ｑ
ｎ対応、即ち、マトリクス表示パネルのｎ本のデータバ
ス対応にシフト出力信号８１〜Ｓｎを出力するものであ
る。従って、３個のシフト出力信号が時間的に重なって
出力される。又タイミング選択回路１６は、ｎ個のアン
ド回路１３−１〜１３−ｎから構成され、３個のイネー
ブル信号ＲＥＮ、ＧＥＮ、ＢＥＮと、シフトレジスタ１
４のシフト出力信号５ｔ−ｓｎとが加えられる。

前述の３個のイネーブル信号ＲＥＮ、ＧＥＮ。

ＢＥＮが第１図に於ける制御信号に相当し、例えば、イ
ネーブル信号ＲＩＦ、Ｎ、ＧＥＮ、ＢＥＮを同一タイミ
ングで“ｌ”とし、その時に、例えば、シフト出力信号
Ｓｔ、Ｓ２，３３がタイミング選択回路１６に加えられ
ていると、タイミング選択回路１６のアンド回路１３−
１．１３−２，１３３の出力信号が同時に“１”となり
、それによって、サンプルホールド回路１５のサンプリ
ングスイッチ１１−１．１１−２．１１−３が同時にオ
ンとなり、Ｒ，Ｇ、Ｂ信号が同時にサンプリングされて
コンデンサ１２−１．１２−２．１２−３にホールドさ
れる。

叉イネーブル信号ＲＥＮ、ＧＥＮ、ＢＥＮをそれぞれ異
なるタイミングとすると、例えば、シフト出力信号Ｓｌ
、Ｓ２．Ｓ３が時間的に重なって出力されても、アンド
回路１３−１．１３−２゜１３−３の出力信号は異なる
タイミングで“１“となるから、それに対応してサンプ
リングスイッチ１１−１．１１−２．１１−３が順次オ
ンとなり、Ｒ，Ｇ、Ｂ信号が順次サンプリングされてコ
ンデンサ１２−１．１２−２．１２〜３にホールドされ
る。

第３図は本発明の一実施例の順次サンプリングの説明図
であり、第２図と同一符号と同一名称の信号の一例を示
す。シフトデータＳｌは、シフトクロック信号ＣＬＫの
３周期分の長さを有し、従って、シフトクロック信号Ｃ
ＬＫにより順次シフトされると、シフト出力信号Ｓｔ、
Ｓ２．３３゜・・・は、図示のように、３個のシフト出
力信号が時間的に一部重なることになる。又イネーブル
信号ＲＥＮ、ＧＥＮ、ＢＥＮをシフトクロック信号ＣＬ
Ｋに同期し、且つ３相関係のタイミングとすると、ＳＴ
で示すサンプリングタイミング信号がタイミング選択回
路１６からサンプルホールド回路１５に加えられ、Ｒ，
Ｇ、Ｂ信号の順次サンプリングが行われる。

第４図は同時サンプリングの説明図であり、シフトデー
タＳｌ、シフトクロック信号ＣＬＫは第３図に示す場合
と同様であるから、シフト出力信号ＳＬ、Ｓ２．３３．
Ｓ４．　　・・・も第３図に示す場合と同様となる。そ
ごで、イネーブル信号ＥＮ　（ＲＥＮ＝ＧＥＮ＝ＢＥＮ
）を、例えば、シフト出力信号３１．Ｓ２．Ｓ３が時間
的に暇なる時間に選択することにより、ＳＴで示すサン
プリングタイミング信号が、タイミング選択回路１６か
らサンプルホールド回路１５に加えられ、Ｒ，ＧＢ信号
の同時サンプリングが行われる。

従って、順次サンプリングと同時サンプリングとの何れ
にも適用することができる。

第５図は本発明の他の実施例の要部ブロック図であり、
２１はサンプリングスイッチ、２２はコンデンサ、２３
はタイミング選択用のスイ・７チ、２４はシフＩ・レジ
スタ、２５ａはナンプル回路、２５ｂはホールド回路、
２６はタイミング選択回路、２７はアナログバッファ回
路、２８はバッファ回路である。

シフトデータＳｌをシフトクロック信号ＣＬＫに従って
シフトし、シフト出力信号８１〜Ｓｎを順次出力するシ
フトレジスタ２４及びアナログバッファ回路２７は、前
述の実施例と同様である。

この実施例は、Ｒ，Ｇ、Ｂ信号をサンプリングするサン
プル回路２５ａと、ホールド回路２５ｂとの間に、トラ
ンジスタ等のスイッチ２３からなるタイミング選択回路
２Ｇを設けたものであり、Ｒ、Ｇ、Ｂ信号は、シフトレ
ジスタ２４のシフト出力信号５Ｌ−３ｎに従ってサンプ
リングスイッチ２１によりサンプリングされ、サンプリ
ング出力信号は、イネーブル信号ＲＥＮ、ＧＥＮ、ＢＥ
Ｎによって制御されるスイッチ２３を介してホールド用
のコンデンサ２２に加えられてホールドされる。

従って、イネーブル信号ＲＥＮ、ＧＥＮ、ＢＥＮを、第
３図に示す関係に選択すると、等測的にＲ，Ｇ、Ｂ（８
号を順次サンプリングすることになり、又第４図に示す
関係に選択すると、等測的にＲ，Ｇ、Ｂ信号を同時サン
プリングすることになる。

第６図は本発明の更に他の実施例の要部ブロック図であ
り、３１はサンプリングスイッチ、３２はコンデンサ、
３３−１．３３−２．３３−３はラッチ回路、３４はシ
フトレジスタ、３５はサンプルホールド回路、３６はタ
イミング選択回路、３７はアナログバッファ回路、３８
はへ′ソファ回路である。

シフトレジスタ３４と、サンプルホールド回路３５と、
アナログバッファ回路３７とは、前述の各実施例と同様
の構成を有するものであり、タイミング選択回路３６は
、ランチ信号ＲＬ、ＧＬ。

ＢＬによってシフト出力信号Ｓ１〜Ｓｎを２ビツトおき
にラッチするラッチ回路３３−１．３３−２．３３−３
により構成されている。

第７図は順次サンプリングの説明図であり、シフトルレ
ジスタ３４に加えるシフトデータＳｌを、シフトクロッ
ク信号ＣＬＫの１周期分の長さとする。このシフトクロ
ック信号ＣＬＫに同期して、して示すように、ランチ信
号ＲＬ、ＯＬ、ＢＬを同一タイミングでラッチ回路３３
−１．３３−２３３−３に加える。

シフトレジスタ３４のシフト出力信号Ｓｔ、Ｓ２、Ｓ３
．　　・・・は、シフトデータＳｌをシフトクロツタ信
号ＣＬＫに従って順次シフトしたものであり、従って、
ラッチ回路３３−１にはシフト出力信号Ｓ１．Ｓ４．　
　・・・が順次ラッチされ、ラッチ回路３３−２にはシ
フト出力信号Ｓ２．Ｓ５、・・・が順次ラッチされ、ラ
ンチ回路３３−３にはシフト出力信号Ｓ３．Ｓ６．　　
・・・が順次ランチされることになる。ラッチ出力信号
がサンプルホールド回路３５にサンプリングタイミング
信号として加えられるものであるから、ＩＲ，ＩＧ、Ｉ
Ｂ、２Ｒ，・・・に示すように、Ｒ，Ｇ。

Ｂ信号を順次サンプリングするサンプリングタイミング
信号となる。

第８図は同時サンプリングの説明図であり、シフトレジ
スタ３４に加えるシフトデータ３１を、シフトクロック
信号ＣＬＫの３周期分の長さとする。又ラッチ信号ＲＬ
、ＧＬ、ＢＬを、Ｌで示すように、シフトクロック信号
ＣＬＫの３周期毎に同一タイミングでラッチ回路３３−
１．３３−２３３−３に加える。

シフトレジスタ３４のシフト出力信号Ｓｔ、Ｓ２、Ｓ３
．　　・・・は、前述のように、シフトデータＳｌをシ
フトクロック信号ＣＬＫに従って順次シフトしたもので
あり、第３図又は第４図に示すように、３個のシフト出
力信号が時間的に重なることになり、その３個のシフト
出力信号がそれぞれラッチ回路３３−１．３３−２．３
３−３に同時にラッチされる。従って、ラッチ回路３３
−１３３−２．３３−３から同時にサンプリングタイミ
ング信号がＩＲＧＢ、２ＲＧＢ、３ＲＧＢ。

・・・で示すように出力されて、サンプルホールド回路
３５に加えられ、Ｒ，Ｇ、Ｂ信号の同時サンプリングが
行われる。

従って、シフトデータＳ１と、ラッチ信号ＲＬＧＬ、Ｂ
Ｌとの選択により、順次サンプリングと同時サンプリン
グとに適用することができる。

なお、Ｒ，Ｇ、Ｂ信号のサンプリングは、う・ソチ出力
信号の矢印で示す立下りタイミングで行うことができる
。

第９図は順次サンプリング表示の表示装置のブロック図
であり、マトリクス表示パネル４０は、例えば、２４３
Ｘ２４０の白黒マトリクス表示パネルであり、４１はデ
ータバス、４２はスキャンバス、４３は薄膜トランジス
タ等のスイッチング素子、４４は液晶等からなる表示素
子、４５は同期分離回路、４６は色差信号トラップ、４
７はバッファ増幅器、４８はタイミング制御回路、４９
はスキャンドライバ、５０−１〜５０−３はデータドラ
イバである。

データドライバ５０−１〜５０−３は、それぞれ第２図
、第５図又は第６図に示す構成を有し、集積回路化され
て、マトリクス表示パネル４０の表示容量に対応した個
数を設けるものであり、例えば、マトリクス表示パネル
４０の２４３本のデータバス４１を、３個のデータドラ
イバ５０−１〜５０−３は８１本充分担して駆動するこ
とになる。又各データドライバ５０−１〜５０−３のシ
フトレジスタは直列的に接続されて、シフトデータＳｌ
をシフトクロック信号ＣＬＫに従ってシフトするもので
ある。

ビデオ信号は、同期分離回路４５に加えられ、分離され
た同期信号ＳＹＮはタイミング制御回路４８に加えられ
、シフトデータＳＩ、シフトクロック信号ＣＬＫ、イネ
ーブル信号やランチ信号等の制御信号Ｃ３Ｉ、Ｃ３２，
Ｃ３３、スキャンデータＳＤ、スキャンクロック信号Ｓ
ＣＮ等が出力される。又色差信号トラップ４６に於いて
、ビデオ信号から３．５８　Ｍ　Ｈｚのトラップにより
色信号を抜き取り、白黒の輝度信号として、バッファ増
幅器４７を介してデータドライバ５０−１〜５〇−３に
表示データとして加える。この場合、第２図、第５図又
は第６図に於けるＲ、Ｇ、Ｂ信号を加える端子を共通に
接続して前述の輝度信号を加える′構成とする。

又スキャンドライバ４９は、スキャンデータＳＤをスキ
ャンクロンク信号ＳＣＮに従ってシフトし、そのシフト
出力信号によりスキャンバス４２に順次スキャンパルス
を加える。このスキャンパルスに同期して、データドラ
イバ５０−１〜５０３から１ライン分のデータ電圧が出
力されて、マトリクス表示パネル４０のデータバス４１
に加えられる。

データドライバ５０−１〜５０−３のタイミング選択回
路を第２図又は第５図に示す構成とした場合、タイミン
グ制御回路４８からのシフトデータＳｌをシフトクロッ
ク信号ＣＬＫの３周期分の長さとし、３個の制御信号Ｃ
３Ｉ、Ｃ３２，Ｃ３３をイネーブル信号ＲＥＮ、ＧＥＮ
、ＢＥＮとして、第３図に示すタイミング関係とする。

それによって、バッファ増幅器４７からデータドライバ
５０−１〜５０−３に加えられた輝度信号は、順次サン
プリングされることになる。又タイミング選択回路を第
６図に示す構成とした場合は、タイミング制御回路４８
からのシフトデータＳＩをシフトクロック信号ＣＬＫの
１周期分の長さとし、３個の制御信号Ｃ３Ｉ、Ｃ３２，
Ｃ３３をラッチ信号ＲＬ、ＧＬ、ＢＬとして、第７図に
示すタイミング関係とする。それによって、バッファ増
幅器４７からデータドライバ５０−１〜５０−３に加え
られる輝度信号は順次サンプリングされることになる。

白黒テレビ受像機の場合、Ｒ，Ｇ、Ｂの３ドツト分を同
時にサンプリングすると、サンプリング間隔が結果的に
長くなるので、解像度が低下することになるが、前述の
ように、順次サンプリングを行うことにより、サンプリ
ング間隔を短くすることができるから、解像度を低下さ
せることなく白黒表示を行うことができる。

第１０図は同時サンプリング表示の表示装置のブロック
図であり、５１はデータバス、５２はスキャンバス、５
３はスイッチング素子、５４は表示素子、５５はマトリ
クス表示パネル、５６はバッファ増幅器、５８はタイミ
ング制御回路、５９はスキャンドライバ、６０−１〜６
０−３はデータドライバである。

データドライバ６０−１〜６０−３は、それぞれ第２図
、第５図又は第６図に示す構成どすることができるもの
であり、例えば、マＩ・リクス表示パネル５５が、３２
０ｘ２００ｘ３の表示容量を有し、Ｒ，Ｇ、Ｂ画素がス
トライプ状に配列された構成の場合、各データドライバ
６０−１〜６０−３は、３２０本のデータバス５１を分
担して駆動することになる。

又コンピュータ等からＲ，Ｇ、Ｂ信号と同期信号ＳＹＮ
とが入力され、タイミング制御回路５８から、同期信号
ＳＹＮに従って、シフトデータＳＩ、シフトクロック信
号ＣＬＫ、制御信号Ｃ３（３個の制御信号Ｃ５Ｉ、Ｃ３
２，Ｃ３３を同一タイミングとする）、スキャンデータ
ＳＤ、スキャンクロック信号ＳＣＮ等が出力される。又
バッファ増幅器５６を介してデータドライバ６０−１〜
６０−３にＲ，Ｇ、Ｂ信号が加えられる。又スキャンド
ライバ５９からマトリクス表示パネル５５のスキャンバ
ス５２にスキャンパルスが加えられ、それに同期してデ
ータドライバ６０−１〜６０３からデータバス５１にデ
ータ電圧が加えられる。

データドライバ６０−１〜６０−３のシフトレジスタは
、前述の実施例と同様に直列的に接続されて、シフトデ
ータＳｌをシフトクロック信号ＣＬＫに従ってシフトす
るものであり、データドライバ６０−１〜６０−３のタ
イミング選択回路が第２図又は第５図に示す構成の場合
、第４図に示すように、シフトデータＳＩをシフトクロ
ック信号ＣＬＫの３周期分の長さとし、制御信号ＣＳを
イネーブル信号ＥＮ　（ＲＥＮ、ＧＥＮ、ＢＥＮ）とし
て、Ｒ，Ｇ、Ｂ信号を同一のサンプリングタイミング信
号ＳＴによりサンプリングする。又タイミング選択回路
が第６図に示す構成の場合、第８図に示すように、シフ
トデータＳＩをシフトクロック信号ＣＬＫの３周期分の
長さとし、制御信号ＣＳをラッチ信号Ｌ　（ＲＬ、ＧＬ
、ＢＬ）として、Ｒ，Ｇ、Ｂ信号を同一のサンプリング
タイミング信号ＩＲＧＢ、２ＲＧＢ、　　・・・により
サンプリングする。

前述のように、データドライバ６０−１〜６０３に於い
ては、Ｒ，Ｇ、Ｂ信号を同時サンプリングすることにな
り、Ｒ，Ｇ、Ｂ信号の伝送経路の静電容量等による波形
錬りの問題を解決して、マトリクス表示パネル５５にカ
ラー表示を行わせることができる。

第１１図は、マトリクス表示パネル６３のデータバス６
’ｌを両側に導出して、それぞれデータドライバ７０−
１〜７０−に＋１によってデータ電圧を印加する分割駆
動表示の表示装置のブロック図を示す。同図に於いて、
６２はスキャンバス、６４はタイミング制御回路、６５
はスキャンドライバである。コンピュータ等からＲ，Ｇ
、Ｂ、信号がデータドライバ７０−１〜７０−に＋１に
加えられ、同期信号ＳＹＮがタイミング制御回路６４に
加えられる。タイミング制御回路６４からは、シフトク
ロック信号ＣＬＫＡ、ＣＬＫＢ、制御信号Ｃ３Ａ、Ｃ３
Ｂ、シフトデータＳｌ、スキャンデータＳＤ、スキャン
クロック信号ＳＣＮ等が出力される。

データドライバ７０−１〜７０−に＋１は、前述の第２
図、第５図又は第６図に示す構成を有するもので、奇数
番と偶数番とのデータドライバのシフトレジスタは、そ
れぞれ直列的に接続され、シフトデータＳｔをシフトク
ロック信号ＣＬＫＡＣＬＫＢに従ってシフトするもので
ある。又第２図、第５図又は第６図に於けるＲ、Ｇ、Ｂ
信号の入力端子と対応して示すと、奇数番のデータドラ
イバ７０−１．７０−３．　　・・・７０−には、Ｒ−
Ｒ，Ｇ−Ｂ、Ｂ→Ｇの関係に、又偶数番のデータドライ
バ７０−２．７０−４．　　・・・７〇−に＋ｌは、Ｒ
−Ｇ、　　Ｇ−Ｒ，Ｂ−Ｂの関係にそれぞれ接続される
。又制御信号Ｃ３Ａ、Ｃ３Ｂとイネーブル信号ＲＥＮ、
ＧＥＮ、ＢＥＮ又はイネーブル信号ＲＬ、　　ＧＬ、Ｂ
Ｌとは、奇数番のデータドライバ７０−１．７０−３．
　　・・・７０−にでは、Ｃ５Ａ−ＢＥＮ　（ＢＬ）　
、Ｃ３Ｂ　→ＲＥＮ。

ＧＥＮ　（ＲＬ、ＧＬ）　、偶数番のデータドライバ７
０−２．７０−４．　　・・・７０−　ｋ　＋１でば、
Ｃ５Ａ−ｈＧＥＮ、ＢＥＮ　（ＧＬ、ＢＬ）　、Ｃ３Ｂ
→ＲＥＮ　（ＲＬ）の関係となるように接続されている
。

又マトリクス表示パネル６３のデータバス６１とスキャ
ンバス６２との交点のＲ，Ｇ、Ｂ画素は、丸印内で示す
ように、Ｒ，Ｇ、Ｂ、Ｒ，・・・の順序に配列されてお
り、データバス６１は交互に両側へ導出されているから
、奇数番のデータバスは奇数番のデータドライバに、又
偶数番のデータバスは偶数番のデータドライバにそれぞ
れ接続される。従って、奇数番のデータドライバ７０−
１．７０−３．　　・・・７０−ｋからみると、ＲｌＢ
、Ｇ、Ｒ，・・・の順序に画素が配列され、偶数番のデ
ータドライバ７０−２．７０−４．　　・・・７０−に
＋１からみると、Ｇ、Ｒ，Ｂ、Ｇ。

・・の順序に画素が配列さていることになる。

データドライバ７０−１〜７０−に＋１が、第２図に示
す構成を有する場合、第１２図に示す制御タイミングに
よって動作することになる。同図に於いて、Ｓｔはシフ
トデータ、ＣＬＫＡ、ＣＬＫＢはシフトクロック信号、
Ｃ３Ａ、Ｃ３Ｂは制御信号（イネーブル信号）、ＳＩＡ
、Ｓ２Ａ、Ｓ３Ａは奇数番のデータドライバ７０−１．
７０−３、・・・７０−にのシフトレジスタのシフト出
力信号、ＳＩＢ、Ｓ２Ｂ、Ｓ３Ｂは偶数番のデータドラ
イバ７０−２．７０−４．　　・・・７０−に＋１のシ
フトレジスタのシフト出力信号を示す。

シフトクロック信号ＣＬＫＡは奇数番のデータドライバ
に、又シフトクロツタ信号ＣＬＫＢは偶数番のデータド
ライバにそれぞれ加えられるもので、図示のように、位
相が異なるものである。

シフトデータＳＩが時刻ｔ１のシフトクロック信号ＣＬ
ＫＡによりデータドライバ７０−１のシフトレジスタに
シフトされて、シフト出力信号ＳＩＡが出力され、時刻
ｔ２のシフトクロック信号ＣＬＫＢによりデータドライ
バ７０−２のシフトレジスタにシフトデータ３１がシフ
トされて、シフト出力信号ＳＩＢが出力され、時刻ｔ３
のシフトクロック信号ＣＬＫＡによりシフト出力信号Ｓ
２Ａが出力される。その時、制御信号Ｃ３Ｂが奇数番と
偶数番とのデータドライバに加えられるから、ＳＴで示
すサンプリングタイミング信号がサンプルホールド回路
に加えられる。

例えば、データドライバ７０−１では、時刻ｔ３に制御
信号Ｃ３Ｂが“１゛となると、イネーブル信号ＲＥＮ、
ＧＥＮ　（第２図参照）が“ｌ”となったことに相当し
、シフト出力信号Ｓｌ、５２（ＳＩＡ、５２Ａ）が′″
１″であるから、アンド回路１３−１．１３−２の出力
信号が“１″となり、Ｒ−Ｒ，Ｇ→Ｂの関係で接続され
ているから、Ｒ，Ｂ信号がサンプリングスイッチ１ｉ−
ｉ。

１１−２によりサンプリングされて、コンデンサ１２−
１．１２−２によりホールドされる。又データドライバ
７０−２では、イネーブル信号ＲＥＮが“１”となった
ことに相当し、シフト出力信号５ｌ（ＳＩＢ）のみが“
１”であるから、アンド回路１３−１の出力信号が“１
”となり、Ｒ−Ｇ、Ｇ−Ｒ，Ｂ→Ｂの関係で接続されて
いるから、Ｇ信号がサンプリングスイッチ１ｔ−ｉによ
りサンプリングされて、コンデンサ１２−１によりホー
ルドされる。

従って、奇数番のデータドライバ７０−１ではＲ，Ｂ信
号、偶数番のデータドライバ７０−２ではＧ信号をそれ
ぞれ同時サンプリングすることになる。

同様にして、時刻ｔ６では、シフト出力信号Ｓ２Ａ、Ｓ
３Ａが“１″、シフト出力信号３２Ｂ。

３３Ｂが“ｌ”となり、制御信号ＣＳＡが“１”となる
から、奇数番のデータドライバ７０−１では、イネーブ
ル信号ＢＥＮが”１”、シフ１ル出力信号Ｓ２，３３が
“１”となったことに相当し、アンド回路１３−３の出
力信号が“１”となる。

従って、Ｇ信号がサンプリングスイッチ１１−３により
サンプリングされて、コンデンサ１２−３にホールドさ
れる。

又偶数番のデータドライバ７０−２では、イネーブル信
号ＲＥＮ、ＧＥＮが“１”、シフト出力信号Ｓ２．Ｓ３
が“１”となったことに相当するから、アンド回路１３
−２．１３−３の出力信号が“１″となり、Ｒ，Ｂ信号
がサンプリングスイッチ１１−２．１１−３によりサン
プリングされて、コンデンナ１２−２．１２−３にホー
ルドされる。

従って、奇数番のデータドライバ７ｏ−１ではＧ信号、
偶数番のデータドライバ７０−２ではＲ１Ｂ信号をそれ
ぞれ同時サンプリングすることになり、奇数番と偶数番
とのデータドライバが交互にＲ，Ｂ信号とＧ信号とを同
時サンプリングすることになる。

又データドライバ７０−１〜Ｔｏ−に＋１が第６図に示
す構成の場合、第１３図に示す制御タイミングに従った
制御が行われる。この場合は、ＲＧ、　Ｂ信号の接続関
係と制御信号Ｃ３Ａ、Ｃ３Ｂの接続関係とは、前述の実
施例の場合と同様であり、又タイミング制御回路６４か
らのシフトクロック信号ＣＬＫＡ、ＣＬＫＢは同一タイ
ミングのシフトクロック信号ＣＬＫを用いる。又奇数番
のデータドライバ７０−１にはシフトデータＳＩＡ、偶
数番のデータドライバ７０−２にはシフトデータＳＩＢ
をそれぞれ加え、時刻ｔｌ、ｔ２゜・・・のシフトクロ
ック信号ＣＬＫによってシフトさせるから、奇数番のデ
ータドライバのシフトレジスタからは、ＳＩＡ、Ｓ２Ａ
、Ｓ３Ａ、　　・・に示すシフト出力信号が順次出力さ
れ、偶数番のデータドライバのシフトレジスタからは、
ＳＩＢ、Ｓ２Ｂ、Ｓ３Ｂ、　　・・・に示すシフト出力
信号が順次出力される。

シフト出力信号ＳＩＡ、Ｓ２Ａ、ＳＩＢがそれぞれ“１
”の時刻ｔ　７．　ｌに、制御信号Ｃ５Ｂ　（ラッチ信
号）を“１”とすると、奇数番のデータドライバ７０−
１では、ランチ信号ＲＬ、ＧＬ　（第６図参照）が′ｌ
”となったことに相当し、ランチ回路３３−１．３３−
２のラッチ出力信号は、第１３図のＩＲＢに示すものと
なる。又偶数番のデータドライバ７０−２では、ラッチ
信号ＲＬが１”となったことに相当し、ランチ回路３３
−１のランチ出力信号は、第１３図のＩＧに示すものと
なる。

又シフト出力信号Ｓ３Ａ、Ｓ２Ｂ、Ｓ３Ｂがそれぞれ“
１”の時刻ｔ４°に、制御信号ＳＣＡを“１”とすると
、奇数番のデータドライバ７０−１では、ラッチ信号Ｂ
Ｌが“１”となったことに相当し、ランチ回路３３−３
のラッチ出力信号は第１３図の２Ｇに示すものとなり、
偶数番のデータドライバ７０−２では、ラッチ信号ＧＬ
、ＢＬが“１”となったことに相当し、ラッチ回路３３
２．３３．３のラッチ出力信号は第１３図の２ＲＢに示
すものとなる。

従って、ラッチ出力信月の立下りのタイミング１５′に
於いては、奇数番のデータドライバ７０１ではＲ，Ｂ信
号をサンプリングし、偶数番のデータ（、°ライバフ０
−２では、Ｇ信号をサンプリングし、又時刻ｔ　７　ｅ
に於いては、奇数番のデータトライバ７０−１では、Ｇ
信号をサンプリングし、偶数番のデータドライバ７０−
２では、Ｒ２Ｂ信号をサンプリングすることになる。

前述の動作を順次繰り返して行うことにより、Ｒ，Ｇ、
Ｂ信号の同時サンプリングにより、−マトリクス表示パ
ネル６３にデータ電圧を印加してカラー表示させること
ができる。

〔発明の効果〕

以上説明したように、本発明は、シフトレジスタ４のシ
フト出力信号Ｓｔ、Ｓ２．　　・・・と、３個のイネー
ブル信号ＲＥＮ、ＧＥＮ、ＢＥＮ又はラッチ信号ＲＬ、
ＧＬ、ＢＬ等の制御信号Ｃ３ｌＣ３２，Ｃ５３とが加え
られて、シフトデータＳｌの長さと３個の制御信号のタ
イミングとに従ったサンプリングタイミング信号を出力
して、サンプルホールド回路５に加えるタイミング選択
回路６を設けたものであり、比較的表示容量が小さく、
又白黒表示用のマトリクス表示パネル３に通用した時の
順次サンプリングと、比較的表示容量が大きく、又カラ
ー表示用のマトリクス表示パネル３に適用した時の同時
サンプリングとの何れにも使用することができる。従っ
て、多量生産が可能となり、経済化を図ることができる
。

【図面の簡単な説明】 第１図は本発明の原理説明図、第２図は本発明の一実施
例の要部ブロック図、第３図及び第４図は本発明の一実
施例の順次サンプリング及び同時サンプリングの説明図
、第５図は本発明の他の実施例の要部ブロック図、第６
図は本発明の更に他の実施例の要部ブロック図、第７図
及び第８図は本発明の更に他の実施例の順次サンプリン
グ及び同時サンプリングの説明図、第９図は順次サンプ
リング表示の表示装置のブロック図、第１０図は同時サ
ンプリング表示の表示装置のブロック図、第１１図は分
離駆動表示の表示装置のブロック図、第１２図及び第１
３図は第１１図の制御タイミング説明図、第１４図はビ
デオ信号の説明図、第１５図はＲＧＢ信号の説明図、第
１６図は従来例のデータドライバの要部ブロック図、第
１７図は従来例の動作説明図、第１８図は順次サンプリ
ングの説明図、第１９図は同時サンプリングの要部ブロ
ック図である。 １はデータバス、２はスキャンバス、３はマトリクス表
示パネル、４はシフトレジスタ、５はサンプルホールド
回路、６はタイミング選択回路、７はアナログバッファ
回路、８はスキャンドライバである。

Claims (1)

1. 【特許請求の範囲】 データバス（１）とスキャンバス（２）とを直交配置し
   たマトリクス表示パネル（３）の前記データバス（１）
   にデータ電圧を印加するマトリクス表示装置のデータド
   ライバに於いて、 シフトデータをシフトクロック信号に従ってシフトし、
   前記データバス（１）対応のシフト出力信号を順次出力
   するシフトレジスタ（４）と、前記データバス（１）対
   応に表示データをサンプリングして前記データ電圧を出
   力するサンプルホールド回路（５）と、 前記シフトレジスタ（４）のシフト出力信号と３個の制
   御信号とが加えられ、前記シフトデータの長さと前記３
   個の制御信号のタイミングとに従ったサンプリングタイ
   ミング信号を、前記サンプルホールド回路（５）に加え
   るタイミング選択回路（６）とを設けた ことを特徴とするマトリクス表示装置のデータドライバ
   。