JPH0282344A - マルチプロセッサシステムにおけるプログラムのデバッギングの方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 〔概　要〕 マルチプロセッサシステムの情報処理装置におけるプロ
グラムのデバッグの際の命令実行中にテストアンドセッ
ト命令を実行するごとに得られるトレース情報をメモリ
のトレース領域に書き込むことによって行われるデバッ
ギングの方法に関し、複数のプロセッサによる命令実行
順を示す正確なトレース情報が求められるデバッグ方法
を得ることを目的とし、 メモリ装置のセマフォ領域に格納されたデータにリード
・モディファイ・ライト動作を実行するセマフォ制御部
を有するマルチプロセッサシステムにおけるプログラム
のデバッギングの方法であって、プロセッサで実行され
た命令のうち、テストアンドセット命令についてトレー
ス情報を検出し、該情報の検出後にセマフォフラグを参
照し、フラグ非検出時にはフラグを立ててメモリ占有を
行い、フラグ検出時にはフラグリセットを待ってフラグ
を立ててメモリ占有を行い、メモリ領域にトレース情報
を書き込み、その後フラグをリセットし、メモリ占有を
開放するように構成する。

〔産業上の利用分野〕

本発明は、マルチプロセッサシステムの情報処理装置に
おけるプログラムのデハ・７グの際の命令実行中にテス
トアンドセット命令を実行するごとに得られるトレース
情報をメモリのトレース領域に書き込むことによって行
われるマルチプロセッサシステムにおけるプログラムの
デバッギングの方法に関する。

マルチプロセッサシステムにおけるシステムプログラム
、ユーザプログラムとしてのマクロコードをデバッグす
る際に、セマフォ制御を利用して共有メモリをアクセス
するプログラムにおいて、−度に指定された数のプロセ
ッサまでしかその領域をアクセスできない領域であると
、待ち合わせやアクセスエラーが生じて、時としてはデ
ッドロックを生ずることがある。この場合、いかにして
デッドロック等が生じるかを解析するために、テストア
ンドセット命令のトレース情報をメモリ装置に書き込ん
でトレース終了後にデイスプレィ装置か印刷機等に出力
して、テストアンドセット命令の実行順を調べるように
している。

〔従来の技術〕

第７図は、従来型のマルチプロセッサシステムのブロッ
ク図である。システムスト−レージ（ＳＳ）としてのメ
モリ装置１２に対して複数のインストラクションプロセ
ッサ（ＩＰＵ）、例えば３台のプロセッサ１０ａ　、　
１０ｂ　、　１０ｃが接続され、さらにインタフェース
用のシステムプロセッサ（ＳＰｔｌ）　１３を介してデ
ィスク、磁気テープ等の外部装置が接続される。

このようなマルチプロセッサシステムに従来のシングル
プロセッサのデバッグ方法を適用すると次のようになる
。

まず、メモリ装置１２のメモリ領域は、例えば第８図の
メモリマツプに示すように、トレース対象マクロプログ
ラム（上段に表示）、データ領域（下段）、およびアド
レスポインタで指定されるトレースデータ領域で構成さ
れる。ここで、ＭＯＶ等の記号は命令を示し、ｒＴＳ命
」はテストアンドセット命令を示す。斜線部はオペコー
ドアドレスを図解する。下段の３個のブロックはそれぞ
れ獲得される領域が示される。

特定のプロセッサ、例えばプロセッサ１０ａで最初のテ
ストアンドセット命令を実行することにより、そのマク
ロ命令のマクロコードの空間番号およびアドレスが得ら
れると、アドレスポインタで示す最初のトレースデータ
領域に例えば空間番号１、アドレス１としてトレース情
報が書き込まれ、次に同じプロセッサ１０ａ、他のプロ
セッサ１０ｂまたは１０ｃによるテストアンドセット命
令の実行で得られたトレース情報はアドレスポインタの
更新で示され、次のトレースデータ領域、例えば空間番
号２、アドレス２に順次書き込まれる。

〔発明が解決しようとする課題〕

しかしながら、前述の従来のマルチプロセッサシステム
のデバッグ方法においては、複数のプロセッサが同じト
レースデータ領域にトレース情報を書き込むようになる
ため、成るプロセッサがアドレスポインタで示すメモリ
領域に空間番号およびアドレスから成るトレース情報を
書き込んでいる最中に、またはアドレスポインタを更新
している最中に、別のプロセッサが同じアドレスポイン
タに割り込みによりトレース情報を書き込んだり、アド
レスポインタを更新してしまう場合があり、このため異
なる複数のプロセッサによるマクロ命令の実行順を示す
トレース情報が得られなくなるという課題がある。

もちろん、複数のプロセッサごとに別々のメモリ領域を
確保してトレース情報を書き込むことも考えられるが、
プロセッサ相互の実行順がわからなくなる。

さらに、テストアンドセットされる領域のアドレスがイ
ンデックスレジスタの内容によって変化するインデック
ス修飾であれば、トレース情報からは、どの共有領域へ
のアクセスか不明である。

本発明の目的は前述の課題にかんがみてなされたもので
、マイクロプロセッサ等にハードウェアとして設けられ
ているセマフォ制御機能を有効に利用して、複数のプロ
セッサによる命令実行順を示す正確なトレース情報が求
められるマルチプロセッサシステムのデバッグ方法を得
ることにある。

〔課題を解決するための手段〕

第１図の本発明の処理過程を例示する流れ図および第２
図の本発明を適用する装置のブロック図を参照して説明
する。本発明の方法が用いられるシステムはメモリ装置
１２と複数のプロセッサ１０ａ、１０ｂ、および１０ｃ
を具備し、各プロセッサにはマイクロ命令により実行さ
れるハードウェアとしてのセマフォ制御部１６ａ、１６
ｂ、および１６Ｃが設けられる。各セマフォ制御部は、
メモリ装置１２の特定アドレスとなるセマフォ領域１４
に格納されたデータを読み取った後に特定のビットにフ
ラグを立てて書き込むリード・モディファイ・ライト動
作をマイクロ命令により実行する機能を備えており、こ
のリード・モディファイ・ライト動作中は他のプロセッ
サからの読み出し、書き込み、および割り込みが禁止さ
れる。

本発明は、上記セマフォ制御機能を利用して、システム
デバッグ時に、特定のプロセッサの実行命令のうちテス
トアンドセット命令の空間番号、アドレス、オペランド
のアドレス、およびプロセッサ番号を検出すると（Ｓｌ
）該プロセンサでセマフォフラグを参照する（Ｓ２）。

該フラグの非検出時には自己のセマフォ制御によりメモ
リ装置１２の占有権を獲得した後に（Ｓ３）、フラグ検
出時には他のプロセッサがメモリ装置１２の占有権をも
っているのでフラグリセットによる占有権の開放を待っ
て自己のセマフォ制御によりメモリ装置１２の占有権を
獲得した後に（ｓ３）、トレース情報をアドレスポイン
タで示すメモリ装置１２のメモリ領域に書き込む（Ｓ４
）。Ｉ・レース情報の書き込みが終了するとアドレスポ
インタを更新（Ｓ５：Ｉした後にフラグをリセット（Ｓ
６）してメモリ占有権を開放する。

〔作　用〕

成るプロセッサがトレース情報をメモリ装置１２に書き
込む際には自己のセマフォ制御によりセマフォフラグを
立ててメモリ装置の占有権を獲得するから、セマフォ制
御耳中ばもちろん、トレース情報の書き込みおよび書き
込み後のアドレスポインタの更新中に他のプロセッサに
よるメモリアクセスは禁止され、同じアドレスポインタ
で示すメモリ領域に他のプロセッサのトレース情報が書
き込まれたり、アドレスポインタの更新が行われてしま
うことを確実に防止でき、複数のプロセッサによるマク
ロ命令の実行順を示す正確なトレース情報を得ることが
できる。

一方、セマフォフラグを参照した時に、フラグが立って
いれば、他のプロセッサによるトレースく１０） 情報の書き込みまたはアドレスポインタの更新中である
ことがわかり、セマフォフラグのリセットを待って自己
のセマフォ制御およびトレース情報の書き込みを行うた
め、同様に複数のプロセッサによるマクロ命令の実行順
を正確に示すトレース情報を得ることができる。

なお、メモリ装置のトレース情報格納領域には限界があ
ることから、記憶領域が一杯になるとサイクリック指定
であればアドレスポインタを初期化して最初からトレー
ス情報の書き込みを行い、サイクリック指定でなければ
デバッグを停止する。

〔実施例〕

第３図には、本発明のマルチプロセッサシステムにおけ
るプログラムのデバッギングの方法に用いられるプロセ
ッサ側のセマフォ制御部のハードウェアを示した一実施
例のブロック図が示される。

第３図において、プロセッサ１０ａは第４図に示される
システムストレージ（ＳＳ）としてのメモリ装置１２に
対し、メモリデータバスおよびメモリアドレスバスをも
って接続されている。メモリ装置１２に対しては他の複
数のブロモ・ノサも同様に接続される。プロセッサ１０
ａからメモリバスに対するライト（書き込み）ハス系に
はライトブタレジスタ２０およびＥＣＣ（エラー訂正）
回路２４のＥＣＣコード作成回路２６が設りられる。

一方、メモリデータバスからブロモ・ノサ１０ａに対す
るリード（読み出し）バス系には、メモリデータレジス
タ２８、ＥＣＣ回路２４のエラー検出修正回路３０およ
びリードデータレジスタ３２が設けられる。

前述のようなリード系およびライト系の構成はＥＣＣ回
路２４を備えた通常のブロモ・ノサのノ＼−ドウェアと
同様であるが、これに加えて本発明のデバッギング方法
を実現するため、ブロモ・ノサ１０ａに対してはデータ
モディファイ回路３４、データ選択器３６およびリード
データレジスタ３２に格納したリードデータの特定ビッ
トからセマフォフラグを検出して格納するフラグレジス
タ３８が設けられる。

すなわち、データモディファイ回路３４はＥＣＣ回路２
４のエラー検出修正回路３０を介して得られたり一ドデ
ータをＥＣＣコード作成回路２６を備えたライト系にバ
イパスする回路として設けられ、プロセッサ１０ａより
セマフォ制御信号を受けた時に、メモリ装置１２のセマ
フォ領域１４からリードされた特定ビット、例えば最上
位ビットをセマフォピントとしてフラグ「１」を立てて
データ修正を行い、同じくデータモディファイ回路３４
を介して与えられるセマフォ制御信号によるデータ選択
器３６のデータモディファイ回路３４の出力選択をもっ
て′ＥＣＣ回路２４を経由してメモリのセマフォ領域に
修正データを書き込むようになる。また、データモディ
ファイ回路３４で最上位ビットにセマフォフラグ「１ｊ
を立てた修正データは、メモリ装置のセマフォ領域に書
き込まれると同時にメモリデータレジスタ２８、エラー
検出修正回路３０を介してリードデータレジスタ３２に
格納され、リードデータレジスタ３２の最上位ビットの
セマフォフラグを検出してフラグレジスタ３８に格納で
きるようにしている。

このようなハードウェアで構成されたセマフォ制御部を
使用したセマフォ制御、すなわち、メモリ装置のセマフ
ォ領域に格納されたデータをリードして最上位ビットに
フラグ「１」を立てて再度書き込むリード・モディファ
イ・ライト動作は、デバッグ時に成るマクロ命令を実行
してトレース情報が得られた時にセマフォ制御を行うマ
イクロ命令の実行で行うことができる。

第４図は第３図のプロセッサ１０ａによるトレース情報
が書き込まれるメモリ装置１２のメモリマツプ説明図で
あり、トレース対象マクロプログラムおよびデータ領域
、セマフォデータを格納したセマフォ領域１４、および
アドレスポインタで指定されるトレースデータ領域で構
成されている。

第５図は第３図に示したハードウェアによるセマフォ制
御のタイミング説明図である。時刻ｔ。

までのステップでプログラム１０ａが成るテストアンド
セット命令を実行して、そのマクロ命令の空間番号、ア
ドレス、オペランドのアドレス、およびプロセッサ番号
より成るトレース情報が得られると、時刻１．のタイミ
ングでメモリ装？ｌｆ　１２に対するバスリクエストお
よびセマフォ制御のためのセマフォアクセスを出力する
。この時刻ｔ、のセマフォアクセスを受けてプロセッサ
１０ａは、第４図に示すセマフォ領域１４のアドレスを
時刻ｔ２以降のタイミングに指定し、その結果、時刻ｔ
４からセマフォ領域１４のリードデータが得られ、次の
時刻ｔ５のタイミングで、もしセマフォデータの上位ビ
ットのフラグが「０」であればフラグ「１」を立てて時
刻ｔ６のタイミングでメモリ装置１２のセマフォ領域１
４に修正データを書き込むライトデータのメモリ転送を
行い、時刻ｔ、のタイミングでセマフォアクセスを終了
する。そして、時刻ｔ２〜ｔ７におけるセマフォ制御の
リード・モディファイ・ライト動作中はメモリバスが占
有され、この間は他のプロセッサからのハード的または
ソフト的な割り込みは禁止されるようになる。

次に第６図の動作流れ図を参照して実施例におけるデパ
ッギングの方法を説明する。まず、第３図に示すプロセ
ッサｌｏａで実行されるマクロ命令がテストアンドセッ
ト命令であり、マクロ命令の空間番号、アドレス、およ
びプロセッサ番号でなるトレース情報が検出されると、
第６図の動作過程が実行される。すなわち、動作過程に
おけるステップＳｌｌでまずテストアンドセット命令か
判断し、テストアンドセット命令であればステップＳ１
２へ進み、テストアンドセット命令でなげれば、ステッ
プ３１９へ進む。ステップ１２では、メモリバスが他の
プロセッサにより占有されているか否か判別し、バス開
放状態にあれば、ステップＳ１３に進み、リード・モデ
ィファイ・ライト動作を行うセマフォ制御を実行する。

プロセッサ１０ａはメモリアドレスバスを利用してメモ
リ装置１２のセマフォ領域１４（第４図参照）のアドレ
スを指定してセマフォデータをメモリデータレジスタ２
８に読み出し、ＥＣＣ回路２４のエラー検出修正回路３
０を介して得られたリードデータをリードデータレジス
タ３２に格納すると同時にデータモディファイ回路３４
に格納する。この時エラー検出修正回路３０で１ビツト
エラーが検出されれば１ビツトエラーを修正した正しい
リードデータが与えられる。

データモディファイ回路３４にはプロセッサｌＯａより
セマフォ制御信号がセマフォアクセスによって与えられ
ていることから、リードデータの特定ビット、例えば最
上位ビットにセマフォフラグが立っているか判別する。

この時最上位ビットにフラグ「１」が立っていれば、他
のプロセンサによるトレースデータの更新中であること
から第６図のステップＳ１４に示すようにトレースデー
タの更新中であることが判別されて再びステップＳｌｌ
に戻る。

セマフォフラグが「０」であるか他のプロセッサによる
トレースデータの更新が終了してセマフォフラグが「０
」にリセットされた時は、データモディファイ回路３４
で最上位ビットにセマフォフラグ「１」を立てて修正し
たデータをセマフォ制御信号により選択状態にあるデー
タ選択器３６およびＥＣＣ回路２４のＥＣＣコード作成
回路２６を介してメモリ装置１２のセマフォ領域１４に
書き込むセマフォ制御を行う。

ステップＳ１４における他のプロセッサによるトレース
データの更新中の有無の判別は、リードデータレジスタ
３２に格納されたセマフォ領域１４のリードデータの最
上位ビットをフラグレジスタ３８に格納し、このフラグ
レジスタ３８のビット「１」または「０」をプロセッサ
１０ａが見ることで自己のセマフォ制御を行うか、他の
プロセッサのトレースデータ更新の終了を待ってセマフ
ォ制御を行うか否か判別する。

ステップＳ１４までの処理で自己のセマフォ制御により
メモリ装置のセマフォ領域１４にセマフォフラグ「１」
を立てたデータ書き込みが終了すると、次のステップＳ
１５でトレース情報として検出されているマクロ命令の
空間番号、アドレス、対象とするアドレス、およびプロ
セッサ番号をアドレスポインタで指定されるメモリ領域
に書き込む。

続いて、ステップＳ１６に示ずように、アドレスボイン
クを次のトレース情報のメモリ領域を指定するよう再セ
ント（更新）し、ステップＳ１７に進み、トレース情報
の書き込み領域が一杯か否か判別する。トレース情報の
書き込み領域に空きがあればステップ３１８に進んでス
テップＳ１３のセマフォ制御で立てたセマフォフラグ「
１」を「０」にリセフトし、トレース情報更新のための
パス占有権を開放する。ステップ３１８でバス占有権を
開放するとステップＳ１９で次の命令コードをフェッチ
し、ステップＳ２０でフェッチした命令コートをデコー
ドしてステップＳ２１で命令コードを実行し、これによ
って次のトレース情報が得られることから再びステップ
Ｓ１２の処理に戻る。

ステップＳ１７でトレース情報の書き込み領域が一杯の
時には、ステップＳ３１に進んでトレース情報の書き込
みがサイクリック指定モードか否か判別する。サイクリ
ック指定モードの時には、ステップＳ３２でアドレスポ
インタを初期化した後、ステップ３１Ｂでセマフォ制御
のフラグリセットでメモリ占有権を開放し、ステップ３
１９〜Ｓ２１で次の命令のフェッチ、デコード、および
実行を行う。

すなわち、サイクリック指定モードの時には、トレース
情報書き込み領域が一杯になると、次のマクロ命令の実
行によるｌ・レース情報はアドレスポインタの初期化で
指定される最初の領域を書き換える形で格納される。

ステップＳ３１でサイクリック指定モードでなかった場
合には、ステップＳ３３でトレース情報更新のためのメ
モリ占有権を開放し、ステップＳ３４で停止命令により
デバッグを停止し、その旨をオペレータに通知する。

前述の実施例は複数のプロセッサ側にセマフォ制御を行
うハードウェアを設けた場合について記載されているが
、他の実施例としてメモリ装置側にセマフォ制御機能を
実現するためのハードウェアを設けるようにしてもよい
。このように、メモリ装置にセマフォ制御のためのハー
ドウェアを設けた場合には、セマフォ制御のハードウェ
アが１つですみ、プロセッサごとに設けた場合に比較し
、ハードウェアの構成を簡単にすることができる。

〔発明の効果〕

本発明によれば、セマフォ制御機能を利用して特定のプ
ロセッサによるトレース情報の更新中は他のプロセッサ
によるメモリアクセスが禁止され、複数のプロセッサの
命令実行順を示す正確なデバッグのためのトレース情報
を得ることができる。

すなわちテストアンドセット命令である領域を獲得した
プロセッサ番号、その命令の存在するアドレス、または
何回目に獲得したか、テストアンドセットによるループ
回数を知ることができる。

【図面の簡単な説明】

第１図は本発明の処理過程の流れ図、 第２図は本発明を適用するシステムのブロック図、 第３図は本発明の一実施例の方法を行うシステムのセマ
フォ制御部のハードウェアのブロック図、第４図は実施
例のデバッグによるメモリマツプを説明する図、 第５図は実施例のセマフォ制御のタイミングを説明する
図、 第６図は実施例の方法の動作流れ図、 第７図は従来のマルチプロセッサシステムを説明するブ
ロック図、および 第８図はメモリ装置のメモリ領域を説明する図である。 図において、 １０ａ　、　１０ｂ　、　１０ｃｍ−−プロセッサ、１
２・・・メモリ装置、 １３・・・システムプロセッサ、 １４・・・セマフォ領域、 １６ａ　、　１６ｂ　、　１６ｃｍ−−セマフォ制御部
、２０・・・ライトデータレジスタ、 ２４・・・Ｅ　Ｃ、Ｃ回路、 ２６・・・ＥＣＣコード作成回路、 ２８・・・メモリデータレジスタ、 ３０・・・エラー検出修正回路、 ３２・・・リードデータレジスタ、 ３４・・・データモディファイ回路、 ３６・・・データ選択器、 ３８・・・フラグレジスタ、 である。

Claims (1)

1. 【特許請求の範囲】 複数のプロセッサ（１０ａ、１０ｂ、１０ｃ）のそれぞ
   れに、メモリ装置（１２）のセマフォ領域（１４）に格
   納されたデータを読み出した後に特定のビットにフラグ
   を立てて書き込むリード・モディファイ・ライト動作を
   マイクロ命令により実行するセマフォ制御部（１６ａ、
   １６ｂ、１６ｃ）を備え、該セマフォ制御部によるリー
   ド・モディファイ・ライト動作中は他のプロセッサから
   の割り込みが禁止されるマルチプロセッサシステムにお
   けるプログラムのデバッギングの方法であって、 システムデバッグに際し、任意のプロセッサで実行され
   た命令のうち、テストアンドセット命令のみについてあ
   らかじめ定められた条件に従って、該命令の存在する空
   間番号、アドレス、該命令の対象とするアドレスおよび
   プロセッサ番号を含むトレース情報を検出し（Ｓ１）、 該トレース情報の検出後に前記セマフォフラグを参照し
   、フラグ非検出時には前記セマフォ制御によりフラグを
   立ててメモリ占有権を獲得した後に、フラグ検出時には
   フラグリセットを待って前記セマフォ制御によりフラグ
   を立ててメモリ占有権を獲得した後に、アドレスポイン
   タで示されるメモリ領域に前記トレース情報を書き込み
   （Ｓ２、Ｓ３、Ｓ４）、 該書き込み後に前記アドレスポインタを更新する（Ｓ５
   ）と共に、前記セマフォフラグをリセットして（Ｓ６）
   、メモリ占有権を開放するようにしたことを特徴とする
   マルチプロセッサにおけるプログラムのデバッギングの
   方法。