JPH0282625A - 金属層リフト・オフ処理方法 - Google Patents
金属層リフト・オフ処理方法Info
- Publication number
- JPH0282625A JPH0282625A JP1132917A JP13291789A JPH0282625A JP H0282625 A JPH0282625 A JP H0282625A JP 1132917 A JP1132917 A JP 1132917A JP 13291789 A JP13291789 A JP 13291789A JP H0282625 A JPH0282625 A JP H0282625A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- photoresist
- plm
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、半導体集積回路の製造方法、より詳細に言え
ば、半導体集積回路構造の表面に設ける金属端子の製造
方法に関する。
ば、半導体集積回路構造の表面に設ける金属端子の製造
方法に関する。
Ｂ、従来の技術及びその問題点
半導体を製造する技術分野において、所謂、リフト・オ
フ（１ｉｆｔ−ｏｆｆ ）処理を用いて金属端子を作成
しているが、この製造方法は、チップの表面に端子用の
金属を接触させたくない領域を、可溶性のポリマによっ
て被覆し、次に、チップの全面にわたって端子用金属の
均一な層を設けた後、ポリマを溶解することによって、
不必要な領域をチップの表面から持ち上げて除去する、
即ちリフト・オフする処理方法である。
フ（１ｉｆｔ−ｏｆｆ ）処理を用いて金属端子を作成
しているが、この製造方法は、チップの表面に端子用の
金属を接触させたくない領域を、可溶性のポリマによっ
て被覆し、次に、チップの全面にわたって端子用金属の
均一な層を設けた後、ポリマを溶解することによって、
不必要な領域をチップの表面から持ち上げて除去する、
即ちリフト・オフする処理方法である。
代表的なリフト・オフ処理は、例えば米国特許第４５３
２００２号、同第４１０８７１７号、及び同第４０４５
５９４号等に開示されている。これらの特許に開示され
た処理方法においては、半導体デバイスの表面に被着さ
れた金属が、下層の有機材料を溶解することによってリ
フト・オフされる。
２００２号、同第４１０８７１７号、及び同第４０４５
５９４号等に開示されている。これらの特許に開示され
た処理方法においては、半導体デバイスの表面に被着さ
れた金属が、下層の有機材料を溶解することによってリ
フト・オフされる。
基本的なリフト・オフ処理の考えは、リフト・オフ処理
を記載した米国特許第４５１９８７２号に開示されてお
り、解重合されたポリマは溶剤により、より容易に溶解
出来るので、この処理技術は、ポリマの溶解を、より早
く行うように、下層のポリマ層を熱的に解重合させるも
のである。
を記載した米国特許第４５１９８７２号に開示されてお
り、解重合されたポリマは溶剤により、より容易に溶解
出来るので、この処理技術は、ポリマの溶解を、より早
く行うように、下層のポリマ層を熱的に解重合させるも
のである。
改良された他のリフト・オフ処理は、米国特許第４４２
８７９６号に開示されており、この処理方法は、ポリマ
が被着された金属とポリマの間の接着を剥すように加熱
するものである。
８７９６号に開示されており、この処理方法は、ポリマ
が被着された金属とポリマの間の接着を剥すように加熱
するものである。
改良された他のリフト・オフ処理を開示している米国特
許第４４４８６３６号は、例えばレーザからの複写エネ
ルギによって、金属層の下のポリマ層を加熱して、ガス
化させ、これにより金属フィルムとレジストの間の物理
的な接着を剥すものである。
許第４４４８６３６号は、例えばレーザからの複写エネ
ルギによって、金属層の下のポリマ層を加熱して、ガス
化させ、これにより金属フィルムとレジストの間の物理
的な接着を剥すものである。
Ｃ１問題点を解決するための手段
本発明は、集積回路の金属端子の形成及び製造に関する
新規な方法を提供する。本発明は、高い温度に曝しても
著しく解重合を生じないポリマーまたはホトレジスト材
料のような種々のイメージ画定層を利用することが出来
る。また、本発明は、被着された端子用金属の厚さを減
少することを可能とし、しかも、チップ上の最終金属層
の厚さは、そのままに保たれる。更に、本発明の方法は
、イメージ画定層を除去することなく、下側の絶縁性イ
メージ画定層の表面から、不必要な過剰の被着した金属
を除去することを可能とし、従って、下層のウェハに対
して、より大きな物理的保護と、アルファ線に対する障
壁保護とを与え、そして、回路と適当に接続し、且つ駆
動するのに必要な外部への接続端子を形成することが出
来る。
新規な方法を提供する。本発明は、高い温度に曝しても
著しく解重合を生じないポリマーまたはホトレジスト材
料のような種々のイメージ画定層を利用することが出来
る。また、本発明は、被着された端子用金属の厚さを減
少することを可能とし、しかも、チップ上の最終金属層
の厚さは、そのままに保たれる。更に、本発明の方法は
、イメージ画定層を除去することなく、下側の絶縁性イ
メージ画定層の表面から、不必要な過剰の被着した金属
を除去することを可能とし、従って、下層のウェハに対
して、より大きな物理的保護と、アルファ線に対する障
壁保護とを与え、そして、回路と適当に接続し、且つ駆
動するのに必要な外部への接続端子を形成することが出
来る。
本発明の他の実施例において、半導体デバイスの表面か
ら、必要としない金属を選択的に除去する処理方法を記
載している。この実施例の処理方法は、パッド限定金属
層（ＰＬＭ）のような適当な金属が既に被着されている
半導体デバイスの表面上に、イメージ画定層、即ちマス
クを形成する通常の被着工程を含んでいる。イメージ画
定層は、通常の技術を用いて、パッド限定金属層を通し
て開孔が設けられ、次いで、端子用の金属層で被覆され
る。次に、このように被覆されたデバイスは、熔融金属
の表面張力によって、パッド限定金属層の上に端子用金
属のボールを形成し、且つ、イメージ画定層の表面上に
端子用金属の小球体を形成するように、パッド限定金属
層の上の端子用全屈層の溶融点以上に加熱し、そして冷
却する。冷却された時、イメージ画定層、即ちマスクは
、通常の方法で除去される。端子用金属は、マスクの表
面上で最早や連続した層ではないから、ポリマーのマス
クの除去は、熔融されない被着された端子用金属の場合
と比較して、約十分の−の時間で達成することが出来る
。また、熔融金属の表面張力作用によって、端子用金属
の被着の厚さは、従来の技術で必要とする厚さの半分で
済む。
ら、必要としない金属を選択的に除去する処理方法を記
載している。この実施例の処理方法は、パッド限定金属
層（ＰＬＭ）のような適当な金属が既に被着されている
半導体デバイスの表面上に、イメージ画定層、即ちマス
クを形成する通常の被着工程を含んでいる。イメージ画
定層は、通常の技術を用いて、パッド限定金属層を通し
て開孔が設けられ、次いで、端子用の金属層で被覆され
る。次に、このように被覆されたデバイスは、熔融金属
の表面張力によって、パッド限定金属層の上に端子用金
属のボールを形成し、且つ、イメージ画定層の表面上に
端子用金属の小球体を形成するように、パッド限定金属
層の上の端子用全屈層の溶融点以上に加熱し、そして冷
却する。冷却された時、イメージ画定層、即ちマスクは
、通常の方法で除去される。端子用金属は、マスクの表
面上で最早や連続した層ではないから、ポリマーのマス
クの除去は、熔融されない被着された端子用金属の場合
と比較して、約十分の−の時間で達成することが出来る
。また、熔融金属の表面張力作用によって、端子用金属
の被着の厚さは、従来の技術で必要とする厚さの半分で
済む。
Ｄ、実施例
本発明は、端子用金属を形成すること、即ち、半導体デ
バイスの表面に端子及び金属層ａを形成することに関す
るが、′半導体デバイス上に最終的に設けられる半田端
子を形成する実施例を以下に説明する。
バイスの表面に端子及び金属層ａを形成することに関す
るが、′半導体デバイス上に最終的に設けられる半田端
子を形成する実施例を以下に説明する。
第１図を参照すると、多数の半導体回路２３が設けられ
、且つ、最終的な金属被着処理を行う前の、すべての処
理を済ませた代表的な半導体ウェハ２０の一部の断面図
が示されている。この第１図は、ポリイミドのような適
当な絶縁層２１と、下層の半導体回路２３に電気接続を
行うために、例えば公知の写真印刷技術及び蝕刻技術に
よって作られた開孔２２とが設けられたウェハ２０を示
している。このような回路は、通常、端子を設けるため
の複数個のこのような開孔を必要とするけれども、簡明
を計るため、ただ１個の開孔しか図示していないことは
注意を要する。また、絶縁層には他の多くの絶縁材料を
用いることが出来ること、そして、必要な開孔はレーザ
などの他の多くの技術を使用して設けることが出来るこ
とも注意を払う必要がある。この開孔２２を設けた後、
第２図に示したように、例えば、クロム−銅−金、クロ
ム−銅−クロム、チタン、またはチタン−銅の、通常１
ミクロン程度の厚さの、所謂、パッド・リミッティング
・メタラージ（ｐａｄ ｌｉｍｉｔｔｉｎｇ ｍｅｔａ
ｌｌｕｇｙ ） Ｐ Ｌ Ｍ層、即ちパッドを限定する
ための金属層２４が、開孔２２を介して下層の半導体回
路２３と接触するように、例えば蒸着、またはスパッタ
によって、ポリイミド層２１の上に被着される。このＰ
ＬＭ２４が被着された後、第８図に示されたように、例
えばデュポン２５６０、即ちデュポンのリストンの名前
で市販されているホトレジストのような適当なイメージ
画定層２５が、３８乃至１００ミクロンの厚さで与えら
れる。このようなホトレジストを使用する目的は、半導
体の製造の分野で広く知られている。この目的のために
、ポリイミドや、ガラス等の他の材料も使用出来ること
は注意を要する。ポリイミド層２１に設けられた開孔２
２を通って被着されたＰＬＭ層２４の上に開口２６を作
るために、当業者には広く知られているように、通常の
写真技術を用いて、ホトレジスト２５が露光され、現像
される。この開口２６は、ＰＬＭに対して端子用の接触
材料を最終的に被着する接触領域を画定するために、注
意深く寸法付けられる。第４図に示されたように、ホト
レジスト２５にこの開口２６が作られた後、１２５乃至
１５０ミクロンの厚さの鉛−錫の被着層２７が、例えば
蒸着などの任意の適当な被着技術によって、ホトレジス
ト層２５の全面を覆って作られる。また、この被着層２
７は、開口２６内に露出しているＰＬＭ層２４の表面に
も形成される。開口２６の領域内の鉛−錫の合金被着層
は、ホトレジスト層２５の厚さよりも薄いので、第４図
に示したように、凹んだ領域２７ａを形成する。
、且つ、最終的な金属被着処理を行う前の、すべての処
理を済ませた代表的な半導体ウェハ２０の一部の断面図
が示されている。この第１図は、ポリイミドのような適
当な絶縁層２１と、下層の半導体回路２３に電気接続を
行うために、例えば公知の写真印刷技術及び蝕刻技術に
よって作られた開孔２２とが設けられたウェハ２０を示
している。このような回路は、通常、端子を設けるため
の複数個のこのような開孔を必要とするけれども、簡明
を計るため、ただ１個の開孔しか図示していないことは
注意を要する。また、絶縁層には他の多くの絶縁材料を
用いることが出来ること、そして、必要な開孔はレーザ
などの他の多くの技術を使用して設けることが出来るこ
とも注意を払う必要がある。この開孔２２を設けた後、
第２図に示したように、例えば、クロム−銅−金、クロ
ム−銅−クロム、チタン、またはチタン−銅の、通常１
ミクロン程度の厚さの、所謂、パッド・リミッティング
・メタラージ（ｐａｄ ｌｉｍｉｔｔｉｎｇ ｍｅｔａ
ｌｌｕｇｙ ） Ｐ Ｌ Ｍ層、即ちパッドを限定する
ための金属層２４が、開孔２２を介して下層の半導体回
路２３と接触するように、例えば蒸着、またはスパッタ
によって、ポリイミド層２１の上に被着される。このＰ
ＬＭ２４が被着された後、第８図に示されたように、例
えばデュポン２５６０、即ちデュポンのリストンの名前
で市販されているホトレジストのような適当なイメージ
画定層２５が、３８乃至１００ミクロンの厚さで与えら
れる。このようなホトレジストを使用する目的は、半導
体の製造の分野で広く知られている。この目的のために
、ポリイミドや、ガラス等の他の材料も使用出来ること
は注意を要する。ポリイミド層２１に設けられた開孔２
２を通って被着されたＰＬＭ層２４の上に開口２６を作
るために、当業者には広く知られているように、通常の
写真技術を用いて、ホトレジスト２５が露光され、現像
される。この開口２６は、ＰＬＭに対して端子用の接触
材料を最終的に被着する接触領域を画定するために、注
意深く寸法付けられる。第４図に示されたように、ホト
レジスト２５にこの開口２６が作られた後、１２５乃至
１５０ミクロンの厚さの鉛−錫の被着層２７が、例えば
蒸着などの任意の適当な被着技術によって、ホトレジス
ト層２５の全面を覆って作られる。また、この被着層２
７は、開口２６内に露出しているＰＬＭ層２４の表面に
も形成される。開口２６の領域内の鉛−錫の合金被着層
は、ホトレジスト層２５の厚さよりも薄いので、第４図
に示したように、凹んだ領域２７ａを形成する。
この鉛−錫の合金層２７を蒸着した後、この被着層を持
つウェハ２０は、例えば、オーブン、または他の適当な
加熱用チャンバ（図示せず）内で任意の方法で加熱する
。その加熱温度は、鉛−錫の合金層の熔融温度以上で、
且つ使用材料の性質を劣化させない温度以下、即ち、ポ
リイミド層２１、またはホトレジスト層２５の材質に、
例えば酸化とか、解重合などの著しい変化を与えて悪影
響を与える温度以下の３６０℃の温度である。デバイス
の加熱温度は、被着金属の溶融点以上であるが、半導体
回路２３及び既に被着されている材料に悪影響を及ぼす
温度以下であることには、注意を払う必要がある。この
実施例においては、約３６０℃の水素ガスの雰囲気にあ
る加熱炉中で、被着されたデバイスを加熱することによ
って、この鉛−錫の被着層の熔融が行われた。開口２６
を取り囲んでホトレジスト２５の限定壁があるので、鉛
−錫合金被着層が熔融すると、開口２６中に端子用半田
ボール２７ｂが形成され、冷却後は、下層のＰＬＭ層２
４に固着される。半田ボールは２７ｂは、被着層２７ａ
よりも可成り大きな質量を持っていることは注意を要す
る。これは、金属材料が熔融した後に、熔融金属の表面
張力が、ホトレジストの表面から余分な金属材料を引き
込むことによるものである。半田ボール２７ｂの表面張
力作用によって開口２６に引き寄せられなかった金属材
料は、第５図に示されたように、同じような表面張力の
作用によって、複数個の半田の小球体２９に分散される
。
つウェハ２０は、例えば、オーブン、または他の適当な
加熱用チャンバ（図示せず）内で任意の方法で加熱する
。その加熱温度は、鉛−錫の合金層の熔融温度以上で、
且つ使用材料の性質を劣化させない温度以下、即ち、ポ
リイミド層２１、またはホトレジスト層２５の材質に、
例えば酸化とか、解重合などの著しい変化を与えて悪影
響を与える温度以下の３６０℃の温度である。デバイス
の加熱温度は、被着金属の溶融点以上であるが、半導体
回路２３及び既に被着されている材料に悪影響を及ぼす
温度以下であることには、注意を払う必要がある。この
実施例においては、約３６０℃の水素ガスの雰囲気にあ
る加熱炉中で、被着されたデバイスを加熱することによ
って、この鉛−錫の被着層の熔融が行われた。開口２６
を取り囲んでホトレジスト２５の限定壁があるので、鉛
−錫合金被着層が熔融すると、開口２６中に端子用半田
ボール２７ｂが形成され、冷却後は、下層のＰＬＭ層２
４に固着される。半田ボールは２７ｂは、被着層２７ａ
よりも可成り大きな質量を持っていることは注意を要す
る。これは、金属材料が熔融した後に、熔融金属の表面
張力が、ホトレジストの表面から余分な金属材料を引き
込むことによるものである。半田ボール２７ｂの表面張
力作用によって開口２６に引き寄せられなかった金属材
料は、第５図に示されたように、同じような表面張力の
作用によって、複数個の半田の小球体２９に分散される
。
上述の加熱は、例えば、レーザとか、微小火炎装置等に
よって鉛−銅被着層の特定の部分に限定することが出来
ることは注意を要する。このような加熱方法により加え
られる温度は、すべての下層の材質を劣化させるような
ものであってはならない。更に、鉛−錫の組合せ以外の
材料を使用することが出来るのも注意を払う必要がある
。このような処理を行う場合、選択された端子用金属材
料の熔融温度は、下層の材料を解重合させたり、または
、材質を劣化させる温度の何れかよりも低いことが、唯
一の要件である。
よって鉛−銅被着層の特定の部分に限定することが出来
ることは注意を要する。このような加熱方法により加え
られる温度は、すべての下層の材質を劣化させるような
ものであってはならない。更に、鉛−錫の組合せ以外の
材料を使用することが出来るのも注意を払う必要がある
。このような処理を行う場合、選択された端子用金属材
料の熔融温度は、下層の材料を解重合させたり、または
、材質を劣化させる温度の何れかよりも低いことが、唯
一の要件である。
表面張力がホトレジストの厚さより大きい高さで開口２
６中の鉛−錫合金を作成するので、本発明は、最初に厚
い層を被着する必要がなく、従来の技術で必要とする端
子用金属層の厚さの約半分の厚さしか必要としない。ホ
トレジストの帰２５の表面上に被着された鉛−錫合金は
、表面張力によって、ホトレジストの層２５の表面上に
小球体２９を作り、層２５上の大部分の表面が露出され
るので、化学的剥離処理が、より迅速に進行する。
６中の鉛−錫合金を作成するので、本発明は、最初に厚
い層を被着する必要がなく、従来の技術で必要とする端
子用金属層の厚さの約半分の厚さしか必要としない。ホ
トレジストの帰２５の表面上に被着された鉛−錫合金は
、表面張力によって、ホトレジストの層２５の表面上に
小球体２９を作り、層２５上の大部分の表面が露出され
るので、化学的剥離処理が、より迅速に進行する。
ホトレジスト層２５は、加熱処理によって、変化しない
ので、層２５は、標準的なホトレジストの剥離剤を用い
て、１乃至４分間以内で容易に剥離することが出来る。
ので、層２５は、標準的なホトレジストの剥離剤を用い
て、１乃至４分間以内で容易に剥離することが出来る。
また、このようなホトレジスト層の剥離処理は、ホトレ
ジスト層に残留した半田の小球体２９を取り除くばかり
でなく、第６図に示したように、半田ボール２７ｂに触
れることなく、半田ボール２７ｂを残留させることが出
来る。ホトレジスト２５を取り除いた後、クロム−銅−
金のＰＬＭ層２４は、第６図に示されたように、ボール
２７ｂの下を除くすべての面が露出される。現在、露出
している不必要なＰＬＭ層２４は、金に対してシアン化
カリウム、銅に対してハイドロサルファイド・アンモニ
ウム、または水酸化アンモニウムの水溶液、クロムに対
して過マンガン酸カリウム塩を使用した標準的な蝕刻に
よって、ポリイミド！２１の表面から除去することが出
来る。
ジスト層に残留した半田の小球体２９を取り除くばかり
でなく、第６図に示したように、半田ボール２７ｂに触
れることなく、半田ボール２７ｂを残留させることが出
来る。ホトレジスト２５を取り除いた後、クロム−銅−
金のＰＬＭ層２４は、第６図に示されたように、ボール
２７ｂの下を除くすべての面が露出される。現在、露出
している不必要なＰＬＭ層２４は、金に対してシアン化
カリウム、銅に対してハイドロサルファイド・アンモニ
ウム、または水酸化アンモニウムの水溶液、クロムに対
して過マンガン酸カリウム塩を使用した標準的な蝕刻に
よって、ポリイミド！２１の表面から除去することが出
来る。
これは、ポリイミド層２１の開孔２２を貫通するＰＬＭ
層２４の残留部分２４ａの上に固着された単一の半田ボ
ールが形成される。この半田ボールは、通常の手段によ
って、例えばプリント回路基板のような適当な外部回路
に接続するのに適している。
層２４の残留部分２４ａの上に固着された単一の半田ボ
ールが形成される。この半田ボールは、通常の手段によ
って、例えばプリント回路基板のような適当な外部回路
に接続するのに適している。
上述の処理方法を使用して、このようなデバイスをテス
トした結果、加熱している闇に、半導体ウェハを僅かな
角度、即ち約２０度以上水平方向に対して傾けると、ホ
トレジストの開口２６内にある材料だけを取り残して、
半導体ウェハの表面から余分な材料が転げ出ることが分
っている。このように、小球体２９は、ホトレジストの
表面から転げ出させることが出来る。従って、このよう
な小球体２９は、空気を吹き付ける方法、または他の適
当方法によって、ホトレジストの表面から取り除くこと
が出来る。
トした結果、加熱している闇に、半導体ウェハを僅かな
角度、即ち約２０度以上水平方向に対して傾けると、ホ
トレジストの開口２６内にある材料だけを取り残して、
半導体ウェハの表面から余分な材料が転げ出ることが分
っている。このように、小球体２９は、ホトレジストの
表面から転げ出させることが出来る。従って、このよう
な小球体２９は、空気を吹き付ける方法、または他の適
当方法によって、ホトレジストの表面から取り除くこと
が出来る。
次に、第８図乃至第１３図を参照して、本発明の他の実
施例を以下に説明する。第８図は、ポリイミド層４１が
被着されたシリコン半導体のウェハ４０が示されており
、開孔４２が写真印刷技術によって、前以って形成され
ている。これに続いて、第９図に示し、既に説明したよ
うに、開孔４２を取り囲む画定された領域を除いて、ポ
リイミド層４１の全面を覆うように、ホトレジスト、ま
たはモリブデンのような適当なイメージ画定マスク４３
が、ポリイミド層４１上に被着される。次に、パッド限
定金属、即ちＰＬＭ被着層４４が、標準的な被着技術を
用いて、開孔４２上及びその周囲に被着される。続いて
、第１０図に示されたように、ホトレジスト４５の層か
ら、ポリイミド層４１の表面が露出するように、使用さ
れたマスクに応じて、標準的な蝕刻処理か、または他の
剥離技術を使用することによって、マスク４３の一部が
取り除かれる。この処理によって、この層４５には、開
孔４２上及びそれを取り囲むパッド限定金属の被着体４
４の大きさよりも大きな寸法の開口４６が設けられる。
施例を以下に説明する。第８図は、ポリイミド層４１が
被着されたシリコン半導体のウェハ４０が示されており
、開孔４２が写真印刷技術によって、前以って形成され
ている。これに続いて、第９図に示し、既に説明したよ
うに、開孔４２を取り囲む画定された領域を除いて、ポ
リイミド層４１の全面を覆うように、ホトレジスト、ま
たはモリブデンのような適当なイメージ画定マスク４３
が、ポリイミド層４１上に被着される。次に、パッド限
定金属、即ちＰＬＭ被着層４４が、標準的な被着技術を
用いて、開孔４２上及びその周囲に被着される。続いて
、第１０図に示されたように、ホトレジスト４５の層か
ら、ポリイミド層４１の表面が露出するように、使用さ
れたマスクに応じて、標準的な蝕刻処理か、または他の
剥離技術を使用することによって、マスク４３の一部が
取り除かれる。この処理によって、この層４５には、開
孔４２上及びそれを取り囲むパッド限定金属の被着体４
４の大きさよりも大きな寸法の開口４６が設けられる。
これは、ホトレジストのマスクを、パッド限定金属の寸
法に対して整合させることについて課せられる拘束条件
が、より緩やかであることを意味する。従って、ホトレ
ジストがパッド限定金属の一部分を覆う方法であって、
第１図乃至第７図に関連して説明した前記の処理方法に
比べて、この処理方法は、開口に関して、より緩やかな
公差基準、即ち寸法誤差を用いることが出来る。
法に対して整合させることについて課せられる拘束条件
が、より緩やかであることを意味する。従って、ホトレ
ジストがパッド限定金属の一部分を覆う方法であって、
第１図乃至第７図に関連して説明した前記の処理方法に
比べて、この処理方法は、開口に関して、より緩やかな
公差基準、即ち寸法誤差を用いることが出来る。
ホトレジスト層４５の被着の次に、鉛−錫合金の層４８
が、任意の公知の方法によって、第１１図に示されたよ
うに、ホトレジスト４５及び開口４６の上に被着される
。鉛−錫合金の被着に統いて、鉛−錫合金層４８を熔融
するために、被着層を持つウェハ４０が加熱される。層
４８のこの熔融は、第１図乃至第７図に開運して説明し
た態様で行われ、そして、ＰＬＭ層４の上に半田ボール
４８ｂを形成する。熔融された鉛−錫合金層４８ａの表
面張力によって、開口４６に被着された金属は、ＰＬＭ
を取り囲むポリイミド・リング４７の露出面から収縮し
て、ＰＬＭ層４上に正確に位置付けられた半球状のボー
ル４８の形をとる。このように、開口４６を画定するホ
トレジストで限定され、露出されたポリイミドの表面４
７の上には、鉛−錫合金は残留しない。ホトレジスト層
４５の表面上の鉛−錫合金の残りの被着層は、この加熱
工程によって、小球体４９にされる。
が、任意の公知の方法によって、第１１図に示されたよ
うに、ホトレジスト４５及び開口４６の上に被着される
。鉛−錫合金の被着に統いて、鉛−錫合金層４８を熔融
するために、被着層を持つウェハ４０が加熱される。層
４８のこの熔融は、第１図乃至第７図に開運して説明し
た態様で行われ、そして、ＰＬＭ層４の上に半田ボール
４８ｂを形成する。熔融された鉛−錫合金層４８ａの表
面張力によって、開口４６に被着された金属は、ＰＬＭ
を取り囲むポリイミド・リング４７の露出面から収縮し
て、ＰＬＭ層４上に正確に位置付けられた半球状のボー
ル４８の形をとる。このように、開口４６を画定するホ
トレジストで限定され、露出されたポリイミドの表面４
７の上には、鉛−錫合金は残留しない。ホトレジスト層
４５の表面上の鉛−錫合金の残りの被着層は、この加熱
工程によって、小球体４９にされる。
この加熱を行い、そして、被着された鉛−錫合金層４８
を小球体化した後に、ホトレジスト４５は、標準的なホ
トレジスト除去浴中に、この半導体素子を浸漬すること
によって、除去することが出来る。この時点で、このデ
バイスは、完成され、この上の処理は必要としない。
を小球体化した後に、ホトレジスト４５は、標準的なホ
トレジスト除去浴中に、この半導体素子を浸漬すること
によって、除去することが出来る。この時点で、このデ
バイスは、完成され、この上の処理は必要としない。
加熱ステップの間で、過剰なすべての鉛−錫合金が、マ
スク材料の表面から転げ出すように、半導体素子が加熱
された後で、マスク材料を特に除去することは、必要が
ないことは理解されるべきである。
スク材料の表面から転げ出すように、半導体素子が加熱
された後で、マスク材料を特に除去することは、必要が
ないことは理解されるべきである。
以上、鉛−錫合金の被着層を熔融するのに必要な温度に
おいて、著しく影響を受けないイメージ画定マスクを使
用した２つの異なった処理方法を説明した。本発明の処
理に適するホトレジストは、デュポンのパクレル（Ｖａ
ｃｒｅｌ ）、またはダイナケム（ｐｙｎａｃｈｅｍ）
のような乾式フィルム、あるいは、チバガイギー＃３４
８のような液状のホトレジストを含む。これらすべての
ホトレジストは、写真印刷式のイメージをウェハ上に形
成するのに特に適している。
おいて、著しく影響を受けないイメージ画定マスクを使
用した２つの異なった処理方法を説明した。本発明の処
理に適するホトレジストは、デュポンのパクレル（Ｖａ
ｃｒｅｌ ）、またはダイナケム（ｐｙｎａｃｈｅｍ）
のような乾式フィルム、あるいは、チバガイギー＃３４
８のような液状のホトレジストを含む。これらすべての
ホトレジストは、写真印刷式のイメージをウェハ上に形
成するのに特に適している。
本発明の処理方法は、鉛−錫合金の被着を、より薄くす
ることが出来るから、蒸着時間を短縮することが出来、
そしてまた、金属端子を残したまま、ホトレジスト層の
表面の大部分を、短時間で露出させるので、従来技術に
おいて、ホトレジストの剥離処理に、約３０分を必要と
したのに対して、本発明の剥離処理時間は、著しく短縮
した時間、即ち１分乃至４分程度しか必要としない。
ることが出来るから、蒸着時間を短縮することが出来、
そしてまた、金属端子を残したまま、ホトレジスト層の
表面の大部分を、短時間で露出させるので、従来技術に
おいて、ホトレジストの剥離処理に、約３０分を必要と
したのに対して、本発明の剥離処理時間は、著しく短縮
した時間、即ち１分乃至４分程度しか必要としない。
本発明に使用するホトレジストは、水溶性のもの、ハロ
ゲン化されるもの、または、従来の処理方法では使用す
ることの出来なかった他のタイプの溶剤を使用すること
が出来る。
ゲン化されるもの、または、従来の処理方法では使用す
ることの出来なかった他のタイプの溶剤を使用すること
が出来る。
本発明の処理方法は、別々の端子パッドのみならず、線
状のものにも適用出来ることは、特に注意を喚起する必
要がある。
状のものにも適用出来ることは、特に注意を喚起する必
要がある。
Ｆ０発明の効果
本発明は、半導体集積回路の表面に半田等の金ｐＡ端子
を設ける処理において、端子用金属の被着を薄くするこ
とが出来るので、蒸着時間が短縮され、また、ホトレジ
ストなどのイメージ画定層の剥離も短時間で済み、更に
、従来は使用できなかったホトレジスト用溶剤も使用可
能となり、半導体集積回路の製造効率を顕著に高めるこ
とが出来る。
を設ける処理において、端子用金属の被着を薄くするこ
とが出来るので、蒸着時間が短縮され、また、ホトレジ
ストなどのイメージ画定層の剥離も短時間で済み、更に
、従来は使用できなかったホトレジスト用溶剤も使用可
能となり、半導体集積回路の製造効率を顕著に高めるこ
とが出来る。
第１図乃至第７図は半導体の断面図であって、本発明の
実施例の処理工程を説明するための図、第８図乃至第１
￥１は半導体の断面図であって、本発明の他の実施例の
処理工程を説明するための図である。 ２０・・・・半導体ウェハ、２１・・・・絶縁層、２２
・・・・開孔、２３・、・・・半導体回路、２４・・・
・パッドを画定するための金属層（ＰＬＭ層）、２５・
・・・ホトレジスト層、２６・・・・開口、２７・・・
・鉛−錫の合金、２７ｂ・・・・半田ボール、２９・・
・・半田の小球体。 出 願 人 インターナショナル・ビジネス・マシー
ンズ・コーポレーション 復代理人 弁理士 篠 １） 文 雄 ｆｉ９凶 −Ｐθホ”−ル ＰＬバ様爲層 ポリイミドリａ出ａわ
実施例の処理工程を説明するための図、第８図乃至第１
￥１は半導体の断面図であって、本発明の他の実施例の
処理工程を説明するための図である。 ２０・・・・半導体ウェハ、２１・・・・絶縁層、２２
・・・・開孔、２３・、・・・半導体回路、２４・・・
・パッドを画定するための金属層（ＰＬＭ層）、２５・
・・・ホトレジスト層、２６・・・・開口、２７・・・
・鉛−錫の合金、２７ｂ・・・・半田ボール、２９・・
・・半田の小球体。 出 願 人 インターナショナル・ビジネス・マシー
ンズ・コーポレーション 復代理人 弁理士 篠 １） 文 雄 ｆｉ９凶 −Ｐθホ”−ル ＰＬバ様爲層 ポリイミドリａ出ａわ
Claims (2)
- （１）半導体デバイスの表面上に、マスク材料の層を被
着するステップと、 上記マスク材料の層に開孔を形成するステップと、上記
マスク材料の層上及び上記開孔中に金属の層を被着する
ステップと、 上記開孔中の金属層が熔融するように上記金属層を加熱
するステップと、 上記マスク材料の層を取り除くステップと、を含む金属
層リフト・オフ処理方法。 - （２）半導体デバイスの選択された表面上に絶縁材料の
層を形成するステップと、 上記絶縁材料の選択された領域に、開孔を形成するステ
ップと、 上記開孔中に第１の金属層を被着するステップと、 上記絶縁材料の層の表面上にマスク材料の層を被着する
ステップと、 上記マスク材料の層に複数個の開孔を設けるステップと
、 上記マスク材料の層上及び上記開孔中に第２の金属層を
被着するステップと、 上記第２の金属層を熔融するため加熱するステップと、 上記マスク材料の層を取り除くステップと、を含むこと
を特徴とする金属層リフト・オフ処理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US234728 | 1988-08-22 | ||
| US07/234,728 US4861425A (en) | 1988-08-22 | 1988-08-22 | Lift-off process for terminal metals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0282625A true JPH0282625A (ja) | 1990-03-23 |
| JPH0795549B2 JPH0795549B2 (ja) | 1995-10-11 |
Family
ID=22882555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1132917A Expired - Lifetime JPH0795549B2 (ja) | 1988-08-22 | 1989-05-29 | 金属層リフト・オフ処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4861425A (ja) |
| EP (1) | EP0355478B1 (ja) |
| JP (1) | JPH0795549B2 (ja) |
| DE (1) | DE68906615T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04307932A (ja) * | 1991-01-25 | 1992-10-30 | American Teleph & Telegr Co <Att> | 集積回路製造方法 |
| JPH05136202A (ja) * | 1991-05-11 | 1993-06-01 | Goldstar Electron Co Ltd | 半導体パツケージ及びその製造方法 |
| JP2000091639A (ja) * | 1998-09-11 | 2000-03-31 | Hewlett Packard Co <Hp> | 精細パタ―ンが形成された反射接触部を備える発光素子及びその製造方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5252180A (en) * | 1990-05-17 | 1993-10-12 | Xerox Corporation | Electrical contacts for an electro-optic modulator |
| US5226232A (en) * | 1990-05-18 | 1993-07-13 | Hewlett-Packard Company | Method for forming a conductive pattern on an integrated circuit |
| GB9015820D0 (en) * | 1990-07-18 | 1990-09-05 | Raychem Ltd | Processing microchips |
| US5258236A (en) * | 1991-05-03 | 1993-11-02 | Ibm Corporation | Multi-layer thin film structure and parallel processing method for fabricating same |
| IL111219A0 (en) * | 1993-10-18 | 1994-12-29 | Hughes Aircraft Co | Microelement assembly |
| US5384283A (en) * | 1993-12-10 | 1995-01-24 | International Business Machines Corporation | Resist protection of ball limiting metal during etch process |
| DE19511392A1 (de) * | 1994-03-31 | 1995-10-05 | Fraunhofer Ges Forschung | Verfahren und Vorrichtung zur Herstellung von Lothöckern |
| US5608260A (en) * | 1994-12-30 | 1997-03-04 | International Business Machines Corporation | Leadframe having contact pads defined by a polymer insulating film |
| US5597469A (en) * | 1995-02-13 | 1997-01-28 | International Business Machines Corporation | Process for selective application of solder to circuit packages |
| US5705570A (en) * | 1995-06-07 | 1998-01-06 | International Business Machines Corporation | Ablatively photodecomposable compositions |
| US5933752A (en) * | 1996-11-28 | 1999-08-03 | Sony Corporation | Method and apparatus for forming solder bumps for a semiconductor device |
| US5904156A (en) * | 1997-09-24 | 1999-05-18 | International Business Machines Corporation | Dry film resist removal in the presence of electroplated C4's |
| WO1999063588A1 (de) * | 1998-06-02 | 1999-12-09 | Siemens S.A. | Verfahren zum umschmelzen von lotschichten |
| DE60108413T2 (de) | 2000-11-10 | 2005-06-02 | Unitive Electronics, Inc. | Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür |
| US6863209B2 (en) | 2000-12-15 | 2005-03-08 | Unitivie International Limited | Low temperature methods of bonding components |
| DE10156054C2 (de) * | 2001-11-15 | 2003-11-13 | Infineon Technologies Ag | Herstellungsverfahren für eine Leiterbahn auf einem Substrat |
| US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
| US7531898B2 (en) | 2002-06-25 | 2009-05-12 | Unitive International Limited | Non-Circular via holes for bumping pads and related structures |
| US6960828B2 (en) | 2002-06-25 | 2005-11-01 | Unitive International Limited | Electronic structures including conductive shunt layers |
| US6716669B2 (en) * | 2002-08-02 | 2004-04-06 | Bae Systems Information And Electronic Systems Integration Inc | High-density interconnection of temperature sensitive electronic devices |
| TWI225899B (en) | 2003-02-18 | 2005-01-01 | Unitive Semiconductor Taiwan C | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer |
| US20050167284A1 (en) * | 2004-01-30 | 2005-08-04 | International Business Machines Corporation | Electrolytic method for photoresist stripping |
| DE102004005022B4 (de) * | 2004-01-30 | 2006-02-16 | Infineon Technologies Ag | Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen |
| DE102004005361B4 (de) * | 2004-02-03 | 2008-01-17 | Qimonda Ag | Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen |
| US7358174B2 (en) | 2004-04-13 | 2008-04-15 | Amkor Technology, Inc. | Methods of forming solder bumps on exposed metal pads |
| DE102004023897A1 (de) * | 2004-05-12 | 2005-12-15 | Infineon Technologies Ag | Verfahren zur Herstellung geschützter Leitbahnen und Kontaktflächen |
| US10746612B2 (en) | 2016-11-30 | 2020-08-18 | The Board Of Trustees Of Western Michigan University | Metal-metal composite ink and methods for forming conductive patterns |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232264A (en) * | 1975-09-05 | 1977-03-11 | Hitachi Ltd | Formation method for solder electrode |
| JPS61296729A (ja) * | 1985-06-26 | 1986-12-27 | Fujitsu Ltd | 集積回路接続部の形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2432719B2 (de) * | 1974-07-08 | 1977-06-02 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens |
| US4045594A (en) * | 1975-12-31 | 1977-08-30 | Ibm Corporation | Planar insulation of conductive patterns by chemical vapor deposition and sputtering |
| US4273859A (en) * | 1979-12-31 | 1981-06-16 | Honeywell Information Systems Inc. | Method of forming solder bump terminals on semiconductor elements |
| US4448636A (en) * | 1982-06-02 | 1984-05-15 | Texas Instruments Incorporated | Laser assisted lift-off |
| US4428796A (en) * | 1982-08-02 | 1984-01-31 | Fairchild Camera And Instrument Corporation | Adhesion bond-breaking of lift-off regions on semiconductor structures |
| US4532002A (en) * | 1984-04-10 | 1985-07-30 | Rca Corporation | Multilayer planarizing structure for lift-off technique |
| US4519872A (en) * | 1984-06-11 | 1985-05-28 | International Business Machines Corporation | Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes |
-
1988
- 1988-08-22 US US07/234,728 patent/US4861425A/en not_active Expired - Fee Related
-
1989
- 1989-05-29 JP JP1132917A patent/JPH0795549B2/ja not_active Expired - Lifetime
- 1989-07-29 DE DE89114044T patent/DE68906615T2/de not_active Expired - Fee Related
- 1989-07-29 EP EP89114044A patent/EP0355478B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232264A (en) * | 1975-09-05 | 1977-03-11 | Hitachi Ltd | Formation method for solder electrode |
| JPS61296729A (ja) * | 1985-06-26 | 1986-12-27 | Fujitsu Ltd | 集積回路接続部の形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04307932A (ja) * | 1991-01-25 | 1992-10-30 | American Teleph & Telegr Co <Att> | 集積回路製造方法 |
| JPH05136202A (ja) * | 1991-05-11 | 1993-06-01 | Goldstar Electron Co Ltd | 半導体パツケージ及びその製造方法 |
| JP2000091639A (ja) * | 1998-09-11 | 2000-03-31 | Hewlett Packard Co <Hp> | 精細パタ―ンが形成された反射接触部を備える発光素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0355478B1 (en) | 1993-05-19 |
| EP0355478A1 (en) | 1990-02-28 |
| DE68906615D1 (de) | 1993-06-24 |
| DE68906615T2 (de) | 1993-12-23 |
| US4861425A (en) | 1989-08-29 |
| JPH0795549B2 (ja) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0282625A (ja) | 金属層リフト・オフ処理方法 | |
| US4273859A (en) | Method of forming solder bump terminals on semiconductor elements | |
| US6861345B2 (en) | Method of disposing conductive bumps onto a semiconductor device | |
| US6232212B1 (en) | Flip chip bump bonding | |
| EP0411165B1 (en) | Method of forming of an integrated circuit chip packaging structure | |
| US4205099A (en) | Method for making terminal bumps on semiconductor wafers | |
| JPS6354738A (ja) | ハンダ付け法 | |
| KR940001382A (ko) | 집적회로 보호용 폴리이미드 처리방법 | |
| US5766808A (en) | Process for forming multilayer lift-off structures | |
| US5384283A (en) | Resist protection of ball limiting metal during etch process | |
| US4387116A (en) | Conditioner for adherence of nickel to a tin oxide surface | |
| US4139434A (en) | Method of making circuitry with bump contacts | |
| CN101330065B (zh) | 凸点制作方法 | |
| US5573171A (en) | Method of thin film patterning by reflow | |
| JP2000286296A (ja) | 半導体装置およびその製造方法 | |
| US3723178A (en) | Process for producing contact metal layers consisting of chromium or molybdenum on semiconductor components | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| US6274491B1 (en) | Process of manufacturing thin ball grid array substrates | |
| TWM589893U (zh) | 經金屬回蝕處理的電路板 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPS61251153A (ja) | 半導体装置のバンプ形成方法 | |
| JP3279677B2 (ja) | はんだめっきプリント配線板のヒュージング前処理方法 | |
| WO2018088624A1 (ko) | 반도체 패키지 기판의 제조 방법 | |
| JPH0442539A (ja) | 半導体装置の製造方法 |