JPS61296729A - 集積回路接続部の形成方法 - Google Patents
集積回路接続部の形成方法Info
- Publication number
- JPS61296729A JPS61296729A JP60137690A JP13769085A JPS61296729A JP S61296729 A JPS61296729 A JP S61296729A JP 60137690 A JP60137690 A JP 60137690A JP 13769085 A JP13769085 A JP 13769085A JP S61296729 A JPS61296729 A JP S61296729A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- integrated circuit
- solder
- connection
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/203—Electrical connections
- H10W44/209—Vertical interconnections, e.g. vias
- H10W44/212—Coaxial feed-throughs in substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路の接続技術に関する。本発明は、さら
に詳しく述べると、フリップチップ方式を使用して、例
えばＩＣ，ＬＳＩ、超ＬＳＩ等の集積回路チップをプリ
ント配線基板のような接続基板に接続する際に存用な集
積回路接続部を形成する方法に関する。本発明の集積回
路接続部を使用して集積回路チップと基板（カード）を
接続すると、特に高速の信号あるいは大電流の信号をチ
ップ及びカード間で有効にやりとりすることができる。
に詳しく述べると、フリップチップ方式を使用して、例
えばＩＣ，ＬＳＩ、超ＬＳＩ等の集積回路チップをプリ
ント配線基板のような接続基板に接続する際に存用な集
積回路接続部を形成する方法に関する。本発明の集積回
路接続部を使用して集積回路チップと基板（カード）を
接続すると、特に高速の信号あるいは大電流の信号をチ
ップ及びカード間で有効にやりとりすることができる。
本発明者らの研究グループでは、集積回路チップを接続
基板に接続する場合、信号伝送線の接続端子をグランド
面の接続端子が取り囲む形でフリップチップ方式により
接続するのが有利であるという知見を得、別に特許出願
をした（特開昭 −号公報）。ところで、この接続方法
を実現する場合、接続基板上に形成されるべき集積回路
接続部の形成が問題としてあった。例えば、フリップチ
ップ方式における接続部形成方法として従来から用いら
れている方法に、接続基板（カード）又は集積回路チッ
プの入出力端子部に真空蒸着によりハンダバンプを形成
する方法があるというものの、この方法の実施に必要な
装置は高額であり、また、工程が複雑であり、したがっ
て、量産性に劣るという欠点がある。また、ハンダペー
ストを用いて集積回路接続部を印刷する方法が提案され
ているけれども、これでは、大サイズのパターンはとも
かく、合本発明が得ようとしている２００μｌ以下の小
サイズのパターンは実質的に形成不可能であるという欠
点がある。さらに、メタルマスクを用いて、そのマスク
の貫通孔にハンダポールを並べて加熱溶融することによ
りハンダバンプを形成する方法も提案されている。この
接続部形成方法を使用すると、上記した真空蒸着法やハ
ンダペースト法の欠点を確かに解消し得るというものの
、メタルマスクの加工の難かしさに原因して微細な接続
部パターンを得ることができない。実際、この方法を用
いた場合、数１０μｍ以下の幅員をもっ゛た接続部パタ
ーンを得ることができない。
基板に接続する場合、信号伝送線の接続端子をグランド
面の接続端子が取り囲む形でフリップチップ方式により
接続するのが有利であるという知見を得、別に特許出願
をした（特開昭 −号公報）。ところで、この接続方法
を実現する場合、接続基板上に形成されるべき集積回路
接続部の形成が問題としてあった。例えば、フリップチ
ップ方式における接続部形成方法として従来から用いら
れている方法に、接続基板（カード）又は集積回路チッ
プの入出力端子部に真空蒸着によりハンダバンプを形成
する方法があるというものの、この方法の実施に必要な
装置は高額であり、また、工程が複雑であり、したがっ
て、量産性に劣るという欠点がある。また、ハンダペー
ストを用いて集積回路接続部を印刷する方法が提案され
ているけれども、これでは、大サイズのパターンはとも
かく、合本発明が得ようとしている２００μｌ以下の小
サイズのパターンは実質的に形成不可能であるという欠
点がある。さらに、メタルマスクを用いて、そのマスク
の貫通孔にハンダポールを並べて加熱溶融することによ
りハンダバンプを形成する方法も提案されている。この
接続部形成方法を使用すると、上記した真空蒸着法やハ
ンダペースト法の欠点を確かに解消し得るというものの
、メタルマスクの加工の難かしさに原因して微細な接続
部パターンを得ることができない。実際、この方法を用
いた場合、数１０μｍ以下の幅員をもっ゛た接続部パタ
ーンを得ることができない。
本発明の目的は、上記した従来の技術の欠点にかんがみ
て、高速信号伝送可能なチップ接続あるいは大電流の信
号を流す端子から他の端子への漏れ電流の影響を小さく
することができるチップ接続を実現するための、特に信
号伝送線の接続端子をグランド面の接続端子が取り囲む
形の、言わば同軸構造の、集積回路接続部を微細パター
ンでかつ容易に形成する方法を提供することにある。す
なわち、これが合本発明が解決しようとする問題点であ
る。
て、高速信号伝送可能なチップ接続あるいは大電流の信
号を流す端子から他の端子への漏れ電流の影響を小さく
することができるチップ接続を実現するための、特に信
号伝送線の接続端子をグランド面の接続端子が取り囲む
形の、言わば同軸構造の、集積回路接続部を微細パター
ンでかつ容易に形成する方法を提供することにある。す
なわち、これが合本発明が解決しようとする問題点であ
る。
本発明者らは、このたび、形成しようとする同軸構造の
接続部と同一形状（平面形状）の電極パッドをもった接
続基板上にフォトレジスト材料を塗布し、次いでフォト
リソグラフィーにより前記電極パッドに対応する部分を
フォトレジスト膜から除去し、形成された断面形状が凹
形の溝にハンダバンプ形成材料を隙間なく充填し、そし
て最後にこの材料を加熱溶融し′て下地電極パッドに溶
着一体化した場合、所望とする同軸構造の集積回路接続
部を形成し得るということを見い出した。
接続部と同一形状（平面形状）の電極パッドをもった接
続基板上にフォトレジスト材料を塗布し、次いでフォト
リソグラフィーにより前記電極パッドに対応する部分を
フォトレジスト膜から除去し、形成された断面形状が凹
形の溝にハンダバンプ形成材料を隙間なく充填し、そし
て最後にこの材料を加熱溶融し′て下地電極パッドに溶
着一体化した場合、所望とする同軸構造の集積回路接続
部を形成し得るということを見い出した。
本発明による集積回路接続部形成方法は、すなわち、
集積回路チップの信号伝送線及びグランド面の接続端子
が接続されるべき接続基板の表面上に所定の形状の金属
薄膜を被着して電極パッドとなし、感光性ポリイミド樹
脂からなるネガ型フォトレジスト材料を前記接続基板の
表面に全面的に塗布してフォトレジスト膜を形成し、 前記フォトレジスト膜のうち前記電極パッドに対応する
部分以外の領域に選択的に露光を施して゛露光域のフォ
トレジスト膜を不溶化し、前記フォトレジスト膜を現像
及びキユアリングして未露光域のフォトレジスト膜を溶
解除去し、よって、前記電極パッドと同一形状の貫通孔
を有する硬化フォトレジスト膜を得、 前記貫通孔の全体にハンダバンプ形成材料を充填し、そ
して 前記ハンダバンブ形成材料を加熱溶融することによって
所定の形状のハンダバンプを形成するとともにそのバン
ブを下地電極パッドに溶着させることを特徴とする。
が接続されるべき接続基板の表面上に所定の形状の金属
薄膜を被着して電極パッドとなし、感光性ポリイミド樹
脂からなるネガ型フォトレジスト材料を前記接続基板の
表面に全面的に塗布してフォトレジスト膜を形成し、 前記フォトレジスト膜のうち前記電極パッドに対応する
部分以外の領域に選択的に露光を施して゛露光域のフォ
トレジスト膜を不溶化し、前記フォトレジスト膜を現像
及びキユアリングして未露光域のフォトレジスト膜を溶
解除去し、よって、前記電極パッドと同一形状の貫通孔
を有する硬化フォトレジスト膜を得、 前記貫通孔の全体にハンダバンプ形成材料を充填し、そ
して 前記ハンダバンブ形成材料を加熱溶融することによって
所定の形状のハンダバンプを形成するとともにそのバン
ブを下地電極パッドに溶着させることを特徴とする。
本発明の実施において、集積回路接続部を同軸構造の形
状となすため、例えば、信号伝送線の接続端子を中央に
配し、それと同心的に環状のグランド面接続端子を配す
ることができる。また、必要に応じて、グランド面接続
端子の形状を環状から矩形に変更することができる。も
ちろん、本発明方法は、これらの同軸構造の接続部の形
成にのみ限定されるものではなく、従来の集積回路接続
部の形成にも有利に適用することができる。
状となすため、例えば、信号伝送線の接続端子を中央に
配し、それと同心的に環状のグランド面接続端子を配す
ることができる。また、必要に応じて、グランド面接続
端子の形状を環状から矩形に変更することができる。も
ちろん、本発明方法は、これらの同軸構造の接続部の形
成にのみ限定されるものではなく、従来の集積回路接続
部の形成にも有利に適用することができる。
本発明を実施する場合、先ず最初に、接続基板（カード
）の接続部分にチップの電極パッドに対応する形状の金
属薄膜、例えばＣｕ、Ａｕ、Ｐｄ。
）の接続部分にチップの電極パッドに対応する形状の金
属薄膜、例えばＣｕ、Ａｕ、Ｐｄ。
Ｐｄ −Ａｇ 、Ａｇ 、Ｃｒなど、を蒸着、スパッタ
等により被着して電極パッド（ハンダパッドとも言う）
を形成する。
等により被着して電極パッド（ハンダパッドとも言う）
を形成する。
電極パッドの形成後、感光性ポリイミド樹脂のネガ型フ
ォトレジスト材料、例えば東し−から入手可能な“フォ
トニースＵ Ｒ−３１００”（商品名）をスピンコード
等により塗布する。フォトレジスト膜の膜厚は、ハンダ
バンプ形成材料にポール。
ォトレジスト材料、例えば東し−から入手可能な“フォ
トニースＵ Ｒ−３１００”（商品名）をスピンコード
等により塗布する。フォトレジスト膜の膜厚は、ハンダ
バンプ形成材料にポール。
ペースト又はペーストのどれを使うかに左右されるとい
うものの、一般には約２０〜４０μ信であるのが好まし
い。ハンダ合金ペーストを使用する場合のフォトレジス
ト膜の膜厚はハンダ合金ポールの場合のそれの約３〜４
倍とする必要がある。
うものの、一般には約２０〜４０μ信であるのが好まし
い。ハンダ合金ペーストを使用する場合のフォトレジス
ト膜の膜厚はハンダ合金ポールの場合のそれの約３〜４
倍とする必要がある。
次いで、形成されたフォトレジスト膜を紫外線光等に選
択的に像露光する。この像露光の結果として、フォトレ
ジスト膜の露光域（電極パッドに対応する部分以外の領
域）を不溶化する。引き続いて現像及びキユアリングを
実施して、先の像露光で不溶化せしめられなかった未露
光域のフォトレジスト膜を溶解除去する。電極パッドと
同一形状の貫通孔（凹形溝）を有する硬化フォトレジス
ト膜が得られる− 引き続いて、ハンダバンブの形成のため、先の工程で形
成された凹形の漢にハンダバンプ形成材料、例えばＰｂ
−３ｎ 、 Ｉｎ−Ｂ１ 、Ｉｎ −Ｓｎ 。
択的に像露光する。この像露光の結果として、フォトレ
ジスト膜の露光域（電極パッドに対応する部分以外の領
域）を不溶化する。引き続いて現像及びキユアリングを
実施して、先の像露光で不溶化せしめられなかった未露
光域のフォトレジスト膜を溶解除去する。電極パッドと
同一形状の貫通孔（凹形溝）を有する硬化フォトレジス
ト膜が得られる− 引き続いて、ハンダバンブの形成のため、先の工程で形
成された凹形の漢にハンダバンプ形成材料、例えばＰｂ
−３ｎ 、 Ｉｎ−Ｂ１ 、Ｉｎ −Ｓｎ 。
Ｉｎ −Ｂｉ−３ｎなどのハンダ又はハンダ合金材料を
好ましくは直径約５０〜１００μｍのポール又は粒径約
２〜１０μｍの粉末の形で隙間なく並べるかもしくは充
填し、さもなければハンダペーストを詰め、これを加熱
溶融させる。加熱溶融の温度は、用いられるハンダバン
プ形成材料の溶融温度によって左右されるというものの
、一般的には約５０〜３００℃の温度が用いられる。例
えば、Ｉｎ系のハンダ合金を使用する場合には約６０℃
の温度が好ましく、一方、Ｓｎ系のハンダ合金を使用す
る場合には約２００℃を土建る温度が好ましい。
好ましくは直径約５０〜１００μｍのポール又は粒径約
２〜１０μｍの粉末の形で隙間なく並べるかもしくは充
填し、さもなければハンダペーストを詰め、これを加熱
溶融させる。加熱溶融の温度は、用いられるハンダバン
プ形成材料の溶融温度によって左右されるというものの
、一般的には約５０〜３００℃の温度が用いられる。例
えば、Ｉｎ系のハンダ合金を使用する場合には約６０℃
の温度が好ましく、一方、Ｓｎ系のハンダ合金を使用す
る場合には約２００℃を土建る温度が好ましい。
上記のようにしてハンダバンプ形成材料を加熱溶融させ
ると、所定の形状、例えばバンブ状、球状又は類似の形
状のハンダバンプがレジスト膜の貫通孔内に形成され、
同時に、そのバンブと下地電極パッドとが強力に接合せ
しめられる。
ると、所定の形状、例えばバンブ状、球状又は類似の形
状のハンダバンプがレジスト膜の貫通孔内に形成され、
同時に、そのバンブと下地電極パッドとが強力に接合せ
しめられる。
カード上のレジスト膜はそのま＼残して保護膜として利
用してもよ（、また、不必要であるならば、適当な溶剤
を用いて溶解除去してもよい。いずれにしても、最後の
工程として、上記のようにして形成されたカードの集積
回路接続部をそれと整合するチップの電極パッドと接触
させ、介在せるハンダバンプのリフローによりカードと
チップをフリップチップ接合する。
用してもよ（、また、不必要であるならば、適当な溶剤
を用いて溶解除去してもよい。いずれにしても、最後の
工程として、上記のようにして形成されたカードの集積
回路接続部をそれと整合するチップの電極パッドと接触
させ、介在せるハンダバンプのリフローによりカードと
チップをフリップチップ接合する。
第１図は、本発明方法を有利に適用することのできる集
積回路チップの好ましい一例を示した略示図である。チ
ップ１は、図示される通り、信号伝送線のための電極パ
ッド２と、それを取り囲んで形成されたグランド面のた
めの電極パッド３とからなる複合電極パッドを有する。
積回路チップの好ましい一例を示した略示図である。チ
ップ１は、図示される通り、信号伝送線のための電極パ
ッド２と、それを取り囲んで形成されたグランド面のた
めの電極パッド３とからなる複合電極パッドを有する。
本願明細書では、このような複合電極パッドのことを、
特に、同軸構造をもった電極バンドあるいは接続部と呼
ぶ。このチップ１では、さらに、従来例のように信号伝
送線の電極パッド２及びグランド面の電極パッド３が互
いに独立して配置されたものも含まれている。第２図は
、第１図に示した集積回路チップの線分■−Ｈにそった
断面図である。
特に、同軸構造をもった電極バンドあるいは接続部と呼
ぶ。このチップ１では、さらに、従来例のように信号伝
送線の電極パッド２及びグランド面の電極パッド３が互
いに独立して配置されたものも含まれている。第２図は
、第１図に示した集積回路チップの線分■−Ｈにそった
断面図である。
本発明方法は、例えば、第３ａ図〜第３ｈ図に断面で示
される一連の工程を経て実施することができる。
される一連の工程を経て実施することができる。
先ず最初に、第２図に断面で示される構造をもった集積
回路チップを接続するための接続基板（カード）を用意
する。カード４は、第３ａ図に示されるように、内部配
線５を有する。
回路チップを接続するための接続基板（カード）を用意
する。カード４は、第３ａ図に示されるように、内部配
線５を有する。
次いで、第３ｂ図に示されるように、カード４の表面上
に電極パフドロを被着する。この電極パッド又はハンダ
パッド６の形状はそれにフリップチップ接合されるべき
集積回路チップ１の電極パッド２及び３の形状に一致す
る。
に電極パフドロを被着する。この電極パッド又はハンダ
パッド６の形状はそれにフリップチップ接合されるべき
集積回路チップ１の電極パッド２及び３の形状に一致す
る。
次いで、第３Ｃ図に示されるように、カード４の全面に
フォトレジストを塗布して均一なフォトレジスト膜７を
形成する。ここで使用するフォトレジストは、前記した
通り、ネガ型であり、そして任意の感光性ポリイミド樹
脂からなることができる。
フォトレジストを塗布して均一なフォトレジスト膜７を
形成する。ここで使用するフォトレジストは、前記した
通り、ネガ型であり、そして任意の感光性ポリイミド樹
脂からなることができる。
次いで、フォトレジスト膜７に貫通孔を作るため、電極
パッド対応部が遮光性を有するガラスマスク８を通して
レジスト膜７に像露光を施す（第３ｄ図）。露光源とし
ては紫外線光などがある。
パッド対応部が遮光性を有するガラスマスク８を通して
レジスト膜７に像露光を施す（第３ｄ図）。露光源とし
ては紫外線光などがある。
像露光の完了後、フォトレジスト膜７を現像及びキユア
リングしてその未露光部を溶解除去する。
リングしてその未露光部を溶解除去する。
第３ｅ図に示されるように貫通孔２７をもった硬化フォ
トレジスト膜１７が得られる。
トレジスト膜１７が得られる。
引き続いて、上記のようにして形成されたレジスト膜１
７の貫通孔２７に所定のサイズのハンダ合金ポール９を
緻密に整列させる（第３ｆ図）。
７の貫通孔２７に所定のサイズのハンダ合金ポール９を
緻密に整列させる（第３ｆ図）。
なお、図面では、説明の都合上、答礼に１個のポール９
しか充填していないけれども、孔の幅が大きい場合には
２列もしくはそれ以上にポールを整列することもできる
。
しか充填していないけれども、孔の幅が大きい場合には
２列もしくはそれ以上にポールを整列することもできる
。
ハンダポールを充填した後、約６０〜２５０℃の温度で
そのポールを加熱溶融させる（第３ｇ図）。
そのポールを加熱溶融させる（第３ｇ図）。
ハンダポールが一体となって、図示される通りのハンダ
バンブ１９が形成される。このようにして。
バンブ１９が形成される。このようにして。
形成された集積回路接続部のフォトレジスト膜除去後の
状態を断面図で示すと、第３ｈ図に記載される通りであ
る。なお、形成可能な接続部パターン（ハンダバンプ）
の幅は使用するハンダ、）−−／Ｌ／の粒径に応じて、
約５０〜１００μｍである。
状態を断面図で示すと、第３ｈ図に記載される通りであ
る。なお、形成可能な接続部パターン（ハンダバンプ）
の幅は使用するハンダ、）−−／Ｌ／の粒径に応じて、
約５０〜１００μｍである。
最後に、第４図に示されるように、通常のフリップチッ
プ方式を使用して、形成されたカード４の接続部（６＋
１９）に第２図の集積回路チップ１の電極パッド２及び
３を接続する。
プ方式を使用して、形成されたカード４の接続部（６＋
１９）に第２図の集積回路チップ１の電極パッド２及び
３を接続する。
さらに、上記した接続部形成方法の一部を変更しても、
すなわち、ハンダポールに代えてハンダ粉末やハンダペ
ーストを使用しても、上記と同様な結果を得ることがで
きる。
すなわち、ハンダポールに代えてハンダ粉末やハンダペ
ーストを使用しても、上記と同様な結果を得ることがで
きる。
本発明によれば、例えば第１図に示されるような集積回
路チップのための微細な集積回路接続部を容易にかつ大
量に形成することができる。また、このような接続部の
形成が可能となる結果、高速信号あるいは大電流の信号
を集積回路チップと接続基板（カード）との間でやりと
りすることが保証される。
路チップのための微細な集積回路接続部を容易にかつ大
量に形成することができる。また、このような接続部の
形成が可能となる結果、高速信号あるいは大電流の信号
を集積回路チップと接続基板（カード）との間でやりと
りすることが保証される。
第１図は、本発明において用いることのできる集積回路
チップの一例を示した略示図、第２図は、第１図に示し
た集積回路チップの線分ＩＩ−ｎにそった部分断面図、 第３ａ図〜第３ｈ図は、それぞれ、本発明方法の好まし
い一例を順を追って示した断面図、そして 第４図は、本発明方法により形成された接続部を用いた
フリップチップ接続の一例を示した断面図である。 図中、１は集積回路チップ、２は信号伝送線の電極パッ
ド、３はグランド面の電極パッド、４は接続基板（カー
ド）、５は内部配線、６は電極パッド、７はフォトレジ
スト膜、８はガラスマスク、そして９はハンダポールで
ある。 本発明の集積回路チップの略示図 第１図 第１図のチップの部分断面図 第２図
チップの一例を示した略示図、第２図は、第１図に示し
た集積回路チップの線分ＩＩ−ｎにそった部分断面図、 第３ａ図〜第３ｈ図は、それぞれ、本発明方法の好まし
い一例を順を追って示した断面図、そして 第４図は、本発明方法により形成された接続部を用いた
フリップチップ接続の一例を示した断面図である。 図中、１は集積回路チップ、２は信号伝送線の電極パッ
ド、３はグランド面の電極パッド、４は接続基板（カー
ド）、５は内部配線、６は電極パッド、７はフォトレジ
スト膜、８はガラスマスク、そして９はハンダポールで
ある。 本発明の集積回路チップの略示図 第１図 第１図のチップの部分断面図 第２図
Claims (1)
- 【特許請求の範囲】 １、集積回路チップを接続基板に、信号伝送線の接続端
子をグランド面の接続端子が取り囲む形でフリップチッ
プ方式により接続する際の集積回路接続部を形成する方
法であって、 集積回路チップの信号伝送線及びグランド面の接続端子
が接続されるべき接続基板の表面上に所定の形状の金属
薄膜を被着して電極パッドとなし、感光性ポリイミド樹
脂からなるネガ型フォトレジスト材料を前記接続基板の
表面に全面的に塗布してフォトレジスト膜を形成し、 前記フォトレジスト膜のうち前記電極パッドに対応する
部分以外の領域に選択的に露光を施して露光域のフォト
レジスト膜を不溶化し、 前記フォトレジスト膜を現像及びキュアリングして未露
光域のフォトレジスト膜を溶解除去し、よって、前記電
極パッドと同一形状の貫通孔を有する硬化フォトレジス
ト膜を得、 前記貫通孔の全体にハンダバンプ形成材料を充填し、そ
して 前記ハンダバンプ形成材料を加熱溶融することによって
所定の形状のハンダバンプを形成するとともにそのバン
プを下地電極パッドに溶着させることを特徴とする、集
積回路接続部を形成する方法。 ２、前記ハンダバンプ形成材料がハンダ合金ポールであ
る、特許請求の範囲第１項に記載の方法。 ３、前記ハンダバンプ形成材料がハンダ合金粉末である
、特許請求の範囲第１項に記載の方法。 ４、前記ハンダバンプ形成材料がハンダペーストである
、特許請求の範囲第１項に記載の方法。 ５、フォトレジスト膜に紫外線光を照射して選択的露光
を行なう、特許請求の範囲第１項に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137690A JPS61296729A (ja) | 1985-06-26 | 1985-06-26 | 集積回路接続部の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137690A JPS61296729A (ja) | 1985-06-26 | 1985-06-26 | 集積回路接続部の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61296729A true JPS61296729A (ja) | 1986-12-27 |
Family
ID=15204523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60137690A Pending JPS61296729A (ja) | 1985-06-26 | 1985-06-26 | 集積回路接続部の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61296729A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282625A (ja) * | 1988-08-22 | 1990-03-23 | Internatl Business Mach Corp <Ibm> | 金属層リフト・オフ処理方法 |
| JPH02306655A (ja) * | 1989-05-04 | 1990-12-20 | Internatl Business Mach Corp <Ibm> | 回路パツケージの製造方法 |
| JPH03504064A (ja) * | 1989-01-03 | 1991-09-05 | モトローラ・インコーポレーテッド | 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット |
| WO1997003460A1 (en) * | 1995-07-12 | 1997-01-30 | Hoya Corporation | Bare chip mounted board, method of manufacturing the board, and method of forming electrode of bare chip |
| EP0631317A3 (en) * | 1993-06-25 | 1998-02-18 | AT&T Corp. | Integrated semiconductor devices and method for manufacture thereof |
| JP2989271B2 (ja) * | 1995-07-12 | 1999-12-13 | ホーヤ株式会社 | ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| US6531664B1 (en) * | 1999-04-05 | 2003-03-11 | Delphi Technologies, Inc. | Surface mount devices with solder |
| CN110504177A (zh) * | 2019-08-30 | 2019-11-26 | 合肥矽迈微电子科技有限公司 | 一种bga植球方法 |
-
1985
- 1985-06-26 JP JP60137690A patent/JPS61296729A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282625A (ja) * | 1988-08-22 | 1990-03-23 | Internatl Business Mach Corp <Ibm> | 金属層リフト・オフ処理方法 |
| JPH03504064A (ja) * | 1989-01-03 | 1991-09-05 | モトローラ・インコーポレーテッド | 高密度ソルダ・バンプの製造方法と高密度ソルダ・バンプ用基板ソケット |
| JPH02306655A (ja) * | 1989-05-04 | 1990-12-20 | Internatl Business Mach Corp <Ibm> | 回路パツケージの製造方法 |
| EP0631317A3 (en) * | 1993-06-25 | 1998-02-18 | AT&T Corp. | Integrated semiconductor devices and method for manufacture thereof |
| US6172417B1 (en) | 1993-06-25 | 2001-01-09 | Lucent Technologies Inc. | Integrated semiconductor devices |
| WO1997003460A1 (en) * | 1995-07-12 | 1997-01-30 | Hoya Corporation | Bare chip mounted board, method of manufacturing the board, and method of forming electrode of bare chip |
| JP2989271B2 (ja) * | 1995-07-12 | 1999-12-13 | ホーヤ株式会社 | ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| US6531664B1 (en) * | 1999-04-05 | 2003-03-11 | Delphi Technologies, Inc. | Surface mount devices with solder |
| CN110504177A (zh) * | 2019-08-30 | 2019-11-26 | 合肥矽迈微电子科技有限公司 | 一种bga植球方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588027B2 (ja) | Ｉｃチップを基板に接合する方法 | |
| JP3345541B2 (ja) | 半導体装置及びその製造方法 | |
| JP5567489B2 (ja) | アンダーバンプ配線層の方法および装置 | |
| CN1209795C (zh) | 利用弹性体电镀掩模做为芯片级封装的方法 | |
| JP2002076047A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| JPS61296729A (ja) | 集積回路接続部の形成方法 | |
| US6085968A (en) | Solder retention ring for improved solder bump formation | |
| CN111682006A (zh) | 一种半导体封装结构及其制造方法 | |
| JPH07249631A (ja) | はんだバンプ及びはんだボールの製造方法及び半導体装置の製造方法 | |
| US6763585B2 (en) | Method for producing micro bump | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPS58157146A (ja) | 半導体装置 | |
| JPH01161850A (ja) | 半導体装置の製造方法 | |
| JPS61296728A (ja) | 集積回路接続部の形成方法 | |
| JP2002289637A (ja) | バンプの形成方法 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| JP3001053B2 (ja) | バンプの形成方法及び電子装置 | |
| JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
| JPS63174337A (ja) | 半田バンプの形成方法 | |
| JP2931011B2 (ja) | バンプの形成方法 | |
| JPS61295639A (ja) | 集積回路接続方法 | |
| TW502392B (en) | Manufacturing method of solder bumps | |
| JP4507473B2 (ja) | リードフレームの製造方法 | |
| JPH02174233A (ja) | Ｉｃチップの金属突起形成方法 |