JPH0283739A - 情報処理装置の割込み処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の割込み処理方式に係り、特に主
記憶をハードウェア領域とソフトウェア領域に分割し、
ハードウェア領域に格納した特定命令等を処理する命令
実行手順における割込み処理方式に関する。

〔従来の技術〕

従来の情報処理装置においては、命令は固定論理回路ま
たは制御記憶に格納されているマイクロプログラムによ
り処理されている。命令には非常に使用頻度の低い命令
や、非常に複雑多岐にわたる処理により実行される命令
等があるが、これらの命令を従来の情報処理装置で実行
しようとすると、固定論理回路の複雑化、制御記憶容量
及びマイクロプログラムの増大を招く。特に、固定論理
回路の複雑化が使用頻度の高い基本命令の性能にまで影
響を及ぼす場合は、処理装置として価格性能比の点で著
しくバランスの悪いものとなってしまう。

従来、このように点を改善するため、主記憶をバー１く
ウェア領域とソフトウェア領域に分割し、ハードウェア
領域には複数種類の命令実行手順の列をラフ１〜ウエア
領域には通常のプログラムをそれぞれ格納し、プログラ
ムが特定の命令を発行した際に、あるいは特定の事象が
生起した際に対応する命令実行手順の列を実行するよう
な情報処理装置が提案されている。

このような情報処理装置では、プログラムが特定の命令
を発行したり、特定の事象を発生すると、プログラム状
態語（ＰＳＷ）、汎用レジスタ　（ＧＲ）、浮動小数点
レジスタ（ＦＲ）等のプログラムを実行する上で必要な
資源の退避を行った後、前記ハードウェア領域の命令実
行手順の列（以下マクロコードと称する）を実行する。

マクロコードは前記資源を自由に使用して処理を行うが
、マクロコードの完了時にマクロコードが明白に更新す
べきものを除いて前記資源の回復を行う必要がある。マ
クロコード実行中に一切割込み要因の発生しない場合は
、前記回復処理はマクロコードの完了時だけで良いが、
マクロコード実行中にプログラム割込み要因あるいはマ
シンチエツク割込み要因の発生した場合は、割込み処理
においても」二記資源の回復を行わねばならない。従来
はこれらの割込み処理を、各種の割込みごとにハードウ
ェアあるいはマイクロプログラムで実現していた。

なお、この種の情報処理装置として関連するもには、例
えば特開昭５６−２１２３７号公報、特開昭５６−１２
４．９５２号公報等が挙げられる。

〔発明が解決しようとする課題〕

」二記従来の情報処理装置においては、マクロコード実
行中の割込み処理を全てハードウェアあるいはマイクロ
プログラムで実現しているため、かなりの制御記憶容量
やマイクロプログラムの増大となり、制御記憶容量及び
マイクロプログラム量の削減といった当初のマクロコー
ドの目的に反することになる。

また、マクロコードはソフトウェア領域のプログラムと
同様に割込み処理を含めて自由度の高い方が望ましい。

これはマクロコードで実現すべき機能が複数のプログラ
ム割込み要因を有している場合、マクロコードでその割
込み要因を保持し、マクロコードの責任で最終的な割込
み処理を行う方が、より柔軟性に富んだマクロコードを
実現できるからである。従来はこの点について配慮され
ておらず、マイクロコードの有効利用が図られていない
。

本発明の目的は、制御記憶容量やマイクロプログラムを
増大させることなく、また自由度の高いマクロコート処
理を提供するための割込み処理力式を実現することにあ
る。

〔課題を解決するだめの手段〕

上記目的を達成するため、本発明は主記憶装置をソフト
ウェア領域とハードウェア領域に分割し、ラフ１−ウェ
ア領域にはプログラムを、ハードウェア領域には特定の
命令を処理するときあるいは特定の事象が生起したとき
に実行される命令実行手順の列（マクロコード）をそれ
ぞれ格納する情報処理装置において、前記ソフトウェア
領域のプログラムを実行している時は、例えば１１０　
Ｉ＋を、前記ハードウェア領域の命命実行手順の列を実
行している時は例えばＬ（ｉ　Ｉ＋を示す識別子と、前
記ソフトウェア領域のプログラムの実行中に発生した割
込み要因に対する第１の割込み手順と、前記ハードウェ
ア領域の命令実行手順の列の実行中に発生した割込み要
因に対する第２の割込み手順とを設け、前記識別子がｒ
ｒ　ＯＩ＋の時に発生した割込み要因に対しては前記第
１の割込み手順で、前記識別子が“１″の時に発生した
割込み要因に対しては前記第２の割込手順で割込処理を
行うことを特徴としている。

〔作　用〕

ハードウェア領域のマクロコード実行中に割込み要因が
発生すると、情報処理装置はハードウェア領域の一部に
格納しである割込み手順（水割込み手順はマクロコード
で記述する）に従ってマクロコード側で割込み処理を行
う。これはソフトウェア領域のプログラムからはあくま
でもマクロコードの実行の一部として認識され、ソフト
ウェア領域のプログラムにとって割込みの発生すること
はない、このためマクロコード実行中に発生した割込み
はあくまでもマクロコードの責任のもとで割込み処理を
行うことが可能となる。また、マクロコードによる割込
み処理の終了後はマクロコードによるソフトウェア領域
のプログラムに対してマクロコードの処理結果が報告さ
れる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は主記憶の分割を示した図であり、主記憶１０は
ハードウェア領域（Ｈ８Ａ）１１とソフトウェア領域（
ＳＡ）１２に分割されている。ハードウェア領域１１に
は、ソフトウェア領域１２に格納されている特定の命令
を処理するための命令実行手順の列や特定の事象が生起
した際に行うべき処理のための命令実行手順の列（以下
、マクロコードと称する）などが格納されている。さら
に、このハードウェア領域１１には、マクロコード実行
中に発生した割込みに関する情報を保持するためのマク
ロ・プリフィクスエリア（ＭＰＦＸ）がある。ＭＰＦＸ
は、１つの主記憶を複数の処理装置で共有するようなマ
ルチプロセッサ構成の場合には処理装置の数だけ用意さ
れる。こぎでは２つの処理装置で構成される際のＭＰＦ
ＸＯ，ＭＰＦＸＩを示しである。

ソフトウェア領域１２には、ソフトウェア領域に格納し
たプログラムの実行中に発生した割込みあるいは前記マ
クロコード実行中に発生した割込みに関する情報を保持
するソフト・プリフィクスエリア（ＳＰＦＸ）がある。

ＳＰＦ）ＩＭＰＦＸと同様に処理装置の数だけ用意され
、こ＼ではＳＰＦＸＯ，５ＰＦＸＩの２つの場合を示し
である。

第１図は本発明による割込み処理手段の一実施例を示す
ものである。マクロモード（ＭＣＲＭ）フラグ１は、前
記主記憶１０のハードウェア領域１１のマクロコード実
行中に、信号線１０１により“１”となるフリップフロ
ップである。マクロ・プリフィクス・レジスタ（ＭＰＦ
ＸＲ）２は、信号線１０３により当該処理装置に割当て
られたマクロ・プリフィクスエリア（ＭＰＦＸ）の先頭
アドレスを保持するレジスタである。実アドレスレジス
タ（ＲＡＲ）３は、信号線１０４により、処理装置がア
クセスすべき主記憶の実アドレスを保持するレジスタで
ある。第１図では省略したが、信号線１０１は命令制御
ユニットに、信号線１０３．１０４は記憶制御ユニット
に接続される。

割込み処理は、第３図でその概念を示すように、現プロ
グラム状態語（現ｐｓｗ）を主記憶におけるプリフィク
ス領域の旧ＰＳＷ格納領域に格納し、新ＰＳＷ格納領域
にあらかじめ準備された新ＰＳＷを現ＰＳＷにセットす
る処理である。この処理により、現ＰＳＷで示されるプ
ログラムの実行が中断され、新ＰＳＷで示されるプログ
ラムが新たに実行される。本発明では、マクロコード実
行中に前記割込み処理がマクロ・プリフィクスエリアで
為されると、その割込みはマクロコードに対して行われ
ることになり、前記割込み処理がソフト・プリフィクス
エリアに為されると、その割込みはプログラムに対して
行われることになる。

次に、本発明の特徴である前記マクロモード実行中の割
込み処理について第１図を用いて説明する。

ソフトウェア領域のプログラムの実行において特定の命
令の検出あるいは特定の事象が検出されると、Ｍ、　Ｃ
ＲＭフラグ１は信号線１０２により１′″にセットされ
、以降の命令実行がマクロモードのもとで実行されるこ
とを示す。このＭＣＲＭｌが“１″の時、信号線１０２
は“１”となり、加算器５の入力線１０５はＭＰＦＸＲ
２の内容（ＭＰＦＸの先頭アドレス）となる。ＲＡＲ３
にセットした実アドレスは、加算器５により入力線１０
５の内容と加算され、それが信号１０６を通り、ラフ１
−プリフィクス変換論理部６でソフト・プリフィクス変
換を行った後、信号１０７に主記憶絶対アドレスが出力
される。すなわち、ＲＡＲ３にプリフィクスエリア内の
旧ＰＳＷ、新ＰＳＷ等の格納領域を示す実アドレスをセ
ットした場合、前記実アドレスは最終的にマクロ・プリ
フィクスエリア（第２図のＭＰＦＸＯあるいはＭＰＦＸ
Ｉ）内の旧ＰＳＷ、新ＰＳＷ等の格納領域を示す絶対ア
ドレスに変換される。

一方、ソフ１へウェア領域のプログラム実行中でＭ、Ｃ
ＲＭｌがＨＯＩＴの時、加算器５の入力線１．０５は“
Ｏ”となり、加算器５の出力線１０６はＲＡＲ３の内容
そのものとなる。このため、ＲＡＲ３に前記同様の実ア
ドレスをセットした場合、その実アドレスはソフト・プ
リフィクスエリアを示す実アドレスに変換される。

〔発明の効果〕

以上述ぺたように、本発明によれば、マクロコード実行
中に発生した割込みはマクロコードに対して割込みを起
こすため、自由度の高いマクロコード処理を提供するこ
とができる。また、ラフ１〜ウエア領域のソフト・プリ
フィクスエリアあるいはハードウェア領域のマクロ・プ
リフィクスエリアをアクセスする際のアクセスアドレス
をマクロフラグによりハードウェアが切替えるため、割
込み処理のマイクロプログラムを増大することなく割込
み処理が可能となる。

【図面の簡単な説明】

第１図は本発明による割込み処理手段の一実施例を示す
構成図、第２図は主記憶のハードウェア領域とラフ１〜
ウエア領域の分割図、第３図は割込み処理の概念を表わ
す図である。 １・・マクロモードフラグ用フリップフロップ、２・・
マクロプリフィクスレジスタ、　　３・・・実アドレス
レジスタ、　４・・・ＡＮＤ’ｙ’−ト、５・・・加算
器、　６・・・ソフトプリフィクス変換論理部、　１０
・・・主記憶装置、　　１１．・・ハードウェア領域、
１２・・ソフトウェア領域。

Claims (2)

【特許請求の範囲】
1. （１）主記憶装置をソフトウェア領域とハードウェア領
   域に分割し、ソフトウェア領域にはプログラムを、ハー
   ドウェア領域には特定の命令を処理するときあるいは特
   定の事象が生起したときに実行される命令実行手順の列
   をそれぞれ格納する情報処理装置において、前記ソフト
   ウェア領域のプログラムを実行している時は第１状態を
   、前記ハードウェア領域の命令実行手順の列を実行して
   いる時は第２状態を示す識別子と、前記ソフトウェア領
   域のプログラムの実行中に発生した割込み要因に対する
   第１の割込み手順と、前記ハードウェア領域の命令実行
   手順の列の実行中に発生した割込み要因に対する第２の
   割込み手順とを設け、 前記識別子が第１状態の時に発生した割込み要析に対し
   ては前記第１の割込み手順で、前記識別子が第２状態の
   時に発生した割込み要因に対しては前記第２の割込み手
   順で割込み処理を行うことを特徴とする割込処理方式。
2. （２）前記ソフトウェア領域のプログラムの実行中に発
   生した割込み要因に対する第１の割込み手順はソフトウ
   ェア領域に設け、前記ハードウェア領域の命令実行手順
   の列の実行中に発生した割込み要因に対する第２の割込
   み手順はハードウェア領域に設けることを特徴とする請
   求項（１）記載の割込み処理方式。