JPS59229656A - プログラムデバツク装置 - Google Patents
プログラムデバツク装置Info
- Publication number
- JPS59229656A JPS59229656A JP58104231A JP10423183A JPS59229656A JP S59229656 A JPS59229656 A JP S59229656A JP 58104231 A JP58104231 A JP 58104231A JP 10423183 A JP10423183 A JP 10423183A JP S59229656 A JPS59229656 A JP S59229656A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- format
- execution
- program
- instruction word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、マイクロプロセッサの如きプログラム処理
装置“の開発支援装置（デバッグ装置）に関する。一般
に、かかる装置は、構成が簡単で、かつ多くの機能を有
していることが望ましい。
装置“の開発支援装置（デバッグ装置）に関する。一般
に、かかる装置は、構成が簡単で、かつ多くの機能を有
していることが望ましい。
従来、この種のプログラムデバッグ装置では、所定のプ
ログラムをその実行順に、命令語の形式％式％ に表示することにより、各ステップの実行情況をオペレ
ータに知らせるようにしている。しかしながら、この方
法によれば、インデックス修飾方式で■１０（入出力装
置）等を操作する命令語のように、アドレス部がそのま
工機器を指定するものでないような形式の命令語では、
処理装置によってどのＩｌｏが操作されたのかを直ちに
知ることができないため、オペレータはその都度インデ
ックスレジスタで修飾された実行アドレスを計算すると
いう、煩雑で時間の掛かる作業を余儀なくされている。
ログラムをその実行順に、命令語の形式％式％ に表示することにより、各ステップの実行情況をオペレ
ータに知らせるようにしている。しかしながら、この方
法によれば、インデックス修飾方式で■１０（入出力装
置）等を操作する命令語のように、アドレス部がそのま
工機器を指定するものでないような形式の命令語では、
処理装置によってどのＩｌｏが操作されたのかを直ちに
知ることができないため、オペレータはその都度インデ
ックスレジスタで修飾された実行アドレスを計算すると
いう、煩雑で時間の掛かる作業を余儀なくされている。
なお、この点は間接アドレス形式の命令の場合も同様で
ある。
ある。
この発明はかかる点に鑑みてなされたもので、インデッ
クス修飾形式または間接アドレス形式の命令語の場合に
も、その実行アドレスを合わせて表示することにより、
どの部分が操作されたのかを直ちに判断できるようにし
て、デパック作業の能率を向上させるとともに、その所
要時間を短縮させることを目的とするものである。
クス修飾形式または間接アドレス形式の命令語の場合に
も、その実行アドレスを合わせて表示することにより、
どの部分が操作されたのかを直ちに判断できるようにし
て、デパック作業の能率を向上させるとともに、その所
要時間を短縮させることを目的とするものである。
プログラムデパック装置に、少なくともディジタル処理
装置にて実行されるプログラム命令語を読取って解読す
る命令解読手段を設け、解読の結果命令語が直接アドレ
ス形式のものでないときは、処理装置から出力される実
行（実効）アドレスをそれと対応する命令語の操作部に
付加することにより、直接アドレス形式と同様の命令語
形式にして表示するようにしたものである。
装置にて実行されるプログラム命令語を読取って解読す
る命令解読手段を設け、解読の結果命令語が直接アドレ
ス形式のものでないときは、処理装置から出力される実
行（実効）アドレスをそれと対応する命令語の操作部に
付加することにより、直接アドレス形式と同様の命令語
形式にして表示するようにしたものである。
第１図はこの発明の実施例を示す構成図、第２図は中央
処理装置の動作を説明するフローチャート、第３図はデ
バッグ装置の動作を説明するための説明図である。第１
図において、１は中央処理装置（ＣＰＵ）１１、入出力
装置（Ｉｌｏ）１２、メモリ１３およびバス１４等から
構成される情報処理システムであり、２は命令解読部２
１、命令トレースバッファ２２、表示変換部２３および
表示部２４等からなるプログラムデバッグ装置である。
処理装置の動作を説明するフローチャート、第３図はデ
バッグ装置の動作を説明するための説明図である。第１
図において、１は中央処理装置（ＣＰＵ）１１、入出力
装置（Ｉｌｏ）１２、メモリ１３およびバス１４等から
構成される情報処理システムであり、２は命令解読部２
１、命令トレースバッファ２２、表示変換部２３および
表示部２４等からなるプログラムデバッグ装置である。
以下、第１ないし第３図を参照して、その動作を説明す
る。
る。
ＣＰＵＩＩは、メモリ１３から命令（プログラム）を読
出しく第２図■参照）、バス１４を介してｌ１０１２と
データの授受を行なう。このとき、メモリ１３から読出
され、ＣＰＵＩＩにて実行される命令語が直接アドレス
形式のものでないときは、該命令語にもとづいて所定の
ｌ１０１２等を操作するための実行（実効）アドレスを
出力した後（第２図＠参照）、次の命令語を読出しく第
２図θ参照）、以下、同様にして所定の処理を実行する
。一方、デバッグ装置２では、命令解読部２１によって
、バス１４上に出力される情報（命令およびアドレス）
を読取って解読し、それが命令語ならば命令トレースバ
ッファ２２へ逐次格納する。
出しく第２図■参照）、バス１４を介してｌ１０１２と
データの授受を行なう。このとき、メモリ１３から読出
され、ＣＰＵＩＩにて実行される命令語が直接アドレス
形式のものでないときは、該命令語にもとづいて所定の
ｌ１０１２等を操作するための実行（実効）アドレスを
出力した後（第２図＠参照）、次の命令語を読出しく第
２図θ参照）、以下、同様にして所定の処理を実行する
。一方、デバッグ装置２では、命令解読部２１によって
、バス１４上に出力される情報（命令およびアドレス）
を読取って解読し、それが命令語ならば命令トレースバ
ッファ２２へ逐次格納する。
ここで、命令語が第３図（イ）に示される如きインデッ
クス修飾形式のものならば、上述の如くＣＰＵＩＩから
バス１４上に出力される、第３図（ロ）の如き実行アド
レスを取り込み、これを命令トレースバッファ２２に格
納されている命令の操ｆｉｌ（オペレーションコード部
：ＯＰ）に付加スることによって第３図（ハ）の如き形
式にし、表示変換部２３を介して表示部２４に与える。
クス修飾形式のものならば、上述の如くＣＰＵＩＩから
バス１４上に出力される、第３図（ロ）の如き実行アド
レスを取り込み、これを命令トレースバッファ２２に格
納されている命令の操ｆｉｌ（オペレーションコード部
：ＯＰ）に付加スることによって第３図（ハ）の如き形
式にし、表示変換部２３を介して表示部２４に与える。
したがって、表示部２４では、命令の実行状況を直接ア
ドレス命令の形式で表示し、これによって、命令の実行
情況を容易に把握しうるよ５にする。
ドレス命令の形式で表示し、これによって、命令の実行
情況を容易に把握しうるよ５にする。
以上のように、この発明によれば、直接アドレス形式で
ない命令語には、操作した実行アドレスそのものを付加
するようにしたので、プログラムの実行情況を直ちに知
ることができ、したがって、デパック作業の能率が向上
するばかりでなく、作業時間を短縮することが可能であ
る。また、この発明では、中央処理装置（ＣＰＵ）から
出力される実行アドレスそのものを利用するようにした
から、インデックス修飾演算回路等を特別に設ける必要
がなく、また、常にＣＰＵが操作した内容と表示の内容
とが一致するため、信頼性の高いデバッグ作業を実現し
得る利点を有するものである。
ない命令語には、操作した実行アドレスそのものを付加
するようにしたので、プログラムの実行情況を直ちに知
ることができ、したがって、デパック作業の能率が向上
するばかりでなく、作業時間を短縮することが可能であ
る。また、この発明では、中央処理装置（ＣＰＵ）から
出力される実行アドレスそのものを利用するようにした
から、インデックス修飾演算回路等を特別に設ける必要
がなく、また、常にＣＰＵが操作した内容と表示の内容
とが一致するため、信頼性の高いデバッグ作業を実現し
得る利点を有するものである。
第１図はこの発明の実施例を示す構成図、第２図は中央
処理装置の動作を説明するフローチャート、第３図はデ
バッグ装置の動作を説明するための説明図である。 符号説明 １・・・・・・情報処理システム、１１・・・・・・中
央処理装置（ＣＰＵ）、１２・・・・・・入出力装置（
Ｉｌｏ）、１３・・−−−−メモり、１４・・・・・・
バス、２・・・・・・ブロク２ムデバツグ装置、２１・
・・・・・命令解読部、２２・・・・・・命令トレース
バッファ、２３・・・・・・表示変換部、２４・・・・
・・表示部 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清
処理装置の動作を説明するフローチャート、第３図はデ
バッグ装置の動作を説明するための説明図である。 符号説明 １・・・・・・情報処理システム、１１・・・・・・中
央処理装置（ＣＰＵ）、１２・・・・・・入出力装置（
Ｉｌｏ）、１３・・−−−−メモり、１４・・・・・・
バス、２・・・・・・ブロク２ムデバツグ装置、２１・
・・・・・命令解読部、２２・・・・・・命令トレース
バッファ、２３・・・・・・表示変換部、２４・・・・
・・表示部 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清
Claims (1)
- 所定のメモリに記憶されディジタル処理装置によって実
行されるプログラムの実行情況を表示する表示部を有し
てなるプログラムデバッグ装置において、少なくとも前
記メモリから構成される装置によって実行されるグログ
２ム命令語を読取って解読する命令解読手段を設け、該
解読された命令語が直接アドレス形式のものでないとき
は、前記処理装置から出力される実行（実効）アドレス
をこれと対応する命令語の操作部に付加して前記表示部
に与えることにより、直接アドレス形式でない命令語を
直接アドレス形式と同様の命令語形式にして表示するこ
とを特徴とするプログラムデパック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104231A JPS59229656A (ja) | 1983-06-13 | 1983-06-13 | プログラムデバツク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58104231A JPS59229656A (ja) | 1983-06-13 | 1983-06-13 | プログラムデバツク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59229656A true JPS59229656A (ja) | 1984-12-24 |
Family
ID=14375185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58104231A Pending JPS59229656A (ja) | 1983-06-13 | 1983-06-13 | プログラムデバツク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59229656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994313A (en) * | 1987-02-06 | 1991-02-19 | Mitsubishi Gas Chemical Company, Inc. | Parison and blow-molded container and processes for production thereof |
-
1983
- 1983-06-13 JP JP58104231A patent/JPS59229656A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994313A (en) * | 1987-02-06 | 1991-02-19 | Mitsubishi Gas Chemical Company, Inc. | Parison and blow-molded container and processes for production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2334268C2 (ru) | Команды для поддержки обработки шифрованного сообщения | |
| KR910010301A (ko) | 명령 지정방법 및 실행장치 | |
| JPS5826584B2 (ja) | デ−タ処理装置 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| JPH0831033B2 (ja) | データ処理装置 | |
| JP3645452B2 (ja) | プログラムデバッグ装置及びプログラムを記録した記録媒体 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| KR0175469B1 (ko) | 칠프로그램 변수의 가시성 제어방법 | |
| JP3428253B2 (ja) | シーケンサ | |
| JPH08286950A (ja) | 情報処理装置及びトレース情報格納方法 | |
| JPS6152748A (ja) | マイクロコンピユ−タ開発装置のトレ−ス選択方式 | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPH0323938B2 (ja) | ||
| JPS5922147A (ja) | 再試行処理のチエツク方式 | |
| JPS6149695B2 (ja) | ||
| JPH0283739A (ja) | 情報処理装置の割込み処理方式 | |
| JPH03201134A (ja) | マイクロプロセッサ | |
| JPH02242442A (ja) | プログラムデバッグ方式 | |
| JPH07225750A (ja) | ディジタル信号処理装置 | |
| JPS59170943A (ja) | プログラム修正ロ−ド方式 | |
| JPH0354632A (ja) | 演算命令処理装置 | |
| JPS6286442A (ja) | デ−タ処理装置 | |
| JPS62251930A (ja) | 情報処理装置 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 |