JPH0243633A - パリティチェック装置 - Google Patents
パリティチェック装置Info
- Publication number
- JPH0243633A JPH0243633A JP63195511A JP19551188A JPH0243633A JP H0243633 A JPH0243633 A JP H0243633A JP 63195511 A JP63195511 A JP 63195511A JP 19551188 A JP19551188 A JP 19551188A JP H0243633 A JPH0243633 A JP H0243633A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- parity
- control information
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、情報処理装置の診断、回復を行なう障害処理
装置に関し、特に情報処理装置の診断時に行なわれるパ
リティチェック方式に関する。
装置に関し、特に情報処理装置の診断時に行なわれるパ
リティチェック方式に関する。
〔従来の技術］
従来、情報処理装置の診断時に行なわれるパリティチェ
ック方式では、パリティチェックをソフトウェアにより
行ない、このため、パリティチェックすべきデータとそ
れに付随するパリティを抽出し、この抽出されたデータ
を構成する全ビットの排他的論理和を取り、このパリテ
ィチェックすべきデータの正当性を調べていた。
ック方式では、パリティチェックをソフトウェアにより
行ない、このため、パリティチェックすべきデータとそ
れに付随するパリティを抽出し、この抽出されたデータ
を構成する全ビットの排他的論理和を取り、このパリテ
ィチェックすべきデータの正当性を調べていた。
［発明が解決しようとする課題）
上述した従来の情報処理装置の診断時に行なわれるパリ
ティチェック方式では、情報処理装置のデータのパリテ
ィチェックをソフトウェアにより行なっているため、パ
リティチェックにかなりの処理時間が必要であり、この
処理時間が障害処理に要する時間のうち多くの部分を占
めるという欠点がある。
ティチェック方式では、情報処理装置のデータのパリテ
ィチェックをソフトウェアにより行なっているため、パ
リティチェックにかなりの処理時間が必要であり、この
処理時間が障害処理に要する時間のうち多くの部分を占
めるという欠点がある。
本発明のパリティチェック装置は、
パリティチェックすべきデータを含むワードデータと、
各ワードに含まれるデータの開始位置とデータの幅と偶
数／奇数パリティチェック指示とからなる複数の制御情
報を記憶しているメモリを有する情報処理装置において
、 前記メモリに記憶されているワードの先頭データのアド
レスを保持する複数のデータアドレス保持手段と、 前記メモリに記憶され、各ワードに含まれるデータの制
御情報のアドレスを保持する制御情報アドレス保持手段
と、 パリティチェックすべきデータが含まれるワードが指定
されたとき、このデータの制御情報のアドレスを制御情
報アドレス保持手段から読出して、前記メモリからこの
アドレスの制御情報を読出し、このデータを含むワード
の先頭データのアドレスをデータアドレス保持手段から
読出し、この先頭データのアドレスと読出された制御情
報のうちデータの開始位置とにより、パリティチェック
すべきデータのアドレスを求めて、このアドレスとこの
制御情報のうちデータの幅によりこのデータを前記メモ
リから読出すデータ選択部と、データ選択部で選び出さ
れたパリティチェックすべきデータに対して、データ選
択部が読出した偶数／奇数パリティチェック指示により
パリティチェックを行なうパリティチェック部と、パリ
ティチェック部のパリティチェックの結果を保持してソ
フトウェアに見せることができる特殊レジスタと、 パリティチェックすべきデータの、データアドレス保持
手段と制御情報アドレス保持手段を指定するパリティチ
ェック命令を入力して、データ選択部に対し、パリティ
チェックすべきデータのワードを指定する制御部とを有
する。
各ワードに含まれるデータの開始位置とデータの幅と偶
数／奇数パリティチェック指示とからなる複数の制御情
報を記憶しているメモリを有する情報処理装置において
、 前記メモリに記憶されているワードの先頭データのアド
レスを保持する複数のデータアドレス保持手段と、 前記メモリに記憶され、各ワードに含まれるデータの制
御情報のアドレスを保持する制御情報アドレス保持手段
と、 パリティチェックすべきデータが含まれるワードが指定
されたとき、このデータの制御情報のアドレスを制御情
報アドレス保持手段から読出して、前記メモリからこの
アドレスの制御情報を読出し、このデータを含むワード
の先頭データのアドレスをデータアドレス保持手段から
読出し、この先頭データのアドレスと読出された制御情
報のうちデータの開始位置とにより、パリティチェック
すべきデータのアドレスを求めて、このアドレスとこの
制御情報のうちデータの幅によりこのデータを前記メモ
リから読出すデータ選択部と、データ選択部で選び出さ
れたパリティチェックすべきデータに対して、データ選
択部が読出した偶数／奇数パリティチェック指示により
パリティチェックを行なうパリティチェック部と、パリ
ティチェック部のパリティチェックの結果を保持してソ
フトウェアに見せることができる特殊レジスタと、 パリティチェックすべきデータの、データアドレス保持
手段と制御情報アドレス保持手段を指定するパリティチ
ェック命令を入力して、データ選択部に対し、パリティ
チェックすべきデータのワードを指定する制御部とを有
する。
［作 用〕
ハードウェアによりパリティチェックを行なうことによ
り、ソフトウェアでパリティチェックを行なうよりも処
理時間が短縮される。
り、ソフトウェアでパリティチェックを行なうよりも処
理時間が短縮される。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のパリティチェック装置の一実施例を示
すブロック図、第２図（１）は情報処理装置のメモリ１
に格納されているデータのフォーマットを示す図、第２
図（２）、（３）はデータ選択部４で選び出されるデー
タのフォーマットを示す図である。
すブロック図、第２図（１）は情報処理装置のメモリ１
に格納されているデータのフォーマットを示す図、第２
図（２）、（３）はデータ選択部４で選び出されるデー
タのフォーマットを示す図である。
本実施例のパリティチェック装置２は、汎用レジスタ群
３，４と、データ選択部５と、パリティチェック部６と
、特殊レジスタ７と、制御部８とからなる。メモリ１は
パリティチェックすべきデータを含む各ワードのデータ
と、この各ワードのデータに対応して、この各ワードに
含まれるデータの開始位置とビット幅と偶数／奇数パリ
ティチェック指示とからなる複数の制御情報を記憶して
いる。汎用レジスタ群３は複数の汎用レジスタからなり
、メモリ１に記憶されている各ワードの先頭データのア
ドレスを保持する。汎用しジスタ群４は複数の汎用レジ
スタからなり、各ワードに含まれるデータの制御情報の
アドレスを各ワードの先頭データのアドレスに対応して
保持する。データ選択部５は、パリティチェックすべき
データが含まれるワードが指定されたとき、該データの
制御情報のアドレスを汎用レジスタ群４から読出して、
メモリｌからこのアドレスの制御情報を読出し、該ワー
ドの先頭データのアドレスを汎用レジスタ群３から読出
し、この先頭データのアドレスと読出された制御情報の
うちデータの開始位置とにより、パリティチェックすべ
きデータのアドレスを求めて、このアドレスとこの制御
情報のうちデータの幅により該データをメモリ１から読
出す、パリティチェック部６は、データ選択部５で選び
出されたパリティチェックすべきデータに対して、偶数
／奇数パリティチェック指示によりパリティチェックを
行なう、特殊レジスタ７は、パリティチェック部６のパ
リティチェックの結果を保持してソフトウェアに見せる
ことができる。制御部８は、汎用レジスタ群３，４中の
汎用レジスタを指定するパリティチェック命令を入力し
て、データ選択部５に対し、パリティチェックすべきデ
ータのワードを指定する。パリティチェック命令のフォ
ーマットは、ｒｏｐｃＡ、、ＢＪであり、パリティチェ
ック命令であることを示すｒｏＰＣＪと、オペランドＡ
、Ｂとからなる。オペランドＡ、Ｂにより、汎用レジス
タ群３．４のそれぞれ汎用レジスタを指定する。
３，４と、データ選択部５と、パリティチェック部６と
、特殊レジスタ７と、制御部８とからなる。メモリ１は
パリティチェックすべきデータを含む各ワードのデータ
と、この各ワードのデータに対応して、この各ワードに
含まれるデータの開始位置とビット幅と偶数／奇数パリ
ティチェック指示とからなる複数の制御情報を記憶して
いる。汎用レジスタ群３は複数の汎用レジスタからなり
、メモリ１に記憶されている各ワードの先頭データのア
ドレスを保持する。汎用しジスタ群４は複数の汎用レジ
スタからなり、各ワードに含まれるデータの制御情報の
アドレスを各ワードの先頭データのアドレスに対応して
保持する。データ選択部５は、パリティチェックすべき
データが含まれるワードが指定されたとき、該データの
制御情報のアドレスを汎用レジスタ群４から読出して、
メモリｌからこのアドレスの制御情報を読出し、該ワー
ドの先頭データのアドレスを汎用レジスタ群３から読出
し、この先頭データのアドレスと読出された制御情報の
うちデータの開始位置とにより、パリティチェックすべ
きデータのアドレスを求めて、このアドレスとこの制御
情報のうちデータの幅により該データをメモリ１から読
出す、パリティチェック部６は、データ選択部５で選び
出されたパリティチェックすべきデータに対して、偶数
／奇数パリティチェック指示によりパリティチェックを
行なう、特殊レジスタ７は、パリティチェック部６のパ
リティチェックの結果を保持してソフトウェアに見せる
ことができる。制御部８は、汎用レジスタ群３，４中の
汎用レジスタを指定するパリティチェック命令を入力し
て、データ選択部５に対し、パリティチェックすべきデ
ータのワードを指定する。パリティチェック命令のフォ
ーマットは、ｒｏｐｃＡ、、ＢＪであり、パリティチェ
ック命令であることを示すｒｏＰＣＪと、オペランドＡ
、Ｂとからなる。オペランドＡ、Ｂにより、汎用レジス
タ群３．４のそれぞれ汎用レジスタを指定する。
次に、本実施例の動作について説明する。
今、情報処理装置の障害時の、パリティチェックすべき
データａ、ｂ、ｃ （ＣｉとＣ２からなる）、ｄが第２
図（１）に示すようにメモリ１内に記憶されており、デ
ータａ、ｂ、Ｃ１からなる１ワードのデータのメモリｌ
内のアドレスが汎用レジスタ群３の汎用レジスタＧＲＩ
に、データａ。
データａ、ｂ、ｃ （ＣｉとＣ２からなる）、ｄが第２
図（１）に示すようにメモリ１内に記憶されており、デ
ータａ、ｂ、Ｃ１からなる１ワードのデータのメモリｌ
内のアドレスが汎用レジスタ群３の汎用レジスタＧＲＩ
に、データａ。
ｂ、ｃ、それぞれの制御情報のメモリ１内のアドレスが
汎用レジスタ群４の汎用レジスタＧＲ２に記憶されてい
るとする。制御部８にパリティチェック命令ｒＯＰｃ
ＧＲＩ、ＧＲ２Ｊが入力されると、データ選択部５に
より、データａ。
汎用レジスタ群４の汎用レジスタＧＲ２に記憶されてい
るとする。制御部８にパリティチェック命令ｒＯＰｃ
ＧＲＩ、ＧＲ２Ｊが入力されると、データ選択部５に
より、データａ。
ｂ、Ｃ１からなるｌワードのデータ（第２図（１））の
アドレスが汎用レジスタＧＲＩから読出され、データａ
、ｂ、ｃｌそれぞれの制御情報のアドレスが汎用レジス
タＧＲ２から読出される。
アドレスが汎用レジスタＧＲＩから読出され、データａ
、ｂ、ｃｌそれぞれの制御情報のアドレスが汎用レジス
タＧＲ２から読出される。
そしてデータ選択部５により、データａ、ｂ。
ｃｌそれぞれの制御情報がメモリ１から読出され、デー
タａのこのワード内での開始位置とビット幅により、こ
の１ワードのデータのうちからデータａがメモリｌから
読出される（第２図（２） ） 、このデータａに対し
て、データａとともにデータ選択部５から送られた偶数
／奇数パリティチェック指示により、パリティチェック
部６でパリティチェックが行なわれ、パリティチェック
結果が特殊レジスタ７に保持される。このようにして、
データａについてのパリティチェックは完了する。
タａのこのワード内での開始位置とビット幅により、こ
の１ワードのデータのうちからデータａがメモリｌから
読出される（第２図（２） ） 、このデータａに対し
て、データａとともにデータ選択部５から送られた偶数
／奇数パリティチェック指示により、パリティチェック
部６でパリティチェックが行なわれ、パリティチェック
結果が特殊レジスタ７に保持される。このようにして、
データａについてのパリティチェックは完了する。
次に、データｂについて、データ選択部５により、デー
タａ、ｂ、Ｃ１のうちデータｂが選び出され、上述した
データａと同様の動作を繰返してパリティチェックが行
なわれる。
タａ、ｂ、Ｃ１のうちデータｂが選び出され、上述した
データａと同様の動作を繰返してパリティチェックが行
なわれる。
次に、２つのワードにまたがって記憶されているパリテ
ィチェックすべきデータＣ（第２図（１））については
、データ選択部５により最初に読出されたデータＣ１と
次に読出されたデータＣ２とにより、データＣが第２図
（３）に示すように生成され、その後、上述したデータ
ａの場合と同様にバリテ、イチェツクが行なわれる。
ィチェックすべきデータＣ（第２図（１））については
、データ選択部５により最初に読出されたデータＣ１と
次に読出されたデータＣ２とにより、データＣが第２図
（３）に示すように生成され、その後、上述したデータ
ａの場合と同様にバリテ、イチェツクが行なわれる。
次に、データｄのパリティチェックがデータａの場合と
同様に行なわれる。
同様に行なわれる。
以上説明したように本発明は、ハードウェアによりパリ
ティチェックを行なうことにより、パリティチェックを
行なう処理時間が短縮される効果がある。
ティチェックを行なうことにより、パリティチェックを
行なう処理時間が短縮される効果がある。
第１図は本発明のパリティチェック装置の一実施例を示
すブロック図、第２図（１）は情報処理装置のメモリ１
に格納されているデータのフォーマットを示す図、第２
図（２）、（３）はデータ選択部５で選び出されるデー
タのフォーマットを示す図である。 １・・・・・・・・・・・・メモリ、 ２・・・・・・・・・・・・パリティチェック装置、３
４・・・・・・汎用レジスタ群、 ５・・・・・・・・・・・・データ選択部、６・・・・
・・・・・・・・パリティチェック部、７・・・・・・
・・・・・・特殊レジスタ、８・・・・・・・・・・・
・制御部。
すブロック図、第２図（１）は情報処理装置のメモリ１
に格納されているデータのフォーマットを示す図、第２
図（２）、（３）はデータ選択部５で選び出されるデー
タのフォーマットを示す図である。 １・・・・・・・・・・・・メモリ、 ２・・・・・・・・・・・・パリティチェック装置、３
４・・・・・・汎用レジスタ群、 ５・・・・・・・・・・・・データ選択部、６・・・・
・・・・・・・・パリティチェック部、７・・・・・・
・・・・・・特殊レジスタ、８・・・・・・・・・・・
・制御部。
Claims (1)
- 【特許請求の範囲】 １、パリティチェックすべきデータを含むワードデータ
と、各ワードに含まれるデータの開始位置とデータの幅
と偶数／奇数パリティチェック指示とからなる複数の制
御情報を記憶しているメモリを有する情報処理装置にお
いて、 前記メモリに記憶されているワードの先頭データのアド
レスを保持する複数のデータアドレス保持手段と、 前記メモリに記憶され、各ワードに含まれるデータの制
御情報のアドレスを保持する制御情報アドレス保持手段
と、 パリティチェックすべきデータが含まれるワードが指定
されたとき、該データの制御情報のアドレスを制御情報
アドレス保持手段から読出して、前記メモリから該アド
レスの制御情報を読出し、該データを含むワードの先頭
データのアドレスをデータアドレス保持手段から読出し
、該先頭データのアドレスと読出された制御情報のうち
データの開始位置とにより、パリティチェックすべきデ
ータのアドレスを求めて、該アドレスと該制御情報のう
ちデータの幅により該データを前記メモリから読出すデ
ータ選択部と、 データ選択部で選び出されたパリティチェックすべきデ
ータに対して、データ選択部が読出した偶数／奇数パリ
ティチェック指示によりパリティチェックを行なうパリ
ティチェック部と、 パリティチェック部のパリティチェックの結果を保持し
てソフトウェアに見せることができる特殊レジスタと、 パリティチェックすべきデータの、データアドレス保持
手段と制御情報アドレス保持手段を指定するパリティチ
ェック命令を入力して、データ選択部に対し、パリティ
チェックすべきデータのワードを指定する制御部とを有
するパリティチェック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63195511A JPH0243633A (ja) | 1988-08-04 | 1988-08-04 | パリティチェック装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63195511A JPH0243633A (ja) | 1988-08-04 | 1988-08-04 | パリティチェック装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0243633A true JPH0243633A (ja) | 1990-02-14 |
Family
ID=16342297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63195511A Pending JPH0243633A (ja) | 1988-08-04 | 1988-08-04 | パリティチェック装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0243633A (ja) |
-
1988
- 1988-08-04 JP JP63195511A patent/JPH0243633A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237858B2 (ja) | 演算装置 | |
| JPH0237431A (ja) | パリティチェック装置 | |
| JPS6218057B2 (ja) | ||
| US3618042A (en) | Error detection and instruction reexecution device in a data-processing apparatus | |
| JPH0243633A (ja) | パリティチェック装置 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPH04181331A (ja) | 命令リトライ方式 | |
| JPS60110043A (ja) | 情報処理装置 | |
| JPS5936853A (ja) | 演算処理装置 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPH05298144A (ja) | データトレース方式 | |
| JPH05224987A (ja) | パイプライン処理方式コンピュータ用プログラムのデバッガ | |
| JPH0283739A (ja) | 情報処理装置の割込み処理方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH05233379A (ja) | 実行履歴記憶装置 | |
| JPH07175648A (ja) | マイクロプログラム制御装置 | |
| JPH03111935A (ja) | マイクロプログラム制御装置 | |
| JPH02162458A (ja) | 並列処理装置 | |
| JPS6269332A (ja) | 履歴情報記憶方式 | |
| JPS60134935A (ja) | マイクロプログラム制御方式 | |
| JPS58149571A (ja) | 情報処理装置のベクトル演算処理方式 | |
| JPH06332508A (ja) | プログラマブルコントローラ | |
| JPS58159150A (ja) | 制御記憶装置の診断装置 | |
| JPH0469737A (ja) | マイクロアドレス回路 | |
| JPS6288040A (ja) | マイクロプログラム制御装置 |