JPH0283861A - Synchronous signal detection device - Google Patents
Synchronous signal detection deviceInfo
- Publication number
- JPH0283861A JPH0283861A JP23679488A JP23679488A JPH0283861A JP H0283861 A JPH0283861 A JP H0283861A JP 23679488 A JP23679488 A JP 23679488A JP 23679488 A JP23679488 A JP 23679488A JP H0283861 A JPH0283861 A JP H0283861A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sector
- detected
- sector mark
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、同期信号用のパターンが記録されている信号
から、その同期信号を検出する同期信号検出装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a synchronization signal detection device that detects a synchronization signal from a signal in which a synchronization signal pattern is recorded.
[従来の技術]
同期信号を使用する装置は各種存在するが、デジタル情
報の記録、再生を行なう従来の光ディスク装置の同期信
号(セクタマーク信号)の検出について説明する。[Prior Art] Although there are various devices that use synchronization signals, detection of a synchronization signal (sector mark signal) in a conventional optical disk device for recording and reproducing digital information will be described.
光ディスク装置において、データを扱う場合、第3図に
示すように、セクタSと呼ばれるいくつかの領域に光デ
ィスクを分割し、そのセクタSを1つの単位としてデー
タを扱う。When handling data in an optical disk device, the optical disk is divided into several areas called sectors S, as shown in FIG. 3, and the data is handled with each sector S as one unit.
各セクタは、トラックアドレス、セクタアドレス等の情
報を予め記録するヘッダ部と、情報の記録、再生を行な
うデータ部とに分けられている。Each sector is divided into a header section in which information such as a track address and sector address is recorded in advance, and a data section in which information is recorded and reproduced.
ヘッダ部は、第4図に示すようなフォーマットに構成さ
れている。The header section has a format as shown in FIG.
セクタマークSMには、そのセクタの始まりの位置を検
知するパターンが記録されている。A pattern for detecting the starting position of the sector is recorded in the sector mark SM.
VFOは、次に記録されているトラックアドレスTA、
セクタアドレスSA、サイクリックリダンダンシーチエ
ツクコードCRC等を読取るために必要な同期クロック
用同期パターンであり、ID部は、そのセクタに関する
位置情報を記録する部分である。The VFO selects the next recorded track address TA,
This is a synchronization pattern for a synchronization clock necessary for reading the sector address SA, cyclic redundancy check code CRC, etc., and the ID section is a section for recording position information regarding the sector.
アドレスマークAMには、次に記録されているトラック
アドレスTA、セクタアドレスSA、サイクリックリダ
ンダンシーチエツクコードCRCを読取るに際して、デ
ータの切れ目を示すパターンを記録する。トラックアド
レスTAは、そのセクタが存在するトラックのトラック
番号を記録し、セクタアドレスSAは、そのセクタの番
号を記録しである。In the address mark AM, a pattern indicating a data break is recorded when reading the next recorded track address TA, sector address SA, and cyclic redundancy check code CRC. The track address TA records the track number of the track where the sector exists, and the sector address SA records the number of the sector.
サイクリックリダンダンシーチエツクコードCRCは、
誤り検出用の符号であり、そのトラックアドレスTA、
セクタアドレスSA等の情報を読取ったときに、そのデ
ータに誤りがあるか否かを判定する符号が記録されてお
り、アドレスマークAM、トラックアドレスTA、セク
タアドレスSA、サイクリックリダンダンシーチエツク
コードCRCの部分は、1つのヘッダHの中に4回書込
まれている。The cyclic redundancy check code CRC is
It is a code for error detection, and its track address TA,
A code is recorded that determines whether or not there is an error in the data when reading information such as sector address SA, and includes address mark AM, track address TA, sector address SA, and cyclic redundancy check code CRC. The part is written four times in one header H.
第5図は、セクタマークSMのパターンの一例を示す図
である。FIG. 5 is a diagram showing an example of a pattern of sector marks SM.
次に、基本的なセクタマークパターンの検出方法を説明
する。Next, a basic sector mark pattern detection method will be explained.
まず、セクタマークSMのパターンは、ディスクの他の
領域には通常現われないようなパターンで構成されてい
る。たとえば、上記の場合、データ領域は2−7変調で
記録されているが、セクタマークSMのみは、第5図に
示すように、2−7変調の規則によらず、パルスの間隔
を、12T、9T、BTのパルスの組合わせで構成され
、6T以外はデータ領域中には現われないようになって
いる。First, the pattern of the sector mark SM is composed of a pattern that does not normally appear in other areas of the disk. For example, in the above case, the data area is recorded with 2-7 modulation, but only the sector mark SM is recorded with a pulse interval of 12T, as shown in FIG. , 9T, and BT, and pulses other than 6T do not appear in the data area.
セクタマーク検出回路に入力されたリード信号は、検出
回路の同期回路51に送られ、基準クロックに同期させ
られる。基準クロックと同期されたリード信号は、パル
ス間隔検出回路52へ入力され、パルス間隔(1つのパ
ルスと次のパルスとの間の0の数)が9クロツク、12
クロツク、6クロツクの3つの信号に分割される。各信
号は、シフトレジスタ53に入力され、基準クロックに
よってシフトされる。ここで、パルス間隔12りa7り
の信号は、21クロツク、40クロツク遅延の信号が取
り出され、パルス間隔6クロツクの信号は、10クロッ
ク遅延、パルス間隔9クロツクの信号は53クロツク遅
延、17クロツク遅延、遅延させないOクロック目の出
力がそれぞれ送出され、多数決回路16へ入力される。The read signal input to the sector mark detection circuit is sent to the synchronization circuit 51 of the detection circuit and synchronized with the reference clock. The read signal synchronized with the reference clock is input to the pulse interval detection circuit 52, and the pulse interval (the number of 0s between one pulse and the next pulse) is 9 clocks and 12 clocks.
clock, and 6 clocks. Each signal is input to the shift register 53 and shifted by the reference clock. Here, the signal with a pulse interval of 12 and a7 is extracted by 21 clocks and a 40 clock delay, the signal with a 6 clock pulse interval is delayed by 10 clocks, and the signal with a pulse interval of 9 clocks is delayed by 53 clocks and 17 clocks. The delayed and non-delayed outputs of the Oth clock are respectively sent out and input to the majority circuit 16.
第6図は、上記従来例における各信号のタイミングを示
す図である。FIG. 6 is a diagram showing the timing of each signal in the conventional example.
多数決回路56は、第7図に示す」二の方の6つの信号
のうち、3つ以上の信号が同時にrHJになったときに
のみ、信号を出力し、この信号とセクタマークゲート信
号とのANDを取り、セクタマーク信号として出力する
。このセクタマーク信号は、セクタマークSMが検出さ
れる位置でのみ開くゲートであり、全く違う場所におい
てセクタマークSMが検出されることを防ぐものである
。The majority circuit 56 outputs a signal only when three or more of the six signals shown in FIG. AND is performed and output as a sector mark signal. This sector mark signal is a gate that opens only at the position where the sector mark SM is detected, and prevents the sector mark SM from being detected at a completely different position.
第7図においては、Aで示す点において、6本全ての信
号がrHJとなり、ここでセクタマークSMが検出され
る。In FIG. 7, all six signals become rHJ at the point indicated by A, and the sector mark SM is detected here.
しかし、光ディスク上の欠陥のために、ここは、常に6
本全てrHJになるとは限らないが、多数決回路56に
よって、376以上と設定することによって、多少の欠
陥が存在しても、セクタマークSMの検出が可能である
。However, due to defects on the optical disc, this is always 6
Although not all of the marks are rHJ, by setting it to 376 or more by the majority circuit 56, it is possible to detect the sector mark SM even if there are some defects.
ところで、検出確率を上げるということは、誤検出する
可能性も高くなる。また、セクタマークSMのおよその
位置でゲートをかけるセクタマークゲートに関しても、
光ディスクを回転させるスピンドルモータの回転むら等
を考慮すると、aバイトの幅が必要になるので、このゲ
ート内で検出されるものは、セクタマークSMと認めざ
るを得ないことになる。By the way, increasing the detection probability also increases the possibility of false detection. Also, regarding the sector mark gate which is gated at the approximate position of the sector mark SM,
Considering the uneven rotation of the spindle motor that rotates the optical disk, a width of a byte is required, so what is detected within this gate must be recognized as a sector mark SM.
[発明が解決しようとする課題]
第8図に示すように、通常のセクタマークパターンの場
合、セクタマークパターンの後にはVFOの「lOO」
のパターンの繰返しとなり、パターン81のようになる
が、光ディスク上の欠陥等によって、パターン82が検
出された場合、各シフトレジスタの出力は、第8図に示
すように、A点以外のB点において、パターン83.8
4.85のシフトレジスタの出力は「H」になり、3/
6以上になって、セクタマークパターンと認識されてし
まう。[Problems to be Solved by the Invention] As shown in FIG. 8, in the case of a normal sector mark pattern, after the sector mark pattern there is a VFO "lOO".
The pattern 81 is repeated, but if pattern 82 is detected due to a defect on the optical disk, the output of each shift register will be at point B other than point A, as shown in FIG. In, pattern 83.8
The output of the 4.85 shift register becomes "H", and the 3/85 shift register becomes "H".
6 or more, it is recognized as a sector mark pattern.
また、本来のセクタマークの位置に対して、1バイト以
内と位置的にも近接しているので、セクタマークゲート
の内部になり、セクタマークSMとして出力されてしま
うことになる。Furthermore, since it is located within one byte and close to the original sector mark position, it will be inside the sector mark gate and will be output as the sector mark SM.
セクタマーク信号が2つ出力された場合、その信号を動
作のリセット等に使用すると、通常と全く違った位置で
記録を中止したり、他の誤動作の原因になる。また、セ
クタマークSMは、全体の動作の基準となるべき信号で
あり、このような減少は好ましくない。When two sector mark signals are output, if these signals are used to reset the operation, recording may be stopped at a completely different position than usual, or other malfunctions may occur. Furthermore, since the sector mark SM is a signal that should serve as a reference for the entire operation, such a decrease is not desirable.
本発明は、1つのセクタについてセクタマーク信号が2
つ以上出力された場合でも、通常と異なる位置で記録を
中止することがなく、また、他の誤動作が生じない同期
信号検出装置を提供することを目的とするものである。The present invention provides two sector mark signals for one sector.
It is an object of the present invention to provide a synchronization signal detection device that does not stop recording at a position different from normal even when more than one synchronization signal is output, and does not cause other malfunctions.
[課題を解決する手段]
本発明は、同期信号のパターンを検出し、上記同期信号
を検出する時間的な位置を制限する検出窓を有する同期
信号検出装置において、上記検出窓の中に複数の信号が
検出されたときに、検出された上記信号のうちの1つの
みを同期信号として出力し、他の検出された信号の出力
を禁止するものである。[Means for Solving the Problems] The present invention provides a synchronization signal detection device that detects a pattern of synchronization signals and has a detection window that limits the temporal position at which the synchronization signal is detected. When signals are detected, only one of the detected signals is output as a synchronization signal, and output of the other detected signals is prohibited.
[作用]
本発明は、同期信号のパターンを検出し、上記同期信号
を検出する時間的な位置を制限する検出窓を有する同期
信号検出装置において、上記検出窓の中に複数の信号が
検出されたときに、検出された上記信号のうちの1つの
みを同期信号として出力し、他の検出された信号の出力
を禁止するので、1つのセクタについてセクタマーク信
号が2つ以上出力された場合でも、通常と異なる位置で
記録を中止することがなく、また、他の誤動作が生じな
い。[Operation] The present invention provides a synchronization signal detection device that detects a synchronization signal pattern and has a detection window that limits the temporal position at which the synchronization signal is detected, in which a plurality of signals are detected within the detection window. When two or more sector mark signals are output for one sector, only one of the above detected signals is output as a synchronization signal and output of other detected signals is prohibited. However, recording does not stop at an unusual position, and other malfunctions do not occur.
[実施例] 第1図は、本発明の一実施例を示す回路図である。[Example] FIG. 1 is a circuit diagram showing one embodiment of the present invention.
第2図は、上記実施例におけるタイミング図である。FIG. 2 is a timing diagram in the above embodiment.
この実施例は、Dフリ7プフロツプ1.2と、インバー
タ3.5と、NOR回路4とを有する。This embodiment has a D flip-flop 1.2, an inverter 3.5 and a NOR circuit 4.
スリップフロップlは、ヘッダ信号をクロック端子Kに
入力するものであり、フリップフロップ2は、フリップ
フロップの反転信号をリセット信号として受けるもので
ある。インバータ3は、セクタマークゲート信号を反転
し、その反転した信号をフリップフロップ1のリセット
端子に送るものである。インバータ5は、補正前のセク
タマーク信号を反転し、その反転した信号を7リツプフ
ロツプ2のクロック入力端子にとN0R4に送るもので
ある。N0R4は、フリップフロップ2のQ出力とイン
バータ5の出力とを受けるものである。The slip-flop 1 inputs a header signal to a clock terminal K, and the flip-flop 2 receives an inverted signal of the flip-flop as a reset signal. The inverter 3 inverts the sector mark gate signal and sends the inverted signal to the reset terminal of the flip-flop 1. The inverter 5 inverts the sector mark signal before correction and sends the inverted signal to the clock input terminal of the 7-lip flop 2 and to the N0R4. N0R4 receives the Q output of flip-flop 2 and the output of inverter 5.
次に、上記実施例の動作について説明する。Next, the operation of the above embodiment will be explained.
まず、ヘッダ信号は、信号のヘッダ領域で「L」になる
信号であり、セクタマーク信号はセクタマークが検出さ
れるべき領域でrHJになる信号である。補正前のセク
タマーク信号は、パターンによって検出されたセクタマ
ーク信号であり、複数個出力される可能性がある信号で
ある。First, the header signal is a signal that becomes "L" in the header region of the signal, and the sector mark signal is a signal that becomes rHJ in the region where the sector mark is to be detected. The sector mark signal before correction is a sector mark signal detected by a pattern, and a plurality of sector mark signals may be output.
まず、Dスリップフロップlは、ヘッダ領域の終りで常
に「H」にラッチされ、セクタマークゲート信号によっ
てリセットされ、フリップフロップlの反転出力信号が
rHJになり、フリップフロップ2のリセットが解除さ
れ、フリップフロップ2がアクティブになる。First, the D slip-flop l is always latched to "H" at the end of the header area, and is reset by the sector mark gate signal, the inverted output signal of the flip-flop l becomes rHJ, and the reset of the flip-flop 2 is released. Flip-flop 2 becomes active.
ここで、セクタマークゲートがアクティブになった後の
最初のセクタマーク信号の立ち下がりによって、フリッ
プフロップ2が「H」にラッチされ、その出力Qは「H
」になり、NOR回路4が閉じられ、フリップフロップ
2が次にリセットされるまで(つまりヘッダ信号の立ち
上りまで)閉じられている。Here, the first fall of the sector mark signal after the sector mark gate becomes active causes the flip-flop 2 to be latched to "H", and its output Q is "H".
'', the NOR circuit 4 is closed, and the flip-flop 2 remains closed until the next reset (that is, until the rise of the header signal).
したがって、2つ目以降に検出されたセクタマークSM
は、N0R4であるゲートによって禁止され、それが出
力されることがない、つまり、2つ目以降に検出された
セクタマークSM(補正前のセクタマーク信号)は、補
正後のセクタマーク信号としては出力されない。Therefore, the sector mark SM detected after the second
is prohibited by the gate N0R4, and is never output. In other words, the sector mark SM detected after the second one (sector mark signal before correction) is not a sector mark signal after correction. No output.
このために、1つのセクタ内で、複数個のセクタマーク
を出力しないので、セクタマーク基準で動作している系
の誤動作を軽減されることができる。For this reason, since a plurality of sector marks are not output within one sector, malfunctions of systems operating based on sector marks can be reduced.
また、上記実施例においては、1つのセクタ内で最初に
検出されたセクタマークSMを優先としたが、別の反転
方法によって、より正確な検出を行なうようにしてもよ
い。Further, in the embodiment described above, priority is given to the sector mark SM detected first in one sector, but more accurate detection may be performed using another inversion method.
[発明の効果]
本発明によれば、1つのセクタについてセクタマーク信
号が2つ以上出力された場合でも、通常と異なる位置で
記録を中止することがなく、また他の誤動作が生じない
という効果を奏する。[Effects of the Invention] According to the present invention, even if two or more sector mark signals are output for one sector, recording will not be stopped at a position different from normal, and other malfunctions will not occur. play.
第1図は、本発明の一実施例を示すブロック図である。
第2図は、上記実施例の動作を示すタイムチャートであ
る。
第3図は、光ディスクにおけるセクタとヘッダとの関係
を示す図である。
第4図は、従来例におけるヘッダ部のフォーマットの一
例を示す図である。
第5図は、上記従来装置におけるセクタマークのパター
ンの一例を示す図である。
第6図は、従来装置におけるセクタマークツくターン検
出回路の一例を示す図である。
第7図、第8図は、上記従来例の動作説明図である。
1.2・・・Dフリップフロップ、
3.5・・・インバータ、
4・・・NOR。FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is a time chart showing the operation of the above embodiment. FIG. 3 is a diagram showing the relationship between sectors and headers on an optical disc. FIG. 4 is a diagram showing an example of the format of a header section in a conventional example. FIG. 5 is a diagram showing an example of a sector mark pattern in the conventional device. FIG. 6 is a diagram showing an example of a sector mark turn detection circuit in a conventional device. FIGS. 7 and 8 are explanatory diagrams of the operation of the above conventional example. 1.2...D flip-flop, 3.5...Inverter, 4...NOR.
Claims (4)
出する時間的な位置を制限する検出窓を有する同期信号
検出装置において、 上記検出窓の中に複数の信号が検出されたときに、検出
された上記信号のうちの1つのみを同期信号として出力
し、他の検出された信号の出力を禁止することを特徴と
する同期信号検出装置。(1) In a synchronization signal detection device that detects a synchronization signal pattern and has a detection window that limits the temporal position at which the synchronization signal is detected, when a plurality of signals are detected within the detection window, A synchronization signal detection device characterized in that it outputs only one of the detected signals as a synchronization signal and prohibits output of other detected signals.
れた信号を有効とすることを特徴とする同期信号検出装
置。(2) The synchronization signal detection device according to claim (1), characterized in that among the signals detected within the detection window, the first detected signal is validated.
号は、光学式情報記録再生装置の同期信号であることを
特徴とする同期信号検出装置。(3) The synchronization signal detection device according to claim (1) or (2), wherein the synchronization signal is a synchronization signal of an optical information recording/reproducing device.
ことを特徴とする同期信号検出装置。(4) The synchronization signal detection device according to claim (3), wherein the synchronization signal is a sector mark of an optical disc device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23679488A JPH0283861A (en) | 1988-09-21 | 1988-09-21 | Synchronous signal detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23679488A JPH0283861A (en) | 1988-09-21 | 1988-09-21 | Synchronous signal detection device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0283861A true JPH0283861A (en) | 1990-03-23 |
Family
ID=17005891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23679488A Pending JPH0283861A (en) | 1988-09-21 | 1988-09-21 | Synchronous signal detection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0283861A (en) |
-
1988
- 1988-09-21 JP JP23679488A patent/JPH0283861A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2712212B2 (en) | Synchronous signal detection and protection circuit | |
| JP4618760B2 (en) | Optical disc reproducing apparatus and data reproducing method thereof | |
| JPH0283861A (en) | Synchronous signal detection device | |
| JP4636635B2 (en) | Disc playback apparatus and disc playback method | |
| JPS6136306B2 (en) | ||
| JPS6129455A (en) | Synchronizing method of data word | |
| JP2588530B2 (en) | Synchronization information record detection device | |
| JP2614670B2 (en) | Method and apparatus for capturing data in recording / reproducing apparatus | |
| JPH01100774A (en) | Digital signal reproducing device | |
| JPH02306472A (en) | Synchronizing circuit | |
| JP2882612B2 (en) | Synchronous circuit | |
| JP3321884B2 (en) | Synchronous block detection method and synchronous block detection device | |
| JPH0538441Y2 (en) | ||
| JPS61206988A (en) | magnetic disk device | |
| JPH0721944B2 (en) | Frame synchronization detection method | |
| JPH0490170A (en) | RESYNC detection circuit | |
| JP3377821B2 (en) | Signal processing device for optical disk device | |
| JPH04132431A (en) | RESYNC detection circuit | |
| JPH03156775A (en) | Information recording method and information recording device | |
| KR910000647B1 (en) | Driving apparatus of optical disk | |
| JPH0411945B2 (en) | ||
| JP2001210026A (en) | Reproduction apparatus and reproduction method | |
| JPS60245334A (en) | Digital signal regenerator | |
| JP2001155433A (en) | Memory writing circuit | |
| JPH0421975A (en) | Sector mark detector |