JPH0283983A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野Ｊ 本発明は、光電変換装置に係り、特に二つの主電極領域
と、この二つの主電極領域間に設けられるＭ１１電極領
域とを有し、該二つの主電極領域の一方に容量手段が接
続され、光により発生した電荷を前記制御電極領域に蓄
積させ、該電荷に対応する出力を前記容量に読出す光電
変換装ごに関するものである。

［従来の技術Ｊ 第６図は、従来の光電変換Ｓｅ置のセンサ部の断面図で
ある。

ｍ６図において、ｌはＰ型Ｓｉ基板、２はｎ◆埋め込み
層、３はｎ−エピタキシャル層、４は素子分離用ｎ◆層
、５はフィールド酸化膜、６は電荷を蓄積させ、且つ制
御電極領域となるｐ−ベース層、７は一方の主電極領域
たるｎ４−エミツタ層、８はＰｏ１７−Ｓｉ層、９，１
１は層間絶ｆ膜、１０は配線材、１２は遮光層である。

次に、この従来の光電変換装この動作について説明する
。

第６図に示す如く、光ｈνは遮光層１２におおわれてい
ない開口領域１３から入射する。この時、ｎ◆埋め込み
層２の電位は５Ｖ、ｐ−ベース層６は上記ｎ＋埋め込み
層２の電位より小さい値、たとえばＩＶ程度になってお
り、ｐ−ベース層６とｎ中埋め込み層２どの間のｎ−エ
ピタキシャル層３は、空乏ｆヒしている。上記光ｈνが
半導体領域に入射すると、゛電子、正札対を発生するが
ｎ〜エビタギシャル層３は空乏化しているため、この電
界により正孔はｐ−ベース層６へ、電ｆ・はｎ中埋め込
み層２へ流れる。つまり、光が入射するとＦ記Ｐ−ベー
ス層６に正孔が蓄積され、Ｌ記ベース層の電位を押し一
ヒげる。この電位変化に応じて、ｎ＋エミッタ層７とｐ
−ベース層６とｎ中埋め込み層２とから構成されるトラ
ンジスタがＯＮＮ状態となり、この信号電流が配線１０
より取り出される。

このトランジスタのエミッタ接地電流増幅率を６口とし
、読出した電荷を蓄Ｍする容！４をＣＩ、ベース領域の
全容ψＣＢとすると信号の読出し動作を行った場合、光
照射によりベース領域に発生した電荷が破壊される割合
ηは、近似的に次式でｔえられる。

すなわち、光！に！射により発生した電荷を極力破壊せ
ずに正確に読み出すには、エミッタ接地電流増幅率ｈｔ
（は大きい方が良い。

このエミッタ接地電流増幅率ｈｒｔは、正孔、電子の拡
散定数をＤｐ、Ｄｎとし、エミッタの不純物分布、ベー
スの不純物分布をＮＥ（ｘ）　、　ＮＯ（りとし、エミ
ッタ。ベースのそれぞれの深さをＷｔＷ６とすると、近
似的に次式で与えられる。

で与えられる。

この（２）式より１ｔｆｉｈｔ（でパンチスルーを生じ
ないバイポーラトランジスタを作製しようとすると、エ
ミッタの濃度は高い方が良いが、ドープできる不純物の
濃度に限界があるので、結局ベース＋Ｆｌｆｆをさげ、
ある程度ベース幅を広げる必要がある。ベース幅を広げ
るのはパンチスルーを防止するためである。

一方、Ｌ２光電変換装置における各画素間のバラツキを
低減するためには、ペースエミッタＩｌｌ賃を小さくす
る必要がある。バイポーラトランジスタに電流がかなり
流れる場合、このペースエミッタ間容量ＣＢ［のうち、
拡散容量ｃｏｔが支配的であるため、この値を極力小さ
くする必要がある。　上記拡散容量ＣＤＩは、 でケえられる。

ただし、ｑ：単位電荷、に：ポルッマン定数、Ｔ：温度
、　　ｒｃ　　：コレクタ電流、ＷＢ　：ベース幅、ｍ
、Ｉｎ：定数である。

［発明が解決しようとする課題］ 前記（３）、（４）式より１画素間バラツキを低減する
ためにはベース幅を狭くすればよいが、ベース幅Ｗ８を
狭ばめようとすると、同時にベース濃度も高くする必要
があり、ｈｒ（は低下してしまう。

一方、光照射により生じた信号電荷を破壊せずに読み出
し動作を行なうためには、高ｈｒＥ化が必要で、従来、
この両者の特性を同時に最適化することはできず問題と
なっていた。

［課題を解決するためのｆ段Ｊ 本発明の光電変換装とは、二つの主電極領域と、この二
つの主電極領域間に設けられる＃Ｊ纒電極領域とを有し
、該二つの主電極領域の一方に容量手段が接続され、光
により発生した電荷を匍記ル制御電極領域に蓄積させ、
該電荷に対応する出力を前記容量に読出す光電変換装置
において、前記容量手段が接続された側の主電極領域の
半導体のバンドギャップＥＥが、該制御電極領域の半導
体のバンドギヤ−２プＥ日よりも大きいことを特徴とす
る。

［作　用］ 本発明の光電変換装置は、前記容量手段が接続された側
の主電極領域の半導体のバンドギャップＥｇを、該制御
電極領域の半導体のバンドギャップＥＢｇよりも大きく
することにより、ｈＦｆが高くかつ、Ｗａが狭いバイポ
ーラトランジスタを実現光照射により発生した′電荷が
読出し動作時に破壊される割合を低減することにより、
読出しゲインが高く、かつ各画素間のバラツキも低減し
た光電変換装とを提供することができる。

［実施例］ 以Ｆ、本発明の実施例について図面を用いて詳細に説明
する。

第１図は、本発明の第一実施例である光電変換装ηのセ
ンサ部の断面図である。なお、第１図の構成部材におい
て第６図と同−構ＫＩｊ、部材については、同一番号を
付する。

第１図において、ｌは、Ｐ型Ｓ１基板であるが、ｎ型の
ものでも良い、２はｎ◆型埋め込み層、３はｎ−エピタ
キシャル層、４は素子分離用ｎ十層、５はフィールド酸
化膜、６は電荷を蓄積させ、几つ制御７１ｊ極領域とな
るＰ−ベース層９．１１は層間絶縁佼、１０は配線用メ
タルでたとえばＡＩ（アルミ）を用いれば良い、１２は
遮光層、２１は、Ｓｌよりもバンドギャップが広い主電
極領域となるエミッタである。このエミツタに設けられ
た配線ｌＯの先には、信号読み出し川の容’ｊ：　（：
ｒ４１図には図示されていない）が設けられており１通
常のフォトトランジスタとは異なるものである。

以−ド、本実施例の光゛心変検装置の作成方法について
説１１するが、本実施例の光電変換装置は通常のＳｉフ
ロセスによす作製可能であるので、ここでは未発ＩＩの
特Ｖ＆部分となるエミッタ形成部のみの作製方法のみ説
すＪし、他の４Ｒ成部の説明については省略する。

まず、第１図の開口部２２に示すエミッタ形成部の酸化
膜を除去した後、ベース表面の洗浄をし、ＨＦ溶液内に
つける（ｄｉｐｐｉｎｇ）ことによりベース表面に残留
している酸化層を取り除く。

その直後、プラズマＣＶＤ装置によりアモルファスＳｉ
（：、：Ｈを蒸着した。蒸着時の基板温度は３５０℃、
ガス源は５ｉＨｓ　：　ＣＨ４＝　　０．８：　　０．
２゜ＰＨ３を３％とした。なお、この条件は作製する−
１−での典型的な値であり、この値に限定されるもので
はない。

上記アモルファスＳ　ｒｃ　：Ｈの＞ＭＭ膜をＣＦａ反
応性イオンエツチングによりエミッタ２１の形状に加１
した。

本実施例では、アモルファスＳ＋Ｃ：Ｈをエミッタ材料
として使用したが１本発明においては、特にこの材料に
限定されることがなく、次の条件を満足する材料であれ
ば良い。

（１）ベース領域よりもバンドギャップが広い。

（２）不純物の高濃度銖加が可能である。

（３）電子親和力が極力Ｓｉに近い。

（４）単結晶材料の時はＳｉと格子定数が近い。

丑記条件を満たす材料としては、アモルファスＳｉ、微
結晶Ｓｉ、多結晶Ｓｌｃ　、　これらの結晶状追（アモ
ルファス状態を含む）が混在した状態のもの、単結晶Ｓ
ｉＣ、酸素添加Ｓｉ等も使用ａｒ能である。Ｆ２条件を
満足するエミッタを用いると、エミッタとベースのへテ
ロ界面に正孔に対してバリア（隣壁）が形成され、エミ
ッタへの正孔の注入が抑制されるため、ベース濃度が高
くても高ｈＦＥのトランジスタを実現できる。

したがって、本実施例の光電変換装置によれば、従来の
光゛Ｉｔ！、変換装置のベースよりもベース幅を狭ばめ
ることができ、光信号の読み出しゲインが高く、各画素
間のバラツキが少ない装置を７シ多ることができる。

次に、本発明の第二実施例について、第２図を用いて説
明する。

第２図は１本９４Ｉ＋の第二実施例である光′屯変換装
置のセンサ部の断面図である。

なお、第一実施例と同一構成部材に関しては、同一番号
をつけ説明は省略する９本実施例も第一実施例と同様、
エミッタに設けられた配線１０の先には、信号読み出し
用の容置（第２図には図示されていない）が、没けられ
ている。

本第二実施例が、第一実施例と違う点は、ワイドギヤー
、プの＝ミッタ２ｉのベース領域との界面・近傍領域に
極めて薄いｎ型の層２３が設けられている点である。第
一実施例の場合、エミッタベースのへテロ接合界面には
正孔に関してパリアが形成されるために、エミッタ内へ
の正孔の注入は押えられるが、このヘテロ接合界面での
再結合憲ｆｉ、成分が大きくなる問題点がある０本第二
実施例のように、接合界面のベース領域にわずかにｎ５
の層を設けることにより、この界面で生じる再結合電流
成分が減少し、さらに高ｈｆｆ特性が得られる。

以下、本実施例の光電変換装置の作成方法について説明
するが、第一実施例と同様にして１本第二実施例の光’
Ｉｆｆ換装数換装−ても、通常のＳｉプロセスにより作
製可能であるので、発１１の特＠部分となるエミッタ形
成部のみの作智方法について説明し、他のａ成の説１ノ
については省略する。

まず、第２図の開口部２２に示すエミッタ形成部の酸化
膜を除去した後、ベース表面を洗浄してＨＦ溶液内につ
ける（ｄｉｐｐｉｎｇ）ことにより、ベース表面に残留
している酸化層を取り除いた。

その後、ＡｓＣヒＸ）を高濃度にドープした多結晶Ｓｉ
もしくは単結晶Ｓｉをこの部分に形成し熱処理するとＡ
ｓがベース領域に拡散し本実施例に用いる薄い１層２３
が形成される。１層２３の形成後。

に記多結晶Ｓｉ層もしくは単結晶Ｓｉ層を除去し、洗浄
と表面部の残留酸化膜を除去した後、第一実施例と同様
にしてワイドギャップエミッタ材料を蒸着した。

本第二実施例は、ヘテロエミッタ界面での正孔の再結合
がヘリ、良りｆな光電変換装置が得られる長所を有して
いる。

次に、本発明の第三実施例について、第３図を用いて説
明する。

第３図は、本発明の第三実施例である光電変換装置のセ
ンサ部の断面図である。

第一実施例と同一４Ｊｌ成部材に関しては、同一・番号
をつけ、説１ｊｌは省略する。

第３図において、３１はｖｌｌｌｌを利用した素子分離
領域、３２はＳｌよりもバンドギャップの狭いベース領
域、３３は、ｎ＋エミッタ部である０本第三実施例にお
いても、配線ｌＯの先には、＠号読出しＪｆＪ　＊　ｌ
が設けられている。第一実施例、及び第二実施例の場合
、エミッタとして、通常の５１よりもバンドギャップの
広い材料を用いたのにタイして１本第三実施例では、ベ
ース領域を通常の５１よりもバンドギャップの小さいも
ので形成したところに特徴がある。

本第三実施例の末子構造は、ＳｌのＭＢＥ　（分子線エ
ピタキシャル）装置により、エピタキシャル層３Ｊ：に
ｐ型ＧｅｗＳ：＋−ｘ　（ｘ　＝　０．３）、ｎ＋ｓｉ
エミッタ層をＪジけた。ＭＢＥ装こで高濃度のエミツタ
層が形成でさない場合は、通常のＡｓをドープした多結
晶Ｓ１もしくは単結晶Ｓｉエミッタを使用しても良い、
Ｉ：、記、エミッタ部形成後、素子分離用Ｖ溝３１を設
け、５層０２層３４を設けた０本漏子の場合、ベース部
としてＧｅｘＳｉ＋−ｘを用いたが、このような単なる
混品材ではなく、ＳｉとＧｅｘＳｊ＋−ｘとの超格子を
用いることにより、エミッタとベースの界面、ベースと
コレクタとの界面での格子のミスマツチによる界面準位
の発生を抑制できる。

次に、本発明の第四実施例について、第４図を用いて説
明する。

第４図は２本発明の第四実施例である光電変換装置のセ
ンサ部の断面図である。

第一〜第三実施例は、基板として、Ｓｉをベースにした
遺子であるが本実施例では、ｒｒｔ−ｖ族材料を用いた
光電変換装置である。

同図において、４１は半絶縁ＧａＡｓ）＆板、４２はｎ
＋Ｇａ＋Ｌｇコレクタ層、４３はｎ−ＧａＡｓ層、４４
は票子分離用Ｖ溝、４５はｐ型ＧａＡｓ層、４６は絶縁
層、４７はＤ中型ＡｌｘＧａ＋−ｙＡｓエミッタ部（た
とえばｘ　＝　０．３）、９．ＩＩは層ｔ１１１絶縁層
、１０は配線Ｊｌｌ　Ａ　Ｉ、１２は遮光層である。こ
れらの層は第三実施例と同様ＭＢＥ装置により形成可能
である。

本第四実施例の構成はエミッタ部をワイドバンドギャッ
プとする構成であるが、第三実施例と同じように、４２
．４３の層にＡｌｘＧａ１□Ａｓの組成のものを使用し
、ベース部のみバンドギャップの狭いものを使用するよ
うな４１１成も可能である。

ＧａＡｓはＳｉに比較して、光吸収係数が大きいので、
光吸収層である４３のｎ−層の厚さが薄くできること、
又、ＡｌｙＧａ＋−ｘＡｇとＧａＡｘとの格子接合はよ
く、ヘテロ接合が作りやすい長所がある。

次に、本発明を適用した画像読取装この一例を示す。

第５図は、画像読取装置の一例の概略的構成図である。

同図において、ｊＸ稿５０１は読取り部５０５に対して
相対的に矢印Ｙ方向に機械的に移動する。

また１画像の読み取りは、イメージセンサ５０４によっ
て矢印Ｘ方向に走査することで行われる。

まず、光源５０２からの光は原稿５０１で反射し、その
反射光が結像光学系５０３を通してイメージセンサ５０
４上に像を結像する。これによって、イメージセンサ５
０４には入射光の強さに対応したキャリアが蓄積され、
光電変換されて画像信号として出力する。

この画像信号は、ＡＤｆ検器５０６によりデジタル変換
され、画像処理部５０７内のメモリに画像データとして
取り込まれる。そして、シェーディング補正、色補正等
の処理が行われ、パンフ１５０８又はプリンタ等へ送信
される。

こうしてＸ方向の走査の画像信号転送が終了すると、原
稿５０１がＹ方向へ相対的に移動し、以下同様の動作を
繰り返すことで、原稿５０１の前画像を電気信号に変換
し画像情報として取り出すことができる。

［発明の効果］ 以上説１！［したように１本発明の光電変換装置によれ
ば、二つの主電極領域と、この二つの主電極領域間に設
けられる制御電極領域とを有し、該二つの主電極領域の
一方に８漬手段が接続され、光により発生した電荷を前
記制御＃？ｆｔ極領域に蓄積させ、該電荷に対応する出
力を前記容量に読出す光電変換装こにおいて、 前記８驕手段が接続された側の主電極領域の半導体のバ
ンドギャップＥＥを、該制御電極領域の半導体のバンド
ギャップＥＢよりも大きくすることにより、高ｈｒｔが
実現できるため、読み出しゲインを高くすることができ
、 また、ベース幅を狭くすることができるので、読み出し
スピードをｖくし、各画Ｘｃ間のバラツキが低減するこ
とができる。

【図面の簡単な説明】

第１図は、本発明の第一実施例である光電変換装置のセ
ンサ部の断面図である。 第２図は、本発明の第二実施例である光電変換装置のセ
ンサ部の断面図である。 第３図は、本発明の第三実施例である光電変換装置のセ
ンサ部の断面図である。 第４図は１本発明の第四実施例である光電変換装置のセ
ンサ部の断面図である。 第５図は、画像読取装置の一例の概略的構成図である。 第６図は、従来の光電変換装置のセンサ部の断面図であ
る。 間絶縁膜、１０：配線材、１２：遮光層、２１：エミッ
タ部、２２：開口部、２３：ｎ型の層、３１：妻子分離
領域、３２：ベース領域、３３：Ｓｉｎ＋エミッタ部、
４１：半絶縁ｆ？ａＡｇ基板。 ４２　：　ｎ＋　ＧａＡｓコレクタ層、４３　：　ｎ−
ＧａＡｓ層、４４：素子分離用Ｖｙ１．４５Ｉｐ型Ｇａ
Ａｓ層。 ４６：絶縁層、　　４７　：　ｎ　＋　！！！ＡｌｘＧ
ａ＋−ｘＡｓエミッタ部。 代理人　弁理士　　山　下　穣　乎 ｌ二ｐＪ！１ｓｉ基板、２：ｎ＋埋め込み層、３：ｎ−
エピタキシャル層、４：素子分離用ｎ中層、５：フィー
ルド酸化膜、６：ｐ−ベース層、７：Ｂ＋エミツタ層、
８　：　Ｐｏ１ｙ−Ｓｉ層、９．１１：層第 を 図 第 図 第 図 ｓｕｂ 第 図 ５ＬＪＤ 、−／１ 第 図

Claims (1)

【特許請求の範囲】
1. （１）二つの主電極領域と、この二つの主電極領域間に
   設けられる制御電極領域とを有し、該二つの主電極領域
   の一方に容量手段が接続され、光により発生した電荷を
   前記制御電極領域に蓄積させ、該電荷に対応する出力を
   前記容量に読出す光電変換装置において、 前記容量手段が接続された側の主電極領域の半導体のバ
   ンドギャップＥ＾Ｅ＿ｇが、該制御電極領域の半導体の
   バンドギャップＥ＾Ｂ＿ｇよりも大きいことを特徴とす
   る光電変換装置。