JPH02140940A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02140940A JPH02140940A JP63295071A JP29507188A JPH02140940A JP H02140940 A JPH02140940 A JP H02140940A JP 63295071 A JP63295071 A JP 63295071A JP 29507188 A JP29507188 A JP 29507188A JP H02140940 A JPH02140940 A JP H02140940A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- superlattice
- region
- hbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000004888 barrier function Effects 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 5
- 239000003362 semiconductor superlattice Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000005428 wave function Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に関する。
［従来の技術］
ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴ）は
、エミッタ領域の禁制帯幅をベース領域の禁制帯幅より
も大きくとることにより、ベースからエミツタへキャリ
アの注入を阻止すると同時にベースのドーピング濃度を
高くしてベース抵抗を低減できるため、トランジスタの
増幅率と動作速度を増大させることができる。このため
近年ＨＢＴの開発が盛んになってきた。例えば、 「電
子材料Ｊ １９８７年１月号ｐｐ、７１に示すようなＡ
ｌＧａＡｓ／ＧａＡｓ系ＨＢ Ｔ％ＡｐｐｌｉｅｄＰｈ
ｙｓｉｃｓ Ｌｅｔｔｅｒｓ ｖｏｌ、５２ （１０）
、 ＰＰ、８２２ （１９８８）に示すような Ｇ ａ
Ａ ｓ ／ Ｓ ｉ系ＨＢＴ、 Ｉ ＥＥＥＥｌ
ｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ ｖ
ｏｌ、 ９ （４）、 １６５（１９８８）、 Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ｖｏｌ
、５２ （１１）。
、エミッタ領域の禁制帯幅をベース領域の禁制帯幅より
も大きくとることにより、ベースからエミツタへキャリ
アの注入を阻止すると同時にベースのドーピング濃度を
高くしてベース抵抗を低減できるため、トランジスタの
増幅率と動作速度を増大させることができる。このため
近年ＨＢＴの開発が盛んになってきた。例えば、 「電
子材料Ｊ １９８７年１月号ｐｐ、７１に示すようなＡ
ｌＧａＡｓ／ＧａＡｓ系ＨＢ Ｔ％ＡｐｐｌｉｅｄＰｈ
ｙｓｉｃｓ Ｌｅｔｔｅｒｓ ｖｏｌ、５２ （１０）
、 ＰＰ、８２２ （１９８８）に示すような Ｇ ａ
Ａ ｓ ／ Ｓ ｉ系ＨＢＴ、 Ｉ ＥＥＥＥｌ
ｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ ｖ
ｏｌ、 ９ （４）、 １６５（１９８８）、 Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ｖｏｌ
、５２ （１１）。
ｐｐ、８９５ （１９８Ｂ）等に示すような Ｓｉ／Ｇ
ｅＳｉ系ＨＢＴ、 ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅ Ｌｅｔｔｅｒｓ ｖｏｌ、９（２）、 ８７
（１９８８）に示すようなβ−８ｉＣ／Ｓｉ系ＨＢＴ
等様々なＨＢＴの試作が行われている。
ｅＳｉ系ＨＢＴ、 ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅ Ｌｅｔｔｅｒｓ ｖｏｌ、９（２）、 ８７
（１９８８）に示すようなβ−８ｉＣ／Ｓｉ系ＨＢＴ
等様々なＨＢＴの試作が行われている。
［発明が解決しようとする課題］
Ａ Ｉ Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓ系等の化
合物半導体ＨＢＴでは、ワイドバンドギャップエミッタ
の作製に、分子線気相成長法（ＭＢＥ）、有機金属化学
気相成長法（λｌ０ＣＶＤ）等を用いて結晶性の高いエ
ミッタを作製しているので高性能のＨＢＴを作製可能な
反面、既存のＳｉ半導体プロセスとは馴染み難く、作製
装置も高価であるという問題点を有していた。 一方
、 １９８７ ＩＥＤＭ ＴｅｃｈｎｉｃａｌＤｉｇ
ｅｓｔ ｐｐ、１８６−１９３、 １９８４１ＥＤＨ
ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ ｐｐ、７４６等に示
すように、ワイドバンドギャップエミッタを、非晶質Ｓ
ｉ、非晶質ＳｉＣや微結晶Ｓｉで作製する試みもある。
合物半導体ＨＢＴでは、ワイドバンドギャップエミッタ
の作製に、分子線気相成長法（ＭＢＥ）、有機金属化学
気相成長法（λｌ０ＣＶＤ）等を用いて結晶性の高いエ
ミッタを作製しているので高性能のＨＢＴを作製可能な
反面、既存のＳｉ半導体プロセスとは馴染み難く、作製
装置も高価であるという問題点を有していた。 一方
、 １９８７ ＩＥＤＭ ＴｅｃｈｎｉｃａｌＤｉｇ
ｅｓｔ ｐｐ、１８６−１９３、 １９８４１ＥＤＨ
ＴｅｃｈｎｉｃａｌＤｉｇｅｓｔ ｐｐ、７４６等に示
すように、ワイドバンドギャップエミッタを、非晶質Ｓ
ｉ、非晶質ＳｉＣや微結晶Ｓｉで作製する試みもある。
この試みでは非晶質Ｓｉ、非晶質ＳｉＣや微結晶Ｓｉの
作製をプラズマＣＶＤ法を用いているので比較的安価に
ＨＢＴを作製できる。しかし、非晶質Ｓｉ、非晶１ｓｉ
ｃや微結晶Ｓｉはキャリアの移動度が小さく、しかもエ
ミッタ・ベース界面に欠陥準位が多数存在するため、エ
ミッタ材料として用いるには好適でないという問題点が
あった。
作製をプラズマＣＶＤ法を用いているので比較的安価に
ＨＢＴを作製できる。しかし、非晶質Ｓｉ、非晶１ｓｉ
ｃや微結晶Ｓｉはキャリアの移動度が小さく、しかもエ
ミッタ・ベース界面に欠陥準位が多数存在するため、エ
ミッタ材料として用いるには好適でないという問題点が
あった。
本発明は以上の問題点を解決するもので、その目的は低
コストで高性能のＨＢＴを提供することにある。
コストで高性能のＨＢＴを提供することにある。
［課題を解決するための手段］
本発明の半導体装置は、
エミッタ領域、ベース領域、コレクタ領域を有する半導
体装置において、 （１）前記エミッタ領域を超格子構造としたことを特徴
とする。
体装置において、 （１）前記エミッタ領域を超格子構造としたことを特徴
とする。
（２）前記超格子構造において、少なくとも障壁層の禁
制帯幅は前記ベース領域の禁制帯幅よりも大きいことを
特徴とする。
制帯幅は前記ベース領域の禁制帯幅よりも大きいことを
特徴とする。
（３）前記超格子構造は非晶質半導体超格子構造である
ことを特徴とする。
ことを特徴とする。
（４Ｌａｉ子の障壁層または井戸層の少なくとも一方に
不純物を混入したことを特徴とする。
不純物を混入したことを特徴とする。
［実施例］
第１図に本発明のＨＢＴの製造工程図を示す。
ＨＢＴの作製には標準的なＳｉプロセスを適用した。以
下にＮＰＮ型ＨＢＴを例に取２ノ、製造工程を説明する
。７層ｃｍ （１１１）、ｎ／ｎ＝のＳｉ基板１００を
熱酸化し、酸化膜１０２を形成する。
下にＮＰＮ型ＨＢＴを例に取２ノ、製造工程を説明する
。７層ｃｍ （１１１）、ｎ／ｎ＝のＳｉ基板１００を
熱酸化し、酸化膜１０２を形成する。
ベース領域に対応する場所の酸化膜をフォトエツチング
で除き開口部を作る。 Ｂ゛イオン ５×１Ｏ１２〜
１ｘｌＯＩ５／Ｃｍ２の濃度でイオン打ち込みし、９０
０〜１２００℃で３０分再び熱酸化してイオンを活性化
させ、ベース領域１０１を作る（第１図（ａ））。次に
エミッタ領域の酸化膜をフォトエツチングで除き、この
上に超格子領域１０３を作製する。ベース表面の自然酸
化膜を除去するため、エミッタ成膜装置内導入直前にＨ
Ｆでライトエツチングを施した。
で除き開口部を作る。 Ｂ゛イオン ５×１Ｏ１２〜
１ｘｌＯＩ５／Ｃｍ２の濃度でイオン打ち込みし、９０
０〜１２００℃で３０分再び熱酸化してイオンを活性化
させ、ベース領域１０１を作る（第１図（ａ））。次に
エミッタ領域の酸化膜をフォトエツチングで除き、この
上に超格子領域１０３を作製する。ベース表面の自然酸
化膜を除去するため、エミッタ成膜装置内導入直前にＨ
Ｆでライトエツチングを施した。
エミッタは非晶質Ｓｉ（以下、ａ−８ｉ）と非晶質炭化
Ｓｉ（以下、ａ−ＳｉＣ）とを交互に積層した非晶質超
格子構造とした。ａ−８ｉＮ（井戸層）には５ｉＨａガ
スとＨ２ガス、ａ−ＳｉＣ層（障壁層）には５ｉＨａガ
ス、ＣＨａガスの混合ガスを用いてプラズマＣＶＤ法で
作製した。装置は通常の平行平板型プラズマＣＶＤ装置
を用い、井戸層と障壁層の切り替えはガスの切り替えに
よって行った。井戸層と障壁層間のガスの混入を防ぐた
め１層ごとに放電を停止し、真空引きをおこなった。プ
ラズマ放電用のＲｆパワーは成膜時のダメージを可能な
限り低減するため、ＩＯＷ以下で行った。超格子成膜時
、ａ−８ｉ層、ａ−３ｉＣの少なくとも一方の層にＰ
Ｈｉガス約１％を混入させ、ｎ型のエミッタにする。
本実施例ではａ −３ｉＣ層のみにＰ Ｈ３ガスを混
入した。場合によってはａ−８ｉ層のみ、或は ａ−８
ｉ層と ａ−６ｉＣの両方をｎ型にドーピングしてもよ
い。ａ−８ｉｌ、ａ−３ｉ（Ｊｆの膜厚は１０〜１００
人で［ａ−Ｓｉ／ａ−ＳｉＣ］構造を１０〜２０周期積
層して超格子領域１０３を作製した。井戸層の光学ギャ
ップは１．７５ｅＶ、障壁層の光学ギャップは２．２ｅ
Ｖだった。本実施例ではベース領域には井戸層が接して
いるが、障壁層が接するようにしてもよい。ＨＢＴの特
性は、エミッタ・ベース間のｆｌｌｉ電子帯、伝導帯の
接合状態に大きく左右される。超格子の場合、ベースと
エミッタとの価電子帯、伝導帯の不連続量を井戸層の膜
厚と、不純物のドーピング量で制御できるので最適なエ
ミッタ・ベース接合特性を実現できる。本実施例の場合
は第２図に示すように、超格子構造中の伝導帯の不連続
量を小さくし、価電子帯の不連続量を大きくしである。
Ｓｉ（以下、ａ−ＳｉＣ）とを交互に積層した非晶質超
格子構造とした。ａ−８ｉＮ（井戸層）には５ｉＨａガ
スとＨ２ガス、ａ−ＳｉＣ層（障壁層）には５ｉＨａガ
ス、ＣＨａガスの混合ガスを用いてプラズマＣＶＤ法で
作製した。装置は通常の平行平板型プラズマＣＶＤ装置
を用い、井戸層と障壁層の切り替えはガスの切り替えに
よって行った。井戸層と障壁層間のガスの混入を防ぐた
め１層ごとに放電を停止し、真空引きをおこなった。プ
ラズマ放電用のＲｆパワーは成膜時のダメージを可能な
限り低減するため、ＩＯＷ以下で行った。超格子成膜時
、ａ−８ｉ層、ａ−３ｉＣの少なくとも一方の層にＰ
Ｈｉガス約１％を混入させ、ｎ型のエミッタにする。
本実施例ではａ −３ｉＣ層のみにＰ Ｈ３ガスを混
入した。場合によってはａ−８ｉ層のみ、或は ａ−８
ｉ層と ａ−６ｉＣの両方をｎ型にドーピングしてもよ
い。ａ−８ｉｌ、ａ−３ｉ（Ｊｆの膜厚は１０〜１００
人で［ａ−Ｓｉ／ａ−ＳｉＣ］構造を１０〜２０周期積
層して超格子領域１０３を作製した。井戸層の光学ギャ
ップは１．７５ｅＶ、障壁層の光学ギャップは２．２ｅ
Ｖだった。本実施例ではベース領域には井戸層が接して
いるが、障壁層が接するようにしてもよい。ＨＢＴの特
性は、エミッタ・ベース間のｆｌｌｉ電子帯、伝導帯の
接合状態に大きく左右される。超格子の場合、ベースと
エミッタとの価電子帯、伝導帯の不連続量を井戸層の膜
厚と、不純物のドーピング量で制御できるので最適なエ
ミッタ・ベース接合特性を実現できる。本実施例の場合
は第２図に示すように、超格子構造中の伝導帯の不連続
量を小さくし、価電子帯の不連続量を大きくしである。
このため伝導帯の井戸層における電子の波動関数は互い
に重なり合い電子は伝導帯中を自由に動ける。これに対
し価電子帯の正孔の波動関数は井戸層中に束縛され自由
に動けない。従って電子の流れを妨げずにベースからエ
ミッタに注入される正孔を阻止することができる。
に重なり合い電子は伝導帯中を自由に動ける。これに対
し価電子帯の正孔の波動関数は井戸層中に束縛され自由
に動けない。従って電子の流れを妨げずにベースからエ
ミッタに注入される正孔を阻止することができる。
超格子領域１０３作製ｊ＆、超格子の上部に１０００〜
３０００人のｎ型ａ−３ｉ１０４を連続して形成し、エ
ミッタを完成する。エミッタをＣＦ ａプラズマの気相
エツチングによりパタニングした後、ベース領域とのコ
ンタクトホールを空け、電極取り出し用Ａ１をスパッタ
し、フォトリソグラフィでパタニングしてＨＢＴの完成
となる（第１図（Ｃ））。１０５はエミッタ電極、１０
６はベース電極、１０７はコレクタ電極を示す。
３０００人のｎ型ａ−３ｉ１０４を連続して形成し、エ
ミッタを完成する。エミッタをＣＦ ａプラズマの気相
エツチングによりパタニングした後、ベース領域とのコ
ンタクトホールを空け、電極取り出し用Ａ１をスパッタ
し、フォトリソグラフィでパタニングしてＨＢＴの完成
となる（第１図（Ｃ））。１０５はエミッタ電極、１０
６はベース電極、１０７はコレクタ電極を示す。
第２図に本実施例のＨＢＴのバンド構造を示す。
２０１は伝導帯、２０２は価電子帯である。矢印２０３
．２０４はそれぞれ電子、正孔の流れを示す。第２図で
は、ベース・エミッタ間に順バイアス、ベース・コレク
タ間に逆バイアスが印加された活性領域動作の場合であ
る。第２図にしめず破線の内側が超格子の領域である。
．２０４はそれぞれ電子、正孔の流れを示す。第２図で
は、ベース・エミッタ間に順バイアス、ベース・コレク
タ間に逆バイアスが印加された活性領域動作の場合であ
る。第２図にしめず破線の内側が超格子の領域である。
Ｎｏ、Ｎｂをそれぞれエミッタ、ベース領域の不純物濃
度、ベースとエミッタとの禁制帯幅の差をΔＥ、とする
と、ベース・エミッタ接合を通過する電子電流工。と正
孔電流工、の比（電流増幅率の最大値に相当）は、−般
に 工。／Ｉ、＝Ａ・ （Ｎ、／Ｎｂ） ｘｅｘｐ （ΔＥ、／ｋＴ） で表される。Ａは比例定数、ｋはボルツマン定数、Ｔは
絶対温度である。 本実施例の場合、超格子エミッタの
禁制帯幅（この場合は光学ギャップ）は１．７５〜２．
２ｅＶ、ベース領域の禁制帯幅は１．１ｅＶだから、
ΔＥ９＝０． ６５〜１． １ｅＶとなる。従って、
３００にでは ｅｘｐ（ΔＥＱ／ｋＴ）＞１０’
ｌ になる。 このため、Ｎ ｅ ／ Ｎ ｂの値
が小さい、即ち高濃度のベース濃度であっても高い電流
増幅率が得られる。
度、ベースとエミッタとの禁制帯幅の差をΔＥ、とする
と、ベース・エミッタ接合を通過する電子電流工。と正
孔電流工、の比（電流増幅率の最大値に相当）は、−般
に 工。／Ｉ、＝Ａ・ （Ｎ、／Ｎｂ） ｘｅｘｐ （ΔＥ、／ｋＴ） で表される。Ａは比例定数、ｋはボルツマン定数、Ｔは
絶対温度である。 本実施例の場合、超格子エミッタの
禁制帯幅（この場合は光学ギャップ）は１．７５〜２．
２ｅＶ、ベース領域の禁制帯幅は１．１ｅＶだから、
ΔＥ９＝０． ６５〜１． １ｅＶとなる。従って、
３００にでは ｅｘｐ（ΔＥＱ／ｋＴ）＞１０’
ｌ になる。 このため、Ｎ ｅ ／ Ｎ ｂの値
が小さい、即ち高濃度のベース濃度であっても高い電流
増幅率が得られる。
本実施例では非晶質超格子の作製にＰＣＶＤ法を用いた
が、光ＣＶＤ法を用いることも可能である。また、障壁
層にはａ−８ｉＣを用いたが、非晶質窒化Ｓｉ（以下、
ａ−６ｉＮ）を障壁層に用いた［ａ−８ｉ／ａ−３ｉＮ
］構造を超格子構造に適用してもよい。ａ−３ｉＮの場
合は、ＣＨ，ガスの代わりにＮ Ｈａガス、Ｎ２ガス、
Ｎ２０ガス等を用いる。本実施例ではＮＰＮ型ＨＢＴの
作製を例にとったが、基板にｐウェル構造を用い、イオ
ン打ち込み工程ををＰ゛イオンして、超格子作製時のド
ーピングガスを例えばＢ ２ Ｈｓにすれば、ＰＮＰ型
ＨＢＴも同様に作製できる。
が、光ＣＶＤ法を用いることも可能である。また、障壁
層にはａ−８ｉＣを用いたが、非晶質窒化Ｓｉ（以下、
ａ−６ｉＮ）を障壁層に用いた［ａ−８ｉ／ａ−３ｉＮ
］構造を超格子構造に適用してもよい。ａ−３ｉＮの場
合は、ＣＨ，ガスの代わりにＮ Ｈａガス、Ｎ２ガス、
Ｎ２０ガス等を用いる。本実施例ではＮＰＮ型ＨＢＴの
作製を例にとったが、基板にｐウェル構造を用い、イオ
ン打ち込み工程ををＰ゛イオンして、超格子作製時のド
ーピングガスを例えばＢ ２ Ｈｓにすれば、ＰＮＰ型
ＨＢＴも同様に作製できる。
［発明の効果］
本発明によれば、Ｓｉ系ＨＢＴのへテロエミッタに非晶
質超格子構造を用いることにより、欠陥の少ない良好な
エミッタ・ベース界面を実現できる。しかもエミッタ成
膜にプラズマＣＶＤ法や、光ＣＶＤ法などのような、Ｍ
ＢＥ法に比べると比較的低コストで成膜できる方法を適
用できる。更に超格子の井戸層、障壁層の膜厚、組成を
変化させたり、井戸層、障壁層のいずれが一方に不純物
をドーピングする変調ドーピング法などを応用すること
により、比較的自由にバンド構造を制御できる。即ち、
電子の波動関数は束縛せずに正孔の波動関数だけを量子
井戸中に閉じ込めることも可能となる。従って、ＨＢＴ
の性能が飛躍的に向上する。この様な超格子エンジニア
リングは本発明のような非晶質超格子に限るわけではな
く、ＧａＡｓ系や、５ｉＧｅ系超格子のような結晶超格
子にも応用することができる。
質超格子構造を用いることにより、欠陥の少ない良好な
エミッタ・ベース界面を実現できる。しかもエミッタ成
膜にプラズマＣＶＤ法や、光ＣＶＤ法などのような、Ｍ
ＢＥ法に比べると比較的低コストで成膜できる方法を適
用できる。更に超格子の井戸層、障壁層の膜厚、組成を
変化させたり、井戸層、障壁層のいずれが一方に不純物
をドーピングする変調ドーピング法などを応用すること
により、比較的自由にバンド構造を制御できる。即ち、
電子の波動関数は束縛せずに正孔の波動関数だけを量子
井戸中に閉じ込めることも可能となる。従って、ＨＢＴ
の性能が飛躍的に向上する。この様な超格子エンジニア
リングは本発明のような非晶質超格子に限るわけではな
く、ＧａＡｓ系や、５ｉＧｅ系超格子のような結晶超格
子にも応用することができる。
本発明の半導体装置は以上のような利点があり、バイポ
ーラトランジスタ、光電変換素子をはじめとする半導体
素子全般に応用が可能である。
ーラトランジスタ、光電変換素子をはじめとする半導体
素子全般に応用が可能である。
第１図（ａ）〜（Ｃ）は本発明の半導体装置の製造工程
図。 第２図は本発明の半導体装置のパン １００はｎ ／ ｎ″″Ｓｉ″Ｓ ｉウエハ１０１領域 １０２は５ｉＣｈ膜 １０３は超格子エミッタ １０４はｎ型ａ−３ｉ １０５はエミッタ電極 １０６はベース電極 １０７はコレクタ電極 ２０１は伝導帯 ２０２は価電子帯 ２０３は電子の流れ ２０４は正孔の流れ ド構造図。 以上 出願人セイコーエプソン株式会社 代理人弁理士上柳雅誉（他１名） （ａ） （ｂ） （ｃ）
図。 第２図は本発明の半導体装置のパン １００はｎ ／ ｎ″″Ｓｉ″Ｓ ｉウエハ１０１領域 １０２は５ｉＣｈ膜 １０３は超格子エミッタ １０４はｎ型ａ−３ｉ １０５はエミッタ電極 １０６はベース電極 １０７はコレクタ電極 ２０１は伝導帯 ２０２は価電子帯 ２０３は電子の流れ ２０４は正孔の流れ ド構造図。 以上 出願人セイコーエプソン株式会社 代理人弁理士上柳雅誉（他１名） （ａ） （ｂ） （ｃ）
Claims (4)
- （１）エミッタ領域、ベース領域、コレクタ領域を有す
る半導体装置において、 前記エミッタ領域を超格子構造としたことを特徴とする
半導体装置。 - （２）前記超格子構造において、少なくとも障壁層の禁
制帯幅は前記ベース領域の禁制帯幅よりも大きいことを
特徴とする第１項記載の半導体装置。 - （３）前記超格子構造は非晶質半導体超格子構造である
ことを特徴とする第１項記載の半導体装置。 - （４）超格子の障壁層または井戸層の少なくとも一方に
不純物を混入したことを特徴とする第１項記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63295071A JPH02140940A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63295071A JPH02140940A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02140940A true JPH02140940A (ja) | 1990-05-30 |
Family
ID=17815942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63295071A Pending JPH02140940A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02140940A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414273A (en) * | 1993-03-05 | 1995-05-09 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction bipolar transistor |
-
1988
- 1988-11-22 JP JP63295071A patent/JPH02140940A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5414273A (en) * | 1993-03-05 | 1995-05-09 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| JP3130545B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2764966B2 (ja) | ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US5631173A (en) | Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JPH02140940A (ja) | 半導体装置 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2963704B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US5473172A (en) | Hetero junction bipolar transistor | |
| JPH055170B2 (ja) | ||
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2800246B2 (ja) | 縦型トランジスタの製造方法 | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JPH01296664A (ja) | ヘテロ接合型デバイス | |
| JPH0344937A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2679336B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JPH02288337A (ja) | 半導体装置 | |
| JPH0453110B2 (ja) | ||
| JPH02170540A (ja) | 半導体装置 | |
| JPS63124463A (ja) | 半導体装置の製造方法 | |
| JPS6182474A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 |