JPH0284803A - 広帯域増幅回路 - Google Patents
広帯域増幅回路Info
- Publication number
- JPH0284803A JPH0284803A JP62315086A JP31508687A JPH0284803A JP H0284803 A JPH0284803 A JP H0284803A JP 62315086 A JP62315086 A JP 62315086A JP 31508687 A JP31508687 A JP 31508687A JP H0284803 A JPH0284803 A JP H0284803A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- amplifier circuit
- transistor
- current
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、広帯域の信号成分を高いＳ／Ｎで増幅する
際に有用な広帯域増幅回路に関するもの〔発明の概要〕 本発明の広帯域増幅回路は、増幅器の出力信号をコンデ
ンサによって入力側に正帰還することによって、増幅回
路の入力端子に付加される入力容量をキャンセルし、見
掛は上の入力容量を減少すると共に、増幅回路のインピ
ーダンス素子のバラツキによって不安定になる増幅回路
の特性を外付は抵抗の調整によって容易に安定化できる
ようにしたものである。
際に有用な広帯域増幅回路に関するもの〔発明の概要〕 本発明の広帯域増幅回路は、増幅器の出力信号をコンデ
ンサによって入力側に正帰還することによって、増幅回
路の入力端子に付加される入力容量をキャンセルし、見
掛は上の入力容量を減少すると共に、増幅回路のインピ
ーダンス素子のバラツキによって不安定になる増幅回路
の特性を外付は抵抗の調整によって容易に安定化できる
ようにしたものである。
例えば映像信号を再生する初段の増幅回路は、高帯域の
ビデオ信号を増幅するために、高いＳ／Ｎと、広帯域の
利得特性が要求される。
ビデオ信号を増幅するために、高いＳ／Ｎと、広帯域の
利得特性が要求される。
第２図はビデオ信号を再生す・る磁気ヘッドの初段アン
プの回路例を示したもので、磁気ヘッドＭＨから出力さ
れる再生信号は整合トランスＴ、及びコンデンサＣＩを
介してＩＣ基板の初段のトラ〉′ジスタＱ１のベース電
極に入力されている。
プの回路例を示したもので、磁気ヘッドＭＨから出力さ
れる再生信号は整合トランスＴ、及びコンデンサＣＩを
介してＩＣ基板の初段のトラ〉′ジスタＱ１のベース電
極に入力されている。
初段のトランジスタＱｌのエミッタは電流源Ｓ１に接続
されると共に、コンデンサＣ２によって交流的に接地さ
れ、コレクタ出力はカス・ケート接続されているトラン
ジスタＱ２．及びエミッタホロワトランジスタＱ３によ
って増幅され、低インピーダンスで出力される。
されると共に、コンデンサＣ２によって交流的に接地さ
れ、コレクタ出力はカス・ケート接続されているトラン
ジスタＱ２．及びエミッタホロワトランジスタＱ３によ
って増幅され、低インピーダンスで出力される。
このような増幅回路はトランジスタＱ＋ によるエミッ
タ接地増幅器の利点と、トランジスタＱ２によるベース
接地増幅器の特徴を生かすことによって広帯域の増幅特
性を形成することができるが、特にＳ／Ｎ比をよくする
ために初段のトランジスタＱ＋ とじて大型のものを使
用すると、ベース側の入力容ＩＪ Ｃｏが増加する。
タ接地増幅器の利点と、トランジスタＱ２によるベース
接地増幅器の特徴を生かすことによって広帯域の増幅特
性を形成することができるが、特にＳ／Ｎ比をよくする
ために初段のトランジスタＱ＋ とじて大型のものを使
用すると、ベース側の入力容ＩＪ Ｃｏが増加する。
そのため、磁気ヘッドＭＨとの共振周波数が低下し高域
再生信号のレベルが低下する。
再生信号のレベルが低下する。
又、磁気ヘッドのインダクタンスのバラツキによって入
力側の共振特性がバラツクとＤＧ、Ｄｒ特性が劣化し、
量産性を悪くするという問題があった。
力側の共振特性がバラツクとＤＧ、Ｄｒ特性が劣化し、
量産性を悪くするという問題があった。
そこで、初段のトランジスタに付加される入力容量（特
にベース・エミッタ間合１ｃ８Ｅ、及びリード線の容量
等）を少なくするために容量性の正帰還をかけることが
考えられている。
にベース・エミッタ間合１ｃ８Ｅ、及びリード線の容量
等）を少なくするために容量性の正帰還をかけることが
考えられている。
第３図（５Ｌ）は利得がＡの正相増幅器Ｇの入力容Ｈ１
ｔ Ｃｏを減少するために容量性正帰還をかける際め原
理図を示したものである。
ｔ Ｃｏを減少するために容量性正帰還をかける際め原
理図を示したものである。
この図で、入力容！に、 Ｇ ｏに流れる電流を１１帰
還容量Ｃ，１に流れる電流を１２とすると、角速度がω
の入力電圧ｅ、に対して １１＝ｊωＣＯ・ｅｌ １２ ＝ ｊ ωＣｊ（ｅ＋ −ｅｏ） ”°”
（１）が成立する。増幅器Ｇの利得をＡとするとＣ６／
ｅｌ ＝Ａであるから、入力側から流入する電流ｉは、 ｉ＝ ｉｌ＋ｉｚ ＝ ｊω （Ｃｏ＋Ｃ；（１−Ａ
））ｅ＋・・・・・・（２） 上記第（２）式で Ｇｏ＋Ｃｊ（１−Ａ） ” Ｃｉ ・＝・・
’（３）とすると、ｉ＝ＪωＣ１ｅｌ となるから第３
図（＆）の回路は、第３図（ｂ）に示すように見掛は上
の容量Ｃ１が入力側に付加されている増幅回路と等価に
なる。
還容量Ｃ，１に流れる電流を１２とすると、角速度がω
の入力電圧ｅ、に対して １１＝ｊωＣＯ・ｅｌ １２ ＝ ｊ ωＣｊ（ｅ＋ −ｅｏ） ”°”
（１）が成立する。増幅器Ｇの利得をＡとするとＣ６／
ｅｌ ＝Ａであるから、入力側から流入する電流ｉは、 ｉ＝ ｉｌ＋ｉｚ ＝ ｊω （Ｃｏ＋Ｃ；（１−Ａ
））ｅ＋・・・・・・（２） 上記第（２）式で Ｇｏ＋Ｃｊ（１−Ａ） ” Ｃｉ ・＝・・
’（３）とすると、ｉ＝ＪωＣ１ｅｌ となるから第３
図（＆）の回路は、第３図（ｂ）に示すように見掛は上
の容量Ｃ１が入力側に付加されている増幅回路と等価に
なる。
この回路で増幅器Ｇの利得ＡがＡ＞１であればＣｏ ＝
ＡＣｊ となるように帰還容量ｃｊ及び利得Ａを選ぶと
、理想的にはＣ５＝Ｏとなり、最初に付加されていた入
力容量Ｃｏをキャンセルすることができる。
ＡＣｊ となるように帰還容量ｃｊ及び利得Ａを選ぶと
、理想的にはＣ５＝Ｏとなり、最初に付加されていた入
力容量Ｃｏをキャンセルすることができる。
しかしながら、このような回路では見掛は上の入力容量
Ｃｔが負の値になると、ただちに発振状態になるため、
特に、ＩＣ回路によって構成するときはＩＣ回路の電流
値や、インピーダンス素子等のバラツキによって帰還量
がバラツキ、きわめて不安定な回路になり、実用化が困
難である。
Ｃｔが負の値になると、ただちに発振状態になるため、
特に、ＩＣ回路によって構成するときはＩＣ回路の電流
値や、インピーダンス素子等のバラツキによって帰還量
がバラツキ、きわめて不安定な回路になり、実用化が困
難である。
本発明は、かかる問題点にかんがみてなされたもので、
ＩＣ回路で広帯域増幅回路を構成する際に、入力容量を
キャンセルするための帰還容量をダイオード等からなる
接合容量によって付加すると同時に、帰還量を設定する
ために外付けの抵抗を設け、この抵抗値によってトラン
ジスタの電流のバラツキも同時に減少するようにする。
ＩＣ回路で広帯域増幅回路を構成する際に、入力容量を
キャンセルするための帰還容量をダイオード等からなる
接合容量によって付加すると同時に、帰還量を設定する
ために外付けの抵抗を設け、この抵抗値によってトラン
ジスタの電流のバラツキも同時に減少するようにする。
広帯域増幅回路を構成するＩＣ基板に１本の外付は抵抗
を設け、この外付は抵抗値によって正帰還量を設定する
と同時に、出初から付加されている入力容量のバラツキ
を減少するようにしているため、見掛は上の入力容量を
安定に低下させることができるようになり、ＩＣ化され
た広帯域増幅回路の量産効率を高くすることができる。
を設け、この外付は抵抗値によって正帰還量を設定する
と同時に、出初から付加されている入力容量のバラツキ
を減少するようにしているため、見掛は上の入力容量を
安定に低下させることができるようになり、ＩＣ化され
た広帯域増幅回路の量産効率を高くすることができる。
第１図は本発明の一実施例を示す広帯域増幅器のＩＣ基
板上におけるブロック図を示したもので、入力信号端子
Ｔｌには磁気ヘッドＭＨ，整合トランスＴ、結合コンデ
ンサＣ１が接続されている。
板上におけるブロック図を示したもので、入力信号端子
Ｔｌには磁気ヘッドＭＨ，整合トランスＴ、結合コンデ
ンサＣ１が接続されている。
ＩＣ基板にはバイアス抵抗ｒｌｌｒ；！によってベース
電流が供給される初段のエミッタ接地型のトランジスタ
Ｑ！が設けられ、このトランジスタＱｌのエミッタには
電流源Ｓｔが設けられている。又、エミッタには交流信
号を接地するためのコンデンサＣ２が外付けされており
、コレクタ側にはベース接地型のトランジスタＱ２がカ
スケード接続されている。
電流が供給される初段のエミッタ接地型のトランジスタ
Ｑ！が設けられ、このトランジスタＱｌのエミッタには
電流源Ｓｔが設けられている。又、エミッタには交流信
号を接地するためのコンデンサＣ２が外付けされており
、コレクタ側にはベース接地型のトランジスタＱ２がカ
スケード接続されている。
トランジスタＱ２の負荷抵抗ＲＬにはエミッタホロワの
出力トランジスタＱ３が電流源Ｓ２と共に接続され、低
インピーダンスで増幅された信号が出力されるようにし
ている。
出力トランジスタＱ３が電流源Ｓ２と共に接続され、低
インピーダンスで増幅された信号が出力されるようにし
ている。
トランジスタＱ４は容量性の正帰還を加えるための電流
−電圧変換用のトランジスタを示し、エミッタ抵抗ＲＥ
とコレクタ抵抗Ｒ１が接続されている。そして、コレ
クタ出力は逆バイアスされているダイオードＤの接合容
量ｃ３を帰還容量として、最初のトランジスタＱ１の入
力端子ＴＩ に正帰還されている。
−電圧変換用のトランジスタを示し、エミッタ抵抗ＲＥ
とコレクタ抵抗Ｒ１が接続されている。そして、コレ
クタ出力は逆バイアスされているダイオードＤの接合容
量ｃ３を帰還容量として、最初のトランジスタＱ１の入
力端子ＴＩ に正帰還されている。
なお、Ｒ２は後述するように帰還量を所定の値に設定し
、かつ、電流値のバラツキによる容量変化を適正に調整
するための外付は抵抗を示している。
、かつ、電流値のバラツキによる容量変化を適正に調整
するための外付は抵抗を示している。
この広帯域増幅回路の初段のトランジスタＱ１の入力容
量Ｃｏは主としてベース−エミッタ間の接合容量ＣＢＥ
であり、外に外部に接続されるリード線の分布容−Ｑｋ
ＣＲ及びコレクタ・ベース間の容量ｃｅｃの総和であ
る。
量Ｃｏは主としてベース−エミッタ間の接合容量ＣＢＥ
であり、外に外部に接続されるリード線の分布容−Ｑｋ
ＣＲ及びコレクタ・ベース間の容量ｃｅｃの総和であ
る。
但し、コレクターベース間の容量ｃｅｃはトランジスタ
Ｑｌ＠体のゲインがほぼｌであり、ミラー効果の影響は
殆どない。
Ｑｌ＠体のゲインがほぼｌであり、ミラー効果の影響は
殆どない。
ところで、トランジスタＱ＋の接合容量ＣＦＢ。
ＣＢＣはＩＣ基板毎にバラツキが生じ、特に、トランジ
スタＱ＋ のエミッタ電流Ｉε（コレクタ電流）によっ
て変化する。
スタＱ＋ のエミッタ電流Ｉε（コレクタ電流）によっ
て変化する。
したがって、トランジスタＱ＋の総合的な人力容量をＣ
ａｎとすると、 Ｃ１ｎ＝ＣＧ ＋Ｑ６ΔＩ ｔ −・・−・
−（４）但し、ΔＩＥ＝エミッタ電流の変化 α＝比例定数 とすることができる。
ａｎとすると、 Ｃ１ｎ＝ＣＧ ＋Ｑ６ΔＩ ｔ −・・−・
−（４）但し、ΔＩＥ＝エミッタ電流の変化 α＝比例定数 とすることができる。
第１図の回路において、入力端子Ｔ１からトランジスタ
Ｑ４のコレクタ出力点■までのゲインをＡとし、ダイオ
ードＤによる接合容量をＣＪ とするど、前記゛した第
（３）式から、この増幅回路による見掛は上の入力台、
ｉＩＣ＋は Ｃ＋ ＝Ｃｏ＋ａΔＩ ｔ◆（１−Ａ） Ｃｊ・−”（
５）Ａ）ｌとすることができるから、 Ｃ１＝Ｃ６＋ａΔＩＥ −ＡＣＪ ・・・・”（
θ）ここで、ゲインＡはトランジスタＱ１．Ｑ２では、
そのエミッタ抵抗をｒｅ とすると、Ｒｔ／ｒｅである
。（トランジスタＱ３はゲイン１とみられる。） 又、エミッタ抵抗ｒｅはＶＨ／ＩＥ（ＶＴ ＝熱電圧）
であり、常温ではＶＴは２６ｍＶにしてもよいから、ｒ
ｅ ＝ ２６／Ｉｒ（ｍＡ）Ωとみられる。
Ｑ４のコレクタ出力点■までのゲインをＡとし、ダイオ
ードＤによる接合容量をＣＪ とするど、前記゛した第
（３）式から、この増幅回路による見掛は上の入力台、
ｉＩＣ＋は Ｃ＋ ＝Ｃｏ＋ａΔＩ ｔ◆（１−Ａ） Ｃｊ・−”（
５）Ａ）ｌとすることができるから、 Ｃ１＝Ｃ６＋ａΔＩＥ −ＡＣＪ ・・・・”（
θ）ここで、ゲインＡはトランジスタＱ１．Ｑ２では、
そのエミッタ抵抗をｒｅ とすると、Ｒｔ／ｒｅである
。（トランジスタＱ３はゲイン１とみられる。） 又、エミッタ抵抗ｒｅはＶＨ／ＩＥ（ＶＴ ＝熱電圧）
であり、常温ではＶＴは２６ｍＶにしてもよいから、ｒ
ｅ ＝ ２６／Ｉｒ（ｍＡ）Ωとみられる。
したがって、
・・・・・・（７）
となる。
ところで、ＩＣ基板では抵抗の相対値の変化は少ないか
ら、ＲＥ ＝ＲＬ とすることは容易であり、前記（７
）式は ・・・・・・（８） とすることができる。
ら、ＲＥ ＝ＲＬ とすることは容易であり、前記（７
）式は ・・・・・・（８） とすることができる。
又、ＩＣ基板内では電流と抵抗のバラツキは互いに逆比
例関係にあるから、トランジスタＱ１のエミッタ電流Ｉ
Ｅの変化と抵抗Ｒ１の変化は相殺され、前記第（８）式
の第（１）項はＩＥに関係なく一定値にすることができ
る。
例関係にあるから、トランジスタＱ１のエミッタ電流Ｉ
Ｅの変化と抵抗Ｒ１の変化は相殺され、前記第（８）式
の第（１）項はＩＥに関係なく一定値にすることができ
る。
しかし、第（８）式の第（２）頃は抵抗Ｒ２が外付けと
されているからＩＥの変化Δ１．により変化し、このΔ
ＩＥによる変化を考慮すると、前記第（８）式は ・・・・・・（８） したがって、この第（９）式と前記第（６）式、第（７
）式から、見掛は上の入力容量Ｃ１は、・・・・・・（
１０） したがって、Ｃ１＝０にする条件は となればよい。
されているからＩＥの変化Δ１．により変化し、このΔ
ＩＥによる変化を考慮すると、前記第（８）式は ・・・・・・（８） したがって、この第（９）式と前記第（６）式、第（７
）式から、見掛は上の入力容量Ｃ１は、・・・・・・（
１０） したがって、Ｃ１＝０にする条件は となればよい。
実際は、上記第（１１）式の場合は発振の恐れが生じる
から となるように外付けの抵抗Ｒ２の値を設定することが好
ましい。
から となるように外付けの抵抗Ｒ２の値を設定することが好
ましい。
この第（１２）式でダイオードの接合容ｆｌ ＣＪ
とトランジスタＱｌの入力容量ＣＯε＊Ｃ８Ｇのバラツ
キは同一であるから、上記（１２−１）式は、温度変動
に対しても安定であり、見掛は上の入力容量Ｃｉをきわ
めて小さい値に設定することができる。
とトランジスタＱｌの入力容量ＣＯε＊Ｃ８Ｇのバラツ
キは同一であるから、上記（１２−１）式は、温度変動
に対しても安定であり、見掛は上の入力容量Ｃｉをきわ
めて小さい値に設定することができる。
又、ＩＣ基板の電流のバラツキによる変動は、上記（１
２−２）式を成立させることによって解消することがで
きる。
２−２）式を成立させることによって解消することがで
きる。
本発明は上記したように、帰還容量として半導体の接合
容量を使用し、外付けの１本の抵抗によって、増幅回路
の見掛は上の入力容量が小さくなるように設定できる構
成としたので、高域の信号を減衰させることなく増幅で
き、個々のＩＣ基板で発生する電流のバラツキによって
帰還容量がバラツクごとを緩和しているから、増幅回路
の動作を安定にすることができる。
容量を使用し、外付けの１本の抵抗によって、増幅回路
の見掛は上の入力容量が小さくなるように設定できる構
成としたので、高域の信号を減衰させることなく増幅で
き、個々のＩＣ基板で発生する電流のバラツキによって
帰還容量がバラツクごとを緩和しているから、増幅回路
の動作を安定にすることができる。
第１図は磁気ヘッドの初段アンプの従来例を示す回路図
、第２図（ａ）、（ｂ）は見掛は上の入力容量を減少す
るための説明図、第３図は本発明の一実施例を示す回路
図である。 図中、Ｑｌは初段トランジスタ、Ｄは接合容量、Ｒ２は
外付けの抵抗、Ｓｔ、３７は電流源を示す。 第２図 Ｎ３図 手 糸売 ネ甫 正 書 （方式） ％式％ 事件の表示 特願昭６２−３１５０８６号 ２゜ 発明の名称 広帯域増幅回路 ３゜ 補正をする者 事件との関係
、第２図（ａ）、（ｂ）は見掛は上の入力容量を減少す
るための説明図、第３図は本発明の一実施例を示す回路
図である。 図中、Ｑｌは初段トランジスタ、Ｄは接合容量、Ｒ２は
外付けの抵抗、Ｓｔ、３７は電流源を示す。 第２図 Ｎ３図 手 糸売 ネ甫 正 書 （方式） ％式％ 事件の表示 特願昭６２−３１５０８６号 ２゜ 発明の名称 広帯域増幅回路 ３゜ 補正をする者 事件との関係
Claims (1)
- エミッタが低インピーダンスで交流的に接地されている
初段トランジスタと、該トランジスタの出力側にカスケ
ード接続されている増幅器と、この増幅器の出力信号を
第１の抵抗と第２の抵抗の外付け抵抗によって分圧し、
前記初段トランジスタの入力に正帰還する接合容量とを
ＩＣ基板に設け、前記第２の外付け抵抗を調整すること
によって前記初段トランジスタの見掛け上の入力容量が
減少するようにしたことを特徴とする広帯域増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62315086A JPH0284803A (ja) | 1987-12-14 | 1987-12-14 | 広帯域増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62315086A JPH0284803A (ja) | 1987-12-14 | 1987-12-14 | 広帯域増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0284803A true JPH0284803A (ja) | 1990-03-26 |
Family
ID=18061242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62315086A Pending JPH0284803A (ja) | 1987-12-14 | 1987-12-14 | 広帯域増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0284803A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029872A (ja) * | 2009-07-24 | 2011-02-10 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
| JP2011155380A (ja) * | 2010-01-26 | 2011-08-11 | Toyota Central R&D Labs Inc | 高周波増幅回路 |
| JP2022188710A (ja) * | 2021-06-09 | 2022-12-21 | 株式会社日立製作所 | 電界測定装置及び電界測定方法 |
| JP2024059172A (ja) * | 2022-10-18 | 2024-05-01 | 株式会社エヌエフホールディングス | 電流増幅回路の広帯域化回路 |
-
1987
- 1987-12-14 JP JP62315086A patent/JPH0284803A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029872A (ja) * | 2009-07-24 | 2011-02-10 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ |
| JP2011155380A (ja) * | 2010-01-26 | 2011-08-11 | Toyota Central R&D Labs Inc | 高周波増幅回路 |
| JP2022188710A (ja) * | 2021-06-09 | 2022-12-21 | 株式会社日立製作所 | 電界測定装置及び電界測定方法 |
| JP2024059172A (ja) * | 2022-10-18 | 2024-05-01 | 株式会社エヌエフホールディングス | 電流増幅回路の広帯域化回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130342266A1 (en) | Impedance transformation with transistor circuits | |
| JPS6354006A (ja) | 電流ミラ−回路 | |
| JPS6224975Y2 (ja) | ||
| JPS63102407A (ja) | 広帯域増幅器 | |
| JPH03123210A (ja) | ２段縦続差動増幅器 | |
| TW200524270A (en) | AM if variable gain amplifier circuit, variable gain amplifier circuit and semiconductor integrated circuit thereof | |
| TW418560B (en) | High-gain common-emitter output stage | |
| TWI556573B (zh) | 主動式電感器及其相關的放大器電路 | |
| JPS6378612A (ja) | レベルシフト回路 | |
| JP2546057B2 (ja) | 振幅検波回路 | |
| US5869989A (en) | Amplifying electronic circuit with stable idling current | |
| US6577197B1 (en) | High frequency compensation circuit for high frequency amplifiers | |
| US6605994B2 (en) | Stabilized high band width differential emitter follower amplifier | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| JPS6264106A (ja) | 増幅回路 | |
| JP3591162B2 (ja) | アクティブフィルタ | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPS6330012A (ja) | 差動増幅回路 | |
| JP2680748B2 (ja) | 結合容量回路 | |
| JPH0117606B2 (ja) | ||
| JPH0630411B2 (ja) | 入力負性抵抗補償回路 | |
| JPS60117806A (ja) | 差動増幅回路 | |
| JPS60105A (ja) | 周波数制御可能な発振回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS63178611A (ja) | 利得制御回路 |