JPH028548B2 - - Google Patents
Info
- Publication number
- JPH028548B2 JPH028548B2 JP57209994A JP20999482A JPH028548B2 JP H028548 B2 JPH028548 B2 JP H028548B2 JP 57209994 A JP57209994 A JP 57209994A JP 20999482 A JP20999482 A JP 20999482A JP H028548 B2 JPH028548 B2 JP H028548B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transformer
- switching element
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はDC／CDコンバータなどのスイツチン
グ方式電源装置に関するものである。
グ方式電源装置に関するものである。
スイツチング方式の電源装置では、トランジス
タ・スイツチにより電源トランスの一次巻線の電
流をパルス幅制御（PWM）する方式が一般的に
採用されており、第１図は従来例装置の基本ブロ
ツク構成を示す図である。
タ・スイツチにより電源トランスの一次巻線の電
流をパルス幅制御（PWM）する方式が一般的に
採用されており、第１図は従来例装置の基本ブロ
ツク構成を示す図である。
同図において、電源トランス１の一次巻線側に
は直流電源２とスイツチング用のトランジスタ３
のコレクタ回路とが直列に接続され、その二次巻
線側には整流平滑回路４が接続される。整流平滑
回路４の出力電圧は分圧抵抗５により検知されて
パルス幅制御（PWM）回路６に伝えられ、この
回路６で検知電圧に対応するパルス幅のパルス信
号が発生される。このパルス信号はドライブ回路
７に供給され、ドライブ回路７はこのパルス信号
でトランジスタ３のベース電流を駆動して、電源
トランス１の一次巻線電流をスイツチング制御す
る。また、パルス幅制御回路６、ドライブ回路７
には補助電源８から作動用の電源電圧Vcが供給
される。
は直流電源２とスイツチング用のトランジスタ３
のコレクタ回路とが直列に接続され、その二次巻
線側には整流平滑回路４が接続される。整流平滑
回路４の出力電圧は分圧抵抗５により検知されて
パルス幅制御（PWM）回路６に伝えられ、この
回路６で検知電圧に対応するパルス幅のパルス信
号が発生される。このパルス信号はドライブ回路
７に供給され、ドライブ回路７はこのパルス信号
でトランジスタ３のベース電流を駆動して、電源
トランス１の一次巻線電流をスイツチング制御す
る。また、パルス幅制御回路６、ドライブ回路７
には補助電源８から作動用の電源電圧Vcが供給
される。
第２図は第１図中の電源トランス１、トランジ
スタ３、ドライブ回路７部分のさらに詳しい回路
図である。ドライブ回路７ではパルス幅制御回路
６からのパルス信号がトランジスタ１０のベース
に入力される。このトランジスタ１０のコレクタ
電流は絶縁用のトランス１１の一次巻線を介して
補助電源８から供給される。トランス１１の二次
巻線は抵抗１２を介してトランジスタ３のベース
に接続され、このトランジスタ３のコレクタが電
源トランス１の一次巻線に接続されるのは前記の
通りである。なお、抵抗１３はバイアス抵抗であ
る。
スタ３、ドライブ回路７部分のさらに詳しい回路
図である。ドライブ回路７ではパルス幅制御回路
６からのパルス信号がトランジスタ１０のベース
に入力される。このトランジスタ１０のコレクタ
電流は絶縁用のトランス１１の一次巻線を介して
補助電源８から供給される。トランス１１の二次
巻線は抵抗１２を介してトランジスタ３のベース
に接続され、このトランジスタ３のコレクタが電
源トランス１の一次巻線に接続されるのは前記の
通りである。なお、抵抗１３はバイアス抵抗であ
る。
このような従来例装置では、電源出力が大きい
場合あるいは入力電圧が低い場合には、電源トラ
ンス１の一次巻線電流、したがつてトランジスタ
３のコレクタ電流Icが大きくなり、このトランジ
スタ３に対して大きなベース電流を供給しなけれ
ばならない。すなわち、この従来例装置では補助
電源８の出力電圧Vcは一定であるから、トラン
ジスタ３のベース電流Ibは定電流ドライブされて
一定となり、コレクタ電流Icには無関係となる。
通常、ベース電流Ibはコレクタ電流Icの最大値を
電流増幅率hfeで除した値に若干の余裕をとるか
ら、hfe＝10とすれば、 Ib＝Ic／７〜Ic／５ となる。このベース電流Ibはコレクタ電流Icに比
べて無視できない大きさの値である。このベース
電流Ibはトランス１１を通つて補助電源８から供
給されるものであるから、補助電源８の出力とし
ても、電源装置全体からみて無視できない大きさ
のものが要求される。また、トランジスタ３のベ
ース・エミツタ間電圧Vbeや補助電源出力電圧
Vcのバラツキを吸収するために抵抗１２が必要
となるが、この抵抗１２に大きなベース電流Ibが
流れるために、ここでの電力損失も無視できな
い。さらに、ドライブ回路７は電源装置の最大出
力時の出力に合わせて設計されるため、出力の小
さい時には無駄な電力損失を生じる。ドライブ回
路７で扱う電力が大きくなると、電流損失が増加
し、部品の電圧電流が大きくなり部品の形状が大
きくなり、装置が大型化する欠点がある。
場合あるいは入力電圧が低い場合には、電源トラ
ンス１の一次巻線電流、したがつてトランジスタ
３のコレクタ電流Icが大きくなり、このトランジ
スタ３に対して大きなベース電流を供給しなけれ
ばならない。すなわち、この従来例装置では補助
電源８の出力電圧Vcは一定であるから、トラン
ジスタ３のベース電流Ibは定電流ドライブされて
一定となり、コレクタ電流Icには無関係となる。
通常、ベース電流Ibはコレクタ電流Icの最大値を
電流増幅率hfeで除した値に若干の余裕をとるか
ら、hfe＝10とすれば、 Ib＝Ic／７〜Ic／５ となる。このベース電流Ibはコレクタ電流Icに比
べて無視できない大きさの値である。このベース
電流Ibはトランス１１を通つて補助電源８から供
給されるものであるから、補助電源８の出力とし
ても、電源装置全体からみて無視できない大きさ
のものが要求される。また、トランジスタ３のベ
ース・エミツタ間電圧Vbeや補助電源出力電圧
Vcのバラツキを吸収するために抵抗１２が必要
となるが、この抵抗１２に大きなベース電流Ibが
流れるために、ここでの電力損失も無視できな
い。さらに、ドライブ回路７は電源装置の最大出
力時の出力に合わせて設計されるため、出力の小
さい時には無駄な電力損失を生じる。ドライブ回
路７で扱う電力が大きくなると、電流損失が増加
し、部品の電圧電流が大きくなり部品の形状が大
きくなり、装置が大型化する欠点がある。
また、トランジスタ３は、ベース電流Ibが一定
であるから、コレクタ電流Icの少ない時、すなわ
ち出力の小さい時には、オーバ・ドライブとな
り、余剰キヤリアによつてトランジスタ３のスト
レージ・タイムが増加することとなり、スイツチ
ング周波数を高くすることができず、電源トラン
ス１の小型化を図れない欠点がある。
であるから、コレクタ電流Icの少ない時、すなわ
ち出力の小さい時には、オーバ・ドライブとな
り、余剰キヤリアによつてトランジスタ３のスト
レージ・タイムが増加することとなり、スイツチ
ング周波数を高くすることができず、電源トラン
ス１の小型化を図れない欠点がある。
第３図は上記従来例装置の欠点を解決するため
に用いられることのある同じく従来例のCT方式
ドライブ回路である。
に用いられることのある同じく従来例のCT方式
ドライブ回路である。
同図において、カレント・トランス１５の一次
巻線１５1には二つのトランジスタ１６，１７が
接続されており、このトランジスタ１６，１７は
２相パルスでそれぞれ駆動される。また、カレン
ト・トランス１５の二次側は二つの二次巻線１５
２，１５3からなり、二次巻線１５2はトランジス
タ３のベースに接続される。このトランジスタ３
のコレクタは二次巻線１５3を介してトランス１
の一次巻線に接続される。
巻線１５1には二つのトランジスタ１６，１７が
接続されており、このトランジスタ１６，１７は
２相パルスでそれぞれ駆動される。また、カレン
ト・トランス１５の二次側は二つの二次巻線１５
２，１５3からなり、二次巻線１５2はトランジス
タ３のベースに接続される。このトランジスタ３
のコレクタは二次巻線１５3を介してトランス１
の一次巻線に接続される。
このCT方式ドライブ回路では、カレント・ト
ランス１５の一次巻線１５1を第４図ａに示すよ
うな鋸波形の電流でドライブすると、トランジス
タ３のベース電流Ibには、そのコレクタ電流Icの
カレント・トランス１５を通して帰還された電
流、 Ib＝Ic・n3／n2 ただし、n2は二次巻線１５2の巻線数 n3は二次巻線１５3の巻線数 が、第４図ｂに示すような方形波状で流れる。す
なわち、ベース電流Ibにはコレクタ電流Icの一部
が帰還されて流れることとなり、ドライブ回路７
での消費電力を少なくできる。また、ベース電流
Ibはコレクタ電流Icに比例した電流となるので、
巻数比n3／n2を適当に選べば、トランジスタ１の
ストレージ・タイムを少なくしてスイツチング周
波数の高周波化を図れる。
ランス１５の一次巻線１５1を第４図ａに示すよ
うな鋸波形の電流でドライブすると、トランジス
タ３のベース電流Ibには、そのコレクタ電流Icの
カレント・トランス１５を通して帰還された電
流、 Ib＝Ic・n3／n2 ただし、n2は二次巻線１５2の巻線数 n3は二次巻線１５3の巻線数 が、第４図ｂに示すような方形波状で流れる。す
なわち、ベース電流Ibにはコレクタ電流Icの一部
が帰還されて流れることとなり、ドライブ回路７
での消費電力を少なくできる。また、ベース電流
Ibはコレクタ電流Icに比例した電流となるので、
巻数比n3／n2を適当に選べば、トランジスタ１の
ストレージ・タイムを少なくしてスイツチング周
波数の高周波化を図れる。
このようなドライブ回路は電力的に有利な回路
ではあるが、ドライブ回路駆動用に２相のパルス
が必要となるので、回路構成が複雑となり、その
スイツチング周波数を上げることも容易でなく、
また最近普及してきているスイツチング電源用の
制御ICを使用しにくいなどの欠点がある。
ではあるが、ドライブ回路駆動用に２相のパルス
が必要となるので、回路構成が複雑となり、その
スイツチング周波数を上げることも容易でなく、
また最近普及してきているスイツチング電源用の
制御ICを使用しにくいなどの欠点がある。
本発明は上記従来例装置の欠点を解決するため
になされたもので、その目的とするところは、電
源トランス駆動用のスイツチング・トランジスタ
のベース電流を常に最適なものとすることによ
り、このトランジスタのストレージ・タイムを小
さくし、スイツチング周波数を高周波数にして電
源トランスの小型化を図り、また、上記スイツチ
ング・トランジスタにベース電流を供給するドラ
イブ回路の電力損失を少なくして効率を改善し、
これにともない補助電源の小型化を図つた、小
型、高効率、高周波数のスイツチング方式電源装
置を提供することにある。
になされたもので、その目的とするところは、電
源トランス駆動用のスイツチング・トランジスタ
のベース電流を常に最適なものとすることによ
り、このトランジスタのストレージ・タイムを小
さくし、スイツチング周波数を高周波数にして電
源トランスの小型化を図り、また、上記スイツチ
ング・トランジスタにベース電流を供給するドラ
イブ回路の電力損失を少なくして効率を改善し、
これにともない補助電源の小型化を図つた、小
型、高効率、高周波数のスイツチング方式電源装
置を提供することにある。
そして本発明の特徴とするところは、電源トラ
ンスの一次巻線に流れる電流が一次側に流れるカ
レント・トランスと、このカレント・トランスの
二次側電流を上記電源トランスの一次巻線駆動用
の第１スイツチング素子の制御入力に与えるよう
に接続された第２スイツチング素子とを備え、こ
の第２スイツチング素子の制御入力に出力電圧制
御用の可変パルス幅のパルス信号を与えるように
構成されたことにある。
ンスの一次巻線に流れる電流が一次側に流れるカ
レント・トランスと、このカレント・トランスの
二次側電流を上記電源トランスの一次巻線駆動用
の第１スイツチング素子の制御入力に与えるよう
に接続された第２スイツチング素子とを備え、こ
の第２スイツチング素子の制御入力に出力電圧制
御用の可変パルス幅のパルス信号を与えるように
構成されたことにある。
以下、本発明の実施例装置を図面に基づいて説
明する。
明する。
第５図は本発明実施例装置の回路図であり、こ
の回路は第１図中の電源トランス１、スイツチン
グ用のトランジスタ３、ドライブ回路７に相当す
る部分に適用されるものである。
の回路は第１図中の電源トランス１、スイツチン
グ用のトランジスタ３、ドライブ回路７に相当す
る部分に適用されるものである。
同図において、パルス幅制御回路６からの可変
パルス幅のパルス信号はトランジスタ２０のベー
スに入力し、このトランジスタ２０のコレクタは
絶縁用トランス２１の一次巻線を介して補助電源
８の出力電圧Vcに接続する。絶縁トランス２１
の二次巻線は、その一方を抵抗２２を介してトラ
ンジスタ２３のベースに接続し、他方をトランジ
スタ３のベースに直接に接続する。また、トラン
ジスタ３のコレクタはカレント・トランス２４の
一次巻線を介して電源トランス１の一次巻線に接
続する。カレント・トランス２４の二次側は、二
次巻線に流れる電流が、逆流防止用ダイオード２
５、トランジスタ２３のコレクタ・エミツタ間を
介してトランジスタ３のベースに導かれるように
接続する。なお、抵抗２６，２７はバイアス抵抗
である。また、トランジスタ３と２３の両コレク
タ間に接続された抵抗２８は起動用抵抗であり、
トランジスタ３が導通する最初の時だけ電流が流
れる。
パルス幅のパルス信号はトランジスタ２０のベー
スに入力し、このトランジスタ２０のコレクタは
絶縁用トランス２１の一次巻線を介して補助電源
８の出力電圧Vcに接続する。絶縁トランス２１
の二次巻線は、その一方を抵抗２２を介してトラ
ンジスタ２３のベースに接続し、他方をトランジ
スタ３のベースに直接に接続する。また、トラン
ジスタ３のコレクタはカレント・トランス２４の
一次巻線を介して電源トランス１の一次巻線に接
続する。カレント・トランス２４の二次側は、二
次巻線に流れる電流が、逆流防止用ダイオード２
５、トランジスタ２３のコレクタ・エミツタ間を
介してトランジスタ３のベースに導かれるように
接続する。なお、抵抗２６，２７はバイアス抵抗
である。また、トランジスタ３と２３の両コレク
タ間に接続された抵抗２８は起動用抵抗であり、
トランジスタ３が導通する最初の時だけ電流が流
れる。
次に、この実施例装置の動作を説明する。
この装置は従来のCT方式と同様に、トランジ
スタ３のコレクタ電流Icをカレント・トランス２
４を介してベース電流Ibに与えるものであるが、
このトランジスタ３のベース電流Ibのオン・オフ
制御をトランジスタ２３により行うところが従来
と異なる。
スタ３のコレクタ電流Icをカレント・トランス２
４を介してベース電流Ibに与えるものであるが、
このトランジスタ３のベース電流Ibのオン・オフ
制御をトランジスタ２３により行うところが従来
と異なる。
すなわち、パルス幅制御回路６からのパルス信
号はトランジスタ２０、カレント・トランス２１
を介してトランジスタ２３のベースに入力する。
これによりトランジスタ２３が導通すると、正電
源V+から電源トランス１、カレント・トランス
２４、抵抗２８、トランジスタ２３を介してトラ
ンジスタ３のベースにベース電流が流れ、トラン
ジスタ３が導通し、コレクタ電流Icがカレント・
トランス２４の一次巻線に流れる。すると、その
二次巻線に誘起電流が流れ、この電流はダイオー
ド２５、トランジスタ２３のエミツタ・コレクタ
間を介してトランジスタ３のベースに流れ込み、
したがつて、コレクタ電流Icの一部がベース電流
Ibに帰還されることになる。
号はトランジスタ２０、カレント・トランス２１
を介してトランジスタ２３のベースに入力する。
これによりトランジスタ２３が導通すると、正電
源V+から電源トランス１、カレント・トランス
２４、抵抗２８、トランジスタ２３を介してトラ
ンジスタ３のベースにベース電流が流れ、トラン
ジスタ３が導通し、コレクタ電流Icがカレント・
トランス２４の一次巻線に流れる。すると、その
二次巻線に誘起電流が流れ、この電流はダイオー
ド２５、トランジスタ２３のエミツタ・コレクタ
間を介してトランジスタ３のベースに流れ込み、
したがつて、コレクタ電流Icの一部がベース電流
Ibに帰還されることになる。
このようにドライブ回路を構成すると、トラン
ジスタ２３のベース電流Ib′は第２図に示すドラ
イブ回路に比べて十分に小さいので、トランジス
タ２０、トランス２１は小型となり、補助電源８
の出力を小さくできる。また、トランジスタ２０
より前段の回路構成は第２図の従来例装置と同じ
であるから、制御ICの使用も容易である。さら
に、トランジスタ３には、そのコレクタ電流Icに
応じて常に適正なベース電流Ibを供給できるの
で、余剰キヤリアが十分に少なくなつてそのスト
レージ・タイムが小さくなり、トランジスタ２３
の動作速度を配慮すれば、スイツチング周波数を
上昇させることができる。
ジスタ２３のベース電流Ib′は第２図に示すドラ
イブ回路に比べて十分に小さいので、トランジス
タ２０、トランス２１は小型となり、補助電源８
の出力を小さくできる。また、トランジスタ２０
より前段の回路構成は第２図の従来例装置と同じ
であるから、制御ICの使用も容易である。さら
に、トランジスタ３には、そのコレクタ電流Icに
応じて常に適正なベース電流Ibを供給できるの
で、余剰キヤリアが十分に少なくなつてそのスト
レージ・タイムが小さくなり、トランジスタ２３
の動作速度を配慮すれば、スイツチング周波数を
上昇させることができる。
第６図および第７図は本発明電源装置の応用例
を示す回路図であり、この応用例回路はトランジ
スタ３のストレージ・タイムをさらに改善するた
めに余剰キヤリアを抜く回路を付加したものであ
る。
を示す回路図であり、この応用例回路はトランジ
スタ３のストレージ・タイムをさらに改善するた
めに余剰キヤリアを抜く回路を付加したものであ
る。
第６図の回路では、第５図中のトランス２１を
二次巻線が二つのトランス２１′に変更し、その
一方の二次巻線側をトランジスタ３のベース・エ
ミツタ間に接続することにより、オフ時の逆極性
でトランジスタ３の余剰キヤリアを抜くとともも
に、オン時にはこの巻線による電圧でトランジス
タ３の起動を行つており、起動用抵抗２８は省略
されている。
二次巻線が二つのトランス２１′に変更し、その
一方の二次巻線側をトランジスタ３のベース・エ
ミツタ間に接続することにより、オフ時の逆極性
でトランジスタ３の余剰キヤリアを抜くとともも
に、オン時にはこの巻線による電圧でトランジス
タ３の起動を行つており、起動用抵抗２８は省略
されている。
また、第７図の回路では、第５図の回路中のト
ランス２１の二次巻線に、抵抗３０を介してトラ
ンジスタ３１のベースを接続し、トランジスタ３
１のエミツタ・コレクタ間をトランジスタ３のベ
ース・エミツタ間に接続するように構成してあ
り、このトランジスタ３１によりトランジスタ３
のベースから余剰キヤリアを抜いている。
ランス２１の二次巻線に、抵抗３０を介してトラ
ンジスタ３１のベースを接続し、トランジスタ３
１のエミツタ・コレクタ間をトランジスタ３のベ
ース・エミツタ間に接続するように構成してあ
り、このトランジスタ３１によりトランジスタ３
のベースから余剰キヤリアを抜いている。
以上に説明したように、本発明によれば、電源
トランス駆動用のスイツチング・トランジスタの
ベース電流をそのコレクタ電流に応じた最適なも
のに保つことができ、これによりスイツチング・
トランジスタのストレージ・タイムを小さくして
スイツチング周波数を高くし、電源トランスの小
型化を図ることができる。また、スイツチング・
トランジスタのオン・オフ制御を別のトランジス
タで行うことによりドライブ回路の電力損失を少
なくして効率を改善し、使用部品の小型化を図れ
る。これにともない、補助電源の出力を小さくし
て小型化することもできる。また、本発明装置は
従来のCT方式のように２相パルスを使用しない
ので、回路構成が簡単となり、制御ICの使用も
容易である。このように、本発明は小型、高効率
のスイツチング方式電源装置を実現するものであ
る。
トランス駆動用のスイツチング・トランジスタの
ベース電流をそのコレクタ電流に応じた最適なも
のに保つことができ、これによりスイツチング・
トランジスタのストレージ・タイムを小さくして
スイツチング周波数を高くし、電源トランスの小
型化を図ることができる。また、スイツチング・
トランジスタのオン・オフ制御を別のトランジス
タで行うことによりドライブ回路の電力損失を少
なくして効率を改善し、使用部品の小型化を図れ
る。これにともない、補助電源の出力を小さくし
て小型化することもできる。また、本発明装置は
従来のCT方式のように２相パルスを使用しない
ので、回路構成が簡単となり、制御ICの使用も
容易である。このように、本発明は小型、高効率
のスイツチング方式電源装置を実現するものであ
る。
第１図は従来例のスイツチング方式電源装置の
基本部分のブロツク構成図。第２図は第１図中の
要部部分の回路図。第３図は従来例のCT方式に
よる電源装置のドライブ回路の回路図。第４図は
第３図中の一次巻線n1電流およびベース電流Ibの
波形図。第５図は本発明実施例装置の回路図。第
６図、第７図は本発明装置の応用例を示す回路
図。 １…電源トランス、２…直流電源、３…トラン
ジスタ、４…整流平滑回路、６…パルス幅制御回
路、７…ドライブ回路、２３…トランジスタ、２
４…カレント・トランス。
基本部分のブロツク構成図。第２図は第１図中の
要部部分の回路図。第３図は従来例のCT方式に
よる電源装置のドライブ回路の回路図。第４図は
第３図中の一次巻線n1電流およびベース電流Ibの
波形図。第５図は本発明実施例装置の回路図。第
６図、第７図は本発明装置の応用例を示す回路
図。 １…電源トランス、２…直流電源、３…トラン
ジスタ、４…整流平滑回路、６…パルス幅制御回
路、７…ドライブ回路、２３…トランジスタ、２
４…カレント・トランス。
Claims (1)
- 【特許請求の範囲】 １ 電源トランス１を備え、この電源トランスの
一次巻線側に直流電源と第１のスイツチング素子
３とが直列に接続され、この電源トランスの二次
巻線側に整流平滑回路が接続され、この整流平滑
回路の出力電圧に対応した可変パルス幅のパルス
信号が発生され、このパルス信号に応じて上記第
１のスイツチング素子の開閉制御が行われる構成
のスイツチング方式電源装置において、 上記電源トランス１の一次巻線に一次巻線が直
列に接続されたカレント・トランス２４と、 出力が上記第１のスイツチング素子３の制御入
力に接続された第２のスイツチング素子２３と、 この第２のスイツチング素子の制御入力に上記
可変パルス幅のパルス信号を与える回路と、 上記第２のスイツチング素子の動作直流電流を
上記カレント・トランスの二次巻線から供給する
ダイオード２５と、 を備えたことを特徴とするスイツチング方式電源
装置。 ２ 上記第１のスイツチング素子および上記第２
のスイツチング素子がそれぞれトランジスタであ
り、その制御入力がベース入力であることを特徴
とする特許請求の範囲第１項に記載のスイツチン
グ方式電源装置。 ３ 第１のスイツチング素子が開放状態にあると
きその制御電極の蓄積電荷を放電する極性の電圧
をその制御電極に与える手段を備えた特許請求の
範囲第１項に記載のスイツチング方式電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20999482A JPS59103569A (ja) | 1982-11-30 | 1982-11-30 | スイツチング方式電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20999482A JPS59103569A (ja) | 1982-11-30 | 1982-11-30 | スイツチング方式電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103569A JPS59103569A (ja) | 1984-06-15 |
| JPH028548B2 true JPH028548B2 (ja) | 1990-02-26 |
Family
ID=16582094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20999482A Granted JPS59103569A (ja) | 1982-11-30 | 1982-11-30 | スイツチング方式電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103569A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5970181A (ja) * | 1982-10-15 | 1984-04-20 | Fujitsu Ltd | 大電流高速スイツチ駆動回路 |
-
1982
- 1982-11-30 JP JP20999482A patent/JPS59103569A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59103569A (ja) | 1984-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236196A (en) | Switching regulator | |
| JPH04368469A (ja) | スイッチング電源 | |
| US4481431A (en) | Circuit for driving a switching transistor | |
| JPH028548B2 (ja) | ||
| JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
| JPH0311574B2 (ja) | ||
| US4602323A (en) | Single-ended transformer drive circuit | |
| JP2797599B2 (ja) | スイッチング電源装置 | |
| JPS6040217B2 (ja) | 半導体スイッチ素子の駆動回路 | |
| JPS58130787A (ja) | 直流モ−タ | |
| JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
| JPS642556Y2 (ja) | ||
| JP2867676B2 (ja) | 同期整流回路 | |
| JPH0715213Y2 (ja) | スイッチングトランジスタの駆動回路 | |
| JP2550325B2 (ja) | 電源装置 | |
| JP3269413B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH0619325Y2 (ja) | スイッチング電源回路 | |
| US4024450A (en) | Power transistor switching circuit | |
| JPH0145265Y2 (ja) | ||
| JPH0231911Y2 (ja) | ||
| JPS5838800Y2 (ja) | パルス幅変調電源回路 | |
| JPH0683043B2 (ja) | スイツチング回路 | |
| SU1541723A1 (ru) | Устройство дл управлени силовым транзисторным ключом | |
| JPS631592Y2 (ja) | ||
| JPS6361870B2 (ja) |