JPH0287516A - 電子線描画装置の位置制御方法 - Google Patents
電子線描画装置の位置制御方法Info
- Publication number
- JPH0287516A JPH0287516A JP63240003A JP24000388A JPH0287516A JP H0287516 A JPH0287516 A JP H0287516A JP 63240003 A JP63240003 A JP 63240003A JP 24000388 A JP24000388 A JP 24000388A JP H0287516 A JPH0287516 A JP H0287516A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- error
- field
- amount
- beam lithography
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明はＰＥＰプロセスに関するもので、半導体ウェ
ハーのパターンニング工程において特に電子線描画を行
う時に、前工程で形成された位置合せマークを用い、半
導体ウェハーの位置合せを行なう際の方法に関するもの
である。
ハーのパターンニング工程において特に電子線描画を行
う時に、前工程で形成された位置合せマークを用い、半
導体ウェハーの位置合せを行なう際の方法に関するもの
である。
（従来技術）
（１）通常、半導体ウェハーのパターンニング工程は、
第３図に示すように、他の露光装置を併用し電子線描画
装置を用いて、ラフ・パターンと微細なパターンの二段
階に分けて、特に微細な部分のパターンは電子線描画装
置を使用してパターン形成が行われることが多い。そし
て、さらに粗大な処理領域Ｓを他の露光装置で処理して
いく。このとき電子線描画装置は、その構造上、電子線
を偏向して描画できる小領域（以下、フィールドＳ２と
いう）が限られている。そのため、第４図に示すように
ウェハーにパターン描画を施そうとするときは、フィー
ルドＳ２ごとに区切って何回かに分けて全体を処理する
必要がある。（第４図ではＮｏｌ〜Ｎｏ２５の各フィー
ルドＳ２には全て同様の位置合せマークが入っている）
この時全てのフィールドＳ２のステージについて、その
つど位置合せを行なった後電子線装置で描画処理をする
という手順を踏むため、非常に動作、工程を複雑にして
おり、生産効率の点などから考えて問題がある。
第３図に示すように、他の露光装置を併用し電子線描画
装置を用いて、ラフ・パターンと微細なパターンの二段
階に分けて、特に微細な部分のパターンは電子線描画装
置を使用してパターン形成が行われることが多い。そし
て、さらに粗大な処理領域Ｓを他の露光装置で処理して
いく。このとき電子線描画装置は、その構造上、電子線
を偏向して描画できる小領域（以下、フィールドＳ２と
いう）が限られている。そのため、第４図に示すように
ウェハーにパターン描画を施そうとするときは、フィー
ルドＳ２ごとに区切って何回かに分けて全体を処理する
必要がある。（第４図ではＮｏｌ〜Ｎｏ２５の各フィー
ルドＳ２には全て同様の位置合せマークが入っている）
この時全てのフィールドＳ２のステージについて、その
つど位置合せを行なった後電子線装置で描画処理をする
という手順を踏むため、非常に動作、工程を複雑にして
おり、生産効率の点などから考えて問題がある。
（２）これに対し、もう一つの従来技術として、各フィ
ールドＳ２ごとに位置整合を行うかわりに、処理領域Ｓ
について最初の１回目のフィールドＳ２だけ位置整合を
行い、その後はステージ移動のみで描画をする動作を処
理領域Ｓごとに繰返す方法が用いられる。これによれば
、位置合せ時間やそのための動作の繁雑さは、従来技術
（１）に比べずっと少なくてすむ。
ールドＳ２ごとに位置整合を行うかわりに、処理領域Ｓ
について最初の１回目のフィールドＳ２だけ位置整合を
行い、その後はステージ移動のみで描画をする動作を処
理領域Ｓごとに繰返す方法が用いられる。これによれば
、位置合せ時間やそのための動作の繁雑さは、従来技術
（１）に比べずっと少なくてすむ。
（発明が解決しようとする課題）
上記従来の技術による合せマークの検出では、従来技術
（１）の場合は、電子線描画装置はスポット・ビーム方
式、可変形成ビーム方式などあるが、その電子線偏向は
最大でも２〜ｂ このため電子線偏向フィールドを２ ｍｉ＋Ｘ ２ ｍ
ｍとするとｌＯｍｍＸ １０ａ＋ｍエリアを描画する場
合、位置合せ回数は第４図で示すように２５回もの回数
を必要とし、工程が複雑になり工程時間を長期化させ、
歩留りの低下の原因を増加させる問題がある。
（１）の場合は、電子線描画装置はスポット・ビーム方
式、可変形成ビーム方式などあるが、その電子線偏向は
最大でも２〜ｂ このため電子線偏向フィールドを２ ｍｉ＋Ｘ ２ ｍ
ｍとするとｌＯｍｍＸ １０ａ＋ｍエリアを描画する場
合、位置合せ回数は第４図で示すように２５回もの回数
を必要とし、工程が複雑になり工程時間を長期化させ、
歩留りの低下の原因を増加させる問題がある。
一方従来技術（２）の場合は、処理領域Ｓの最初のフィ
ールドＳ２について位置合せを１回行い、他のフィール
ドについては位置合せを行なわずステージ移動のみで各
領域描画を行うので、位置合せにより工程が複雑化長期
化することはない。
ールドＳ２について位置合せを１回行い、他のフィール
ドについては位置合せを行なわずステージ移動のみで各
領域描画を行うので、位置合せにより工程が複雑化長期
化することはない。
しかし、位置合せマークを形成するためバターニングす
る装置であるアライナ−のレンズが像歪みの大きい装置
であると、第５（ａ）図に示すように、端の領域（Ｎｏ
ｌの所）の位置合せマークを使って位置合せを行なった
場合、位置合せマークの誤差（士０．１５μｍ以内と考
える）を含んだまま他のフィールドＳ２も描画してしま
うという問題があった。
る装置であるアライナ−のレンズが像歪みの大きい装置
であると、第５（ａ）図に示すように、端の領域（Ｎｏ
ｌの所）の位置合せマークを使って位置合せを行なった
場合、位置合せマークの誤差（士０．１５μｍ以内と考
える）を含んだまま他のフィールドＳ２も描画してしま
うという問題があった。
処理領域Ｓについて、最初のフィールドＳ２においての
み位置合せを行なうと、特に他の露光装置であるステッ
パーのレンズ歪み（第５（ｂ）図）を含んだ位置合せマ
ークに対して、位置補正を正確に行なえない。なぜなら
ば、レンズ歪みは、その性質上１つのフィールド上に同
様な誤差を生じることはなく、端に大き（、中央に小さ
い誤差を生じるが、このような誤差の修正は、最初のフ
ィルドの１回の位置合せたけでは補正することができな
い。
み位置合せを行なうと、特に他の露光装置であるステッ
パーのレンズ歪み（第５（ｂ）図）を含んだ位置合せマ
ークに対して、位置補正を正確に行なえない。なぜなら
ば、レンズ歪みは、その性質上１つのフィールド上に同
様な誤差を生じることはなく、端に大き（、中央に小さ
い誤差を生じるが、このような誤差の修正は、最初のフ
ィルドの１回の位置合せたけでは補正することができな
い。
ところで、パターンニング工程の生産効率を向上させる
ためには、ウェハー内での位置・合せマク検出回数を減
らす方法がある。つまり、位置合せ検出方法を前記従来
技術（１）より前記従来技術（２）に変更することであ
る。しかし、（２）の方法を用いた場合、ステッパーに
より位置合せマークを形成していると、第５（ｂ）図の
右に示すような歪みが生じ、処理領域Ｓの周辺に行くほ
ど、大きく歪んでいる。
ためには、ウェハー内での位置・合せマク検出回数を減
らす方法がある。つまり、位置合せ検出方法を前記従来
技術（１）より前記従来技術（２）に変更することであ
る。しかし、（２）の方法を用いた場合、ステッパーに
より位置合せマークを形成していると、第５（ｂ）図の
右に示すような歪みが生じ、処理領域Ｓの周辺に行くほ
ど、大きく歪んでいる。
パターンニング工程において、半導体装置自体の高精密
化にともない高精度の位置合せが要求されつつあり、ア
ライナ−等のレンズ歪み誤差を含む位置読み込みエラー
は大きな問題となり、従来技術（２）の位置合せ方法で
は、このような誤差に対して位置合せを行なえないとい
う問題がある。
化にともない高精度の位置合せが要求されつつあり、ア
ライナ−等のレンズ歪み誤差を含む位置読み込みエラー
は大きな問題となり、従来技術（２）の位置合せ方法で
は、このような誤差に対して位置合せを行なえないとい
う問題がある。
また、アライナ−のレンズ歪み以外にも、投映式の露光
装置などにウェハーとマスクについてそれぞれのモータ
ーが同速度で同方向に移動する場合に生じるような、時
間に比例した位置誤差の変化率を持つようなウェハーの
位置の誤差に対する位置制御に対しては、従来技術（２
）による制御方法では対応しきれないという問題がある
。
装置などにウェハーとマスクについてそれぞれのモータ
ーが同速度で同方向に移動する場合に生じるような、時
間に比例した位置誤差の変化率を持つようなウェハーの
位置の誤差に対する位置制御に対しては、従来技術（２
）による制御方法では対応しきれないという問題がある
。
パターンニング工程において、従来技術（１）から従来
技術（２）に変更し、位置合せ回数を減少させると、工
程が簡潔になり、作業時間の減少、歩留り低下の原因の
除去などに効果がある。しかし、ステッパーのレンズ歪
みを原因とした位置合せ誤差のように、同一の処理領域
Ｓ内のそれぞれのフィールドＳ２でのその誤差量が同一
でなく、ある法則性を持ってその誤差量が変化していく
場合、従来技術（２）のような制御方法では対応しきれ
ない問題があった。
技術（２）に変更し、位置合せ回数を減少させると、工
程が簡潔になり、作業時間の減少、歩留り低下の原因の
除去などに効果がある。しかし、ステッパーのレンズ歪
みを原因とした位置合せ誤差のように、同一の処理領域
Ｓ内のそれぞれのフィールドＳ２でのその誤差量が同一
でなく、ある法則性を持ってその誤差量が変化していく
場合、従来技術（２）のような制御方法では対応しきれ
ない問題があった。
この発明は、上記従来技術の問題点を解決して位置補正
をする電子線露光方法を提供することを目的とする。
をする電子線露光方法を提供することを目的とする。
（課題を解決するための手段およびその作用）この発明
の方法は、処理領域Ｓにおいて１つ以上のフィールドＳ
２について位置誤差検出を行ない、これら検出された位
置誤差をマイクロ・コンピュータ等により計数処理する
ことで、その位置誤差量の変化率を算出する。次にその
変化率により位置誤差の検出を行なわなかったフィール
ドにおける位置誤差をマイクロ・コンピュータの計数処
理により予７１１１１シ、その子１ｊｌｌ＋された位置
誤差に基ずいて電子線描画装置における半導体ウェハー
の位置合せを行なう。このとき、その予測された位置誤
差量に基づき電子線の通常の偏向量を増減することで、
ウェハーの位置の補正を行なうものとする。
の方法は、処理領域Ｓにおいて１つ以上のフィールドＳ
２について位置誤差検出を行ない、これら検出された位
置誤差をマイクロ・コンピュータ等により計数処理する
ことで、その位置誤差量の変化率を算出する。次にその
変化率により位置誤差の検出を行なわなかったフィール
ドにおける位置誤差をマイクロ・コンピュータの計数処
理により予７１１１１シ、その子１ｊｌｌ＋された位置
誤差に基ずいて電子線描画装置における半導体ウェハー
の位置合せを行なう。このとき、その予測された位置誤
差量に基づき電子線の通常の偏向量を増減することで、
ウェハーの位置の補正を行なうものとする。
すなわちこの発明の方法では、前記処理領域Ｓ内の１つ
以上の任意のフィールドＳ２について位置合せ誤差の検
出を行ない、その結果検出された誤差量のデータをマイ
クロ・コンピュータ等により計数処理して、その位置誤
差量の変化について法則性を見出だす。例えばこの法則
性がレンズ歪みによる位置誤差に依存するものであれば
、レンズの歪み率を算出することで他のフィールドＳ２
についての位置合せ誤１ ｆｆｉを予測しうる。また、
投映式の露光装置などにおいてウェハーとマスクのそれ
ぞれのモーターが同速度で同方向に移動する場合に生じ
る誤差のように、時間に比例した位置誤差の変化率を持
つウェハーの位置誤差に対する位置制御に対しても、マ
イクロ・コンピュータにより位置誤差量の変化量を時間
の関数と考えて処理すれば、任意のフィールドの位置誤
差を予ｆｌｌｌＪすることができる。
以上の任意のフィールドＳ２について位置合せ誤差の検
出を行ない、その結果検出された誤差量のデータをマイ
クロ・コンピュータ等により計数処理して、その位置誤
差量の変化について法則性を見出だす。例えばこの法則
性がレンズ歪みによる位置誤差に依存するものであれば
、レンズの歪み率を算出することで他のフィールドＳ２
についての位置合せ誤１ ｆｆｉを予測しうる。また、
投映式の露光装置などにおいてウェハーとマスクのそれ
ぞれのモーターが同速度で同方向に移動する場合に生じ
る誤差のように、時間に比例した位置誤差の変化率を持
つウェハーの位置誤差に対する位置制御に対しても、マ
イクロ・コンピュータにより位置誤差量の変化量を時間
の関数と考えて処理すれば、任意のフィールドの位置誤
差を予ｆｌｌｌＪすることができる。
その他、何らかの法則性を持つ位置誤差量の変化に対し
ても、適当なフィールドについて適当回数の位置誤差量
を検出し、このデータをマイクロ・コンピュータで計数
処理することで法則性を算出し、位置検出しなかったフ
ィールドＳ２の位置誤差をも予ｆｉｐ＋、算出して適量
の位置制御を行なうものである。
ても、適当なフィールドについて適当回数の位置誤差量
を検出し、このデータをマイクロ・コンピュータで計数
処理することで法則性を算出し、位置検出しなかったフ
ィールドＳ２の位置誤差をも予ｆｉｐ＋、算出して適量
の位置制御を行なうものである。
この方法の発明を実施するための電子線描画装置の構成
を、第２図面の簡単な説明する。操作パネル１２は、マ
イクロ・コンピュータ・システム１０に接続される。さ
らにマイクロ・コンピュータ・システムＩＯから、電子
線１６を発射させる信号、電子線偏向制御用電磁コイル
■８を駆動させる信号等が電子線描画装置２６に与えら
れ、この装置２６に内装された位置制御用マーク検出セ
ンサー２ｏからの信号等がセンス・アンプ１４を介して
マイクロ・コンピュータ・システム１０にフィード−バ
ックされる構成となっている。また、電子線描画装置２
Ｂは、前述したものの他に、半導体ウェハー２２を装着
するための半導体ウェハー用ステージ２４等から構成さ
れている。
を、第２図面の簡単な説明する。操作パネル１２は、マ
イクロ・コンピュータ・システム１０に接続される。さ
らにマイクロ・コンピュータ・システムＩＯから、電子
線１６を発射させる信号、電子線偏向制御用電磁コイル
■８を駆動させる信号等が電子線描画装置２６に与えら
れ、この装置２６に内装された位置制御用マーク検出セ
ンサー２ｏからの信号等がセンス・アンプ１４を介して
マイクロ・コンピュータ・システム１０にフィード−バ
ックされる構成となっている。また、電子線描画装置２
Ｂは、前述したものの他に、半導体ウェハー２２を装着
するための半導体ウェハー用ステージ２４等から構成さ
れている。
以上の構成により、主に操作パネル１２とセンス・アン
プ１４を経た位置整合用マーク検出センサー２０とから
の信号をマイクロ・コンピューター・システム１０で受
けて適当に処理することにより、適当と思われる位置制
御を電子線偏向制御用フィル１８により行ないつつ、ス
テージ２４上の半導体ウェハー２２の面にパターニング
を行なっていく。
プ１４を経た位置整合用マーク検出センサー２０とから
の信号をマイクロ・コンピューター・システム１０で受
けて適当に処理することにより、適当と思われる位置制
御を電子線偏向制御用フィル１８により行ないつつ、ス
テージ２４上の半導体ウェハー２２の面にパターニング
を行なっていく。
この発明の一実施例に係る方法は、第２図の構成によっ
て、その概略を第１図に示すゼネラル・フローチャート
に従い実施される。
て、その概略を第１図に示すゼネラル・フローチャート
に従い実施される。
この方法の発明では、処理領域Ｓであるステッパ１シヨ
ツト内をフィールドＳ２ごとに分割し、その中から任意
のフィールドＳ２を選び、そのフィールドＳ２にて位置
合せ誤差、歪み誤差を測定し、ステッパー１シヨツト内
の位置誤差をマツプ化する。そしてそのマツプに従いス
テージ移動することで、（ａ）位置合せマーク検出回数
を減らす、（ｂ）ステッパーの持つ歪みによる設計寸法
との誤差を補正するという効果を生じる。
ツト内をフィールドＳ２ごとに分割し、その中から任意
のフィールドＳ２を選び、そのフィールドＳ２にて位置
合せ誤差、歪み誤差を測定し、ステッパー１シヨツト内
の位置誤差をマツプ化する。そしてそのマツプに従いス
テージ移動することで、（ａ）位置合せマーク検出回数
を減らす、（ｂ）ステッパーの持つ歪みによる設計寸法
との誤差を補正するという効果を生じる。
まず、露光装置であるステッパーを用い位置合せ用マー
クをバターニングする。あらかじめ位置合せマークは任
意のフィールドに形成されている。
クをバターニングする。あらかじめ位置合せマークは任
意のフィールドに形成されている。
これを第６図に示す。第６図では、ステッパー１シヨツ
ト１００００ μｍ Ｘ １００００ μｍとして、電
子線描画フィールドを１００００μｍＸｌ００００μｍ
とじた場合、ｌ０ＸＩロフイールドある。この中より９
フイールドについてＮｏ１〜９に順次位置合せマーク検
出を行う。それぞれ１００００ ｕ ｍ Ｘ １０００
０ ｕ ｍ内で、設計寸法と比較した実際のマークの位
置誤差を調べ、第７図に示すように、■そのフィールド
自体の歪みを自動的に計算する。次に、■９か所のフィ
ールドでの歪みデータにより、ステッパー１シヨツト内
の領域で破線のような総合歪みパターンを計算して予想
する。これを第６図に示す。
ト１００００ μｍ Ｘ １００００ μｍとして、電
子線描画フィールドを１００００μｍＸｌ００００μｍ
とじた場合、ｌ０ＸＩロフイールドある。この中より９
フイールドについてＮｏ１〜９に順次位置合せマーク検
出を行う。それぞれ１００００ ｕ ｍ Ｘ １０００
０ ｕ ｍ内で、設計寸法と比較した実際のマークの位
置誤差を調べ、第７図に示すように、■そのフィールド
自体の歪みを自動的に計算する。次に、■９か所のフィ
ールドでの歪みデータにより、ステッパー１シヨツト内
の領域で破線のような総合歪みパターンを計算して予想
する。これを第６図に示す。
５ＴＩ４での誤差量にもとすいて法則性をもった一般式
を５ＴｌＢで設定し、これに誤差量を求めるべき点のＸ
、Ｙ座標を代入して、位置誤差量を求める。
を５ＴｌＢで設定し、これに誤差量を求めるべき点のＸ
、Ｙ座標を代入して、位置誤差量を求める。
■最後に■で求められた位置誤差量を各フィールドにフ
ィードバックして、描画フィールドごとに、位置誤差、
歪み誤差量を補正し、描画する。
ィードバックして、描画フィールドごとに、位置誤差、
歪み誤差量を補正し、描画する。
現在、電子線描画装置のステージ系の位置検出はレーザ
ー光源を用い、分解能０．００５μｍ程度でおこなって
る。このため、ステージ系の移動精度は±０，０５μｍ
以内と考えられる。比較データとして、位置合せマーク
、誤差検出パターン（バーニヤ主尺）を電子線描画でパ
ターニングして、それに電子線描画装置で再度位置合せ
を各フィールドで行った時の位置合せ精度は、Ｘ≦０．
００８μｍ１３σ≦０．０６μｍであった。
ー光源を用い、分解能０．００５μｍ程度でおこなって
る。このため、ステージ系の移動精度は±０，０５μｍ
以内と考えられる。比較データとして、位置合せマーク
、誤差検出パターン（バーニヤ主尺）を電子線描画でパ
ターニングして、それに電子線描画装置で再度位置合せ
を各フィールドで行った時の位置合せ精度は、Ｘ≦０．
００８μｍ１３σ≦０．０６μｍであった。
従来技術（２）では、第８図の左上のフィールド内位置
合せマークを使用し、実施した結果、第９（ａ）図又は
第９（ｂ）図で示すようにＸ方向（横軸方向）に誤差量
が０〜０．１５μｍとバラツキがある。
合せマークを使用し、実施した結果、第９（ａ）図又は
第９（ｂ）図で示すようにＸ方向（横軸方向）に誤差量
が０〜０．１５μｍとバラツキがある。
当譲発明では、第８図で示すように、フィールド内斜線
に示すエリア９か所を用い、設計寸法位置上のマーク座
標と、ウェハー上の位置合せマーク座標との誤差量から
９フイールドそれぞれの歪みをコンピュータで計算し、
ステッパー自体の歪み率を算出する。次に各フィールド
ごとに歪み補正をして描画した結果、各フィールドでの
誤差口は平均値（Ｘ）、バラツキ（３σ）ともに従来技
術（２）の場合よりも向上した。（Ｘ −−０，００９
μｍ程度） ３インチウェハーで実１１１１ Ｌだ位置合せマーク検
出トータル時間（ウェハー内３９ショット）は、従来技
術（１） 約７０ｍ１ｎ 従来技術（２） ２ｒａｉｎ当該発明
２０ｍ１ｎ と、この発明は従来技術（２）によりも１８ｍ１ｎ程度
長くなるが、描画時間約１２０ｍ１ｎと比べるとトータ
ルで製造効率は良くなる。
に示すエリア９か所を用い、設計寸法位置上のマーク座
標と、ウェハー上の位置合せマーク座標との誤差量から
９フイールドそれぞれの歪みをコンピュータで計算し、
ステッパー自体の歪み率を算出する。次に各フィールド
ごとに歪み補正をして描画した結果、各フィールドでの
誤差口は平均値（Ｘ）、バラツキ（３σ）ともに従来技
術（２）の場合よりも向上した。（Ｘ −−０，００９
μｍ程度） ３インチウェハーで実１１１１ Ｌだ位置合せマーク検
出トータル時間（ウェハー内３９ショット）は、従来技
術（１） 約７０ｍ１ｎ 従来技術（２） ２ｒａｉｎ当該発明
２０ｍ１ｎ と、この発明は従来技術（２）によりも１８ｍ１ｎ程度
長くなるが、描画時間約１２０ｍ１ｎと比べるとトータ
ルで製造効率は良くなる。
この発明の方法では、前記処理領域Ｓ内の１つ以上の任
意のフィールドＳ２について位置合せ誤差の検出を行な
い、その結果検出された誤差量のデータをマイクロ・コ
ンピュータ等により計数処理して、その位置誤差量の変
化について法則性を見出だす。この法則性から他のフィ
ールドＳ２についての位置合せ誤差量を予Ｗｌできる。
意のフィールドＳ２について位置合せ誤差の検出を行な
い、その結果検出された誤差量のデータをマイクロ・コ
ンピュータ等により計数処理して、その位置誤差量の変
化について法則性を見出だす。この法則性から他のフィ
ールドＳ２についての位置合せ誤差量を予Ｗｌできる。
また、時間に比例した位置誤差の変化率を持つウェハー
の位置誤差に対する位置制御に対しても、マイクロ・コ
ンピュータ等により位置誤差量の変化量を時間の関数と
考えて処理すれば、任意のフィールドの位置誤差を予測
することができる。
の位置誤差に対する位置制御に対しても、マイクロ・コ
ンピュータ等により位置誤差量の変化量を時間の関数と
考えて処理すれば、任意のフィールドの位置誤差を予測
することができる。
このように何らかの法則性を持つ位置誤差量の変化に対
して、適当なフィールドについて適当回数の位置誤差量
を検出し、このデータをマイクロ・コンピュータで計数
処理することで法則性を算出し、位置検出しなかったフ
ィールドＳ２の位置誤差をも予１４１１Ｊ 、算出する
ことで適量の位置制御を行なうことができる。
して、適当なフィールドについて適当回数の位置誤差量
を検出し、このデータをマイクロ・コンピュータで計数
処理することで法則性を算出し、位置検出しなかったフ
ィールドＳ２の位置誤差をも予１４１１Ｊ 、算出する
ことで適量の位置制御を行なうことができる。
第１図は、この発明の一実施例に係る方法を示すコンピ
ュータのゼネラル・フローチャート、第２図は、この発
明の一実施例に係る方法を実施する電子線描画装置のブ
ロック・ダイヤグラム、第３図は、複数の処理領域Ｓで
構成された半導体ウェハーの平面図、第４図は、従来技
術により電子描画される、フィールドＳ２ごとに区切ら
れた処理領域Ｓを示した平面図、第５ （ａ）、（ｂ）
図は、他の従来技術により電子描画される、フィールド
Ｓ２ごとに区切られた処理領域Ｓを示した平面図、第６
図は、処理領域Ｓに生じた歪み誤差を示す平面図、第７
図は、第６図での位置合せマーク検出を行ったフィール
ドでの歪み誤差示す平面図、第７図は、第６図での位置
合せマーク検出を行ったフィールドでの歪み誤差を示し
たモデルの平面図、第８図は、上記他の従来技術での各
フィールドの位置合せ誤差を示す平面図、第９ （ａ）
、（ｂ）図は、上記他の従来技術での位置合せ誤差量（
Ｘ、Ｙ両方向）を示したヒストグラムである。 １０・・・マイクロφコンピュータ・システム、■２・
・・操作パネル、１４・・・センス・アンプ、１Ｂ・・
・電子線、１８・・・電子線制御用コイル、２０・・・
位置整合用マーク検出センサー、２２・・・半導体ウェ
ハー、２４・・・半導体ウェハー用ステージ、２６・・
・電子線描画装置出願人代理人 代理人 鈴江武彦 第３図 第１図 第４図 （ａ） １０ｍｍ ０１μｍ７’［ 第 図 第 図 （ｂ） ｆＪｏ、１μｍ ステ・・ノハーレン久゛ゑ 第 図
ュータのゼネラル・フローチャート、第２図は、この発
明の一実施例に係る方法を実施する電子線描画装置のブ
ロック・ダイヤグラム、第３図は、複数の処理領域Ｓで
構成された半導体ウェハーの平面図、第４図は、従来技
術により電子描画される、フィールドＳ２ごとに区切ら
れた処理領域Ｓを示した平面図、第５ （ａ）、（ｂ）
図は、他の従来技術により電子描画される、フィールド
Ｓ２ごとに区切られた処理領域Ｓを示した平面図、第６
図は、処理領域Ｓに生じた歪み誤差を示す平面図、第７
図は、第６図での位置合せマーク検出を行ったフィール
ドでの歪み誤差示す平面図、第７図は、第６図での位置
合せマーク検出を行ったフィールドでの歪み誤差を示し
たモデルの平面図、第８図は、上記他の従来技術での各
フィールドの位置合せ誤差を示す平面図、第９ （ａ）
、（ｂ）図は、上記他の従来技術での位置合せ誤差量（
Ｘ、Ｙ両方向）を示したヒストグラムである。 １０・・・マイクロφコンピュータ・システム、■２・
・・操作パネル、１４・・・センス・アンプ、１Ｂ・・
・電子線、１８・・・電子線制御用コイル、２０・・・
位置整合用マーク検出センサー、２２・・・半導体ウェ
ハー、２４・・・半導体ウェハー用ステージ、２６・・
・電子線描画装置出願人代理人 代理人 鈴江武彦 第３図 第１図 第４図 （ａ） １０ｍｍ ０１μｍ７’［ 第 図 第 図 （ｂ） ｆＪｏ、１μｍ ステ・・ノハーレン久゛ゑ 第 図
Claims (4)
- （１）一種類以上の他の露光装置を併用して電子線描画
装置により行なう半導体ウェハーのパターンニング工程
において、前記他の露光装置による処理領域内を前記電
子線描画装置の電子線の偏向可能領域である小領域に分
割し、前記半導体ウェハーの位置合せを目的として１個
以上の前記小領域に１個以上の位置整合用マークを形成
し、前記電子線で前記位置整合用マークを各小領域で走
査ることで各小領域ごとの位置整合用マークの間隔を計
測し、その設計値との誤差量を記憶し、記憶した前記誤
差量により前記位置整合用マークの誤差量の変化率を算
出し、前記算出された変化率により予測された前記各小
領域での誤差量を予測し、この予測された誤差量に基づ
き位置補正をすることを特徴とする前記電子線描画装置
の電子線露光方法。 - （２）前記位置補正は、前記各小領域での前記予測され
た誤差量に基づいて、前記電子線描画装置の前記電子線
の偏向量を増減することで行なうことを特徴とする特許
請求の範囲第１項記載の前記電子線描画装置の電子線露
光方法。 - （３）前記位置補正は、前記各小領域での前記予測され
た誤差量に基づいて、前記電子線描画装置における前記
半導体ウェハーが装着されるステージの移動用のモータ
ーの移動量を増減することで行なうことを特徴とする特
許請求の範囲第１項記載の前記電子線描画装置の電子線
露光方法。 - （４）前記位置整合用マークの誤差量の変化率は、前記
他の露光装置のレンズ歪みに対応することを特徴とする
特許請求の範囲第１項記載の前記電子線描画装置の電子
線露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63240003A JPH0287516A (ja) | 1988-09-26 | 1988-09-26 | 電子線描画装置の位置制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63240003A JPH0287516A (ja) | 1988-09-26 | 1988-09-26 | 電子線描画装置の位置制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0287516A true JPH0287516A (ja) | 1990-03-28 |
Family
ID=17053018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63240003A Pending JPH0287516A (ja) | 1988-09-26 | 1988-09-26 | 電子線描画装置の位置制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0287516A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982603A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | 電子ビーム描画装置の合わせずれ評価方法 |
| US11852975B2 (en) | 2020-07-08 | 2023-12-26 | International Business Machines Corporation | Electron beam lithography with dynamic fin overlay correction |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140822A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 電子線描画装置 |
| JPS6134936A (ja) * | 1984-07-26 | 1986-02-19 | Hitachi Ltd | 電子線描画装置における試料面高さ補正方法 |
-
1988
- 1988-09-26 JP JP63240003A patent/JPH0287516A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140822A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 電子線描画装置 |
| JPS6134936A (ja) * | 1984-07-26 | 1986-02-19 | Hitachi Ltd | 電子線描画装置における試料面高さ補正方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0982603A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | 電子ビーム描画装置の合わせずれ評価方法 |
| US11852975B2 (en) | 2020-07-08 | 2023-12-26 | International Business Machines Corporation | Electron beam lithography with dynamic fin overlay correction |
| US12099304B2 (en) | 2020-07-08 | 2024-09-24 | International Business Machines Corporation | Electron beam lithography with dynamic fin overlay correction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3288794B2 (ja) | 荷電ビーム補正方法及びマーク検出方法 | |
| KR100237941B1 (ko) | 노광장치 및 노광방법 | |
| JPH0244137B2 (ja) | ||
| JP2610815B2 (ja) | 露光方法 | |
| US5912467A (en) | Method and apparatus for measurement of pattern formation characteristics | |
| US5466549A (en) | Method of detecting and adjusting exposure conditions of charged particle exposure system | |
| JPH0287516A (ja) | 電子線描画装置の位置制御方法 | |
| JPH0628232B2 (ja) | 荷電ビーム露光装置 | |
| JPS6258621A (ja) | 微細パタ−ン形成方法 | |
| JP2711107B2 (ja) | 露光方法 | |
| JP3320298B2 (ja) | 半導体露光装置およびこの装置を用いた半導体露光方法 | |
| JP3710422B2 (ja) | 近接露光方式電子ビーム露光装置の副偏向器のゲイン較正方法 | |
| JPH0737770A (ja) | 位置合わせ装置 | |
| JP2786662B2 (ja) | 荷電ビーム描画方法 | |
| JPH0282510A (ja) | 位置合わせ方法 | |
| EP4060409A1 (en) | Novel interface definition for lithographic apparatus | |
| JPH0722349A (ja) | 荷電ビーム描画装置 | |
| JP2786661B2 (ja) | 荷電ビーム描画方法 | |
| JP3720169B2 (ja) | 荷電粒子ビーム偏向量補正パラメータ決定方法 | |
| JPS6187330A (ja) | 半導体製造装置 | |
| JP5121524B2 (ja) | ビーム照射位置誤差の検出方法およびビーム照射位置誤差の補正方法 | |
| JP2011129770A (ja) | 荷電粒子ビーム描画装置および荷電粒子ビームのビーム軸の位置ずれ補正方法 | |
| JPS63310116A (ja) | 半導体チツプパタンの基準位置合せ方法 | |
| JPH06140309A (ja) | 電子ビーム露光方法 | |
| JPS62229830A (ja) | ハイブリツド用荷電粒子ビ−ム描画装置 |