JPH0287645A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0287645A
JPH0287645A JP24143188A JP24143188A JPH0287645A JP H0287645 A JPH0287645 A JP H0287645A JP 24143188 A JP24143188 A JP 24143188A JP 24143188 A JP24143188 A JP 24143188A JP H0287645 A JPH0287645 A JP H0287645A
Authority
JP
Japan
Prior art keywords
evaluation
dry etching
measured
etching operation
damage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24143188A
Other languages
English (en)
Inventor
Tomoaki Hirokawa
廣川 友明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24143188A priority Critical patent/JPH0287645A/ja
Publication of JPH0287645A publication Critical patent/JPH0287645A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造評価法に関し、特にGaA
s等化合物半導体装置でのドライエツチングのタメージ
評価に関する。
〔従来の技術〕
従来、この種の評価では、ドライエツチング面への金属
ショットキー特性やフォトルミネッセンスによる結晶評
価を行なっていた。
〔発明が解決しようとする課題〕
上述した従来の評価では、金属ショットキー特性評価で
は活性層濃度が低い場合に正確な評価を行なうのが困難
であり、またフォトルミネッセンスの評価では定量的評
価が困難であるという欠点がある。
〔課題を解決するための手段〕
本発明は特に化合物半導体装置の製造でのドライエツチ
ングのダメージの評価において、ホール測定を行うこと
を特徴として有している。
〔実施例〕
次に、本発明を図面を参照してより詳細に説明する。
第1図に本発明の一実施例の図を示した。評価素子は、
A u / G e / N i金属から成る電極部1
と活性層部2から構成されており、活性層2は、基板3
がGaAsである場合、Siイオン注入を40 k e
v〜50 k eVの注入エネルギー4〜5X 10 
”/cntのドースで行なった後、800℃のアニール
を行い形成する。評価は次の手順に従う。
■評価素子をドライエツチング前に測定し基準データー
とする。■次に評価素子をそのままドライエツチングを
行う。ドライエツチングは通常約5分間行う。■そのま
ま後処理なしで測定を行う。
■、■の測定径適当な熱処理(〜400℃)を行う。■
再度測定を行う。通常■の測定では測定不可能であるが
■の熱処理によりダメージが熱回復し、■の測定で測定
が可能となる。■のデーターの■の測定結果に対する比
をドライエツチングダメージの評価値とする。
この実施例の代表的評価データーを第2図に示した。同
図中N s/ N soは■で測定したデーター値の■
の測定結果に対する比(=ダメージ回復率)であり、こ
の値のプロセスパラメーター(例えばrf power
)依存性を調べることにより、素子へ与える影響を定量
的かつ正確に推定することが可能となる。
第3図は本発明の他の実施例で本評価素子は半絶縁性G
aAs基板5に活性層4のみのホールパターンを形成し
たものである。この実施例ではオーミック電極部を有し
ないため、ドライエツチング後のダメージ回復アニール
が400℃以上の高温とすることができ、800℃前後
のアニールでの回復率を評価することができる。オーミ
ック電極はダメージ回復アニール後In金属によりコン
タクトを取る。ドライエツチング面にオーミックコンタ
クトを取る場合コンタクト抵抗が著しく増加する場合が
あり、このためコンタクト電極部にはドライエツチング
前にフォト・レジスト等による保護膜を付けることが必
要である。
〔発明の効果〕
本発明は、従来の評価方法とは異なり、ドライエツチン
グのダメージ評価においてホール測定を用いることによ
り正確かつ定量的に評価を行うことができる効果があり
、実デバイスへ与えるダメージの影響を正確に評価する
ことが可能である。
【図面の簡単な説明】
第1図および第3図はそれぞれ本発明の実施例を示す平
面図であり、第2図は第1図の実施例の評価データ例を
示すグラフである。 1・・・・・・A u / G e / N iから成
るオーミック電極部、2・・・・・・活性層部、3・・
・・・・半絶縁性G a A s基板、4・・・・・・
活性層部、5・・・・・・半絶縁性G a A s基板
。 代理人 弁理士  内 原   晋 、61m 第3図

Claims (1)

    【特許請求の範囲】
  1. 半導体装置の製造でのドライエッチングのダメージをホ
    ール測定を利用して評価することを特徴とする半導体装
    置の製造方法。
JP24143188A 1988-09-26 1988-09-26 半導体装置の製造方法 Pending JPH0287645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24143188A JPH0287645A (ja) 1988-09-26 1988-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24143188A JPH0287645A (ja) 1988-09-26 1988-09-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0287645A true JPH0287645A (ja) 1990-03-28

Family

ID=17074198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24143188A Pending JPH0287645A (ja) 1988-09-26 1988-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0287645A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786360A (ja) * 1993-09-17 1995-03-31 Nec Corp エッチングダメージの評価方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786360A (ja) * 1993-09-17 1995-03-31 Nec Corp エッチングダメージの評価方法

Similar Documents

Publication Publication Date Title
JP2893723B2 (ja) オーミック電極の製造方法
JPH0287645A (ja) 半導体装置の製造方法
JPH06244257A (ja) 半導体基板不純物濃度の決定方法
JPS62265769A (ja) 電界効果トランジスタのスレツシヨルド電圧を調節する方法
JP2626494B2 (ja) エッチングダメージの評価方法
JPH0482248A (ja) 半導体装置の評価方法
JP2000269235A (ja) 接合ゲート電界効果トランジスタの製造方法
JPH04306859A (ja) 半導体層評価方法
KR0140443B1 (ko) 이온주입공정의 이온주입량측정방법
JPS61218173A (ja) GaAsセルフアライン型FETのモニタ−パタ−ン
JP2869112B2 (ja) 半導体装置の製造方法
Herniman et al. Optical annealing of ohmic contacts for GaAs high-speed integrated circuits using a zirconium diboride barrier layer
JP3107681B2 (ja) リセス構造fetのエッチング制御方法
JPH02112252A (ja) 可動イオンの評価方法
Fhong et al. Fabrication of a diode-based salt solution sensor
JPH0613549A (ja) 半導体装置
KR920010752B1 (ko) 콤팩트 인-라인 에치 모니터링 패턴 측정 방법
JP2609632B2 (ja) GaAs集積回路の製造方法
JPH02238646A (ja) 半導体不純物の測定方法
JPS58177B2 (ja) 半導体装置の製造法
JPH10178023A (ja) 半導体装置およびその製造方法
Anolick et al. Acceleration Factors for Environmental Life Testing of Integrated Circuits
JPH098063A (ja) 半導体集積装置の製造方法
JPS5892273A (ja) 電界効果トランジスタの製造方法
JPS62186529A (ja) パタ−ン変形量測定用素子