JPH0288793A - 気密端子のメッキ方法 - Google Patents

気密端子のメッキ方法

Info

Publication number
JPH0288793A
JPH0288793A JP63237787A JP23778788A JPH0288793A JP H0288793 A JPH0288793 A JP H0288793A JP 63237787 A JP63237787 A JP 63237787A JP 23778788 A JP23778788 A JP 23778788A JP H0288793 A JPH0288793 A JP H0288793A
Authority
JP
Japan
Prior art keywords
plating
alloy
airtight terminal
chip
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63237787A
Other languages
English (en)
Inventor
Takeyuki Shudo
首藤 健之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP63237787A priority Critical patent/JPH0288793A/ja
Publication of JPH0288793A publication Critical patent/JPH0288793A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 の1 本発明は気密端子のメッキ方法に関し、詳しくは半導体
装置用ステム等の、金属面上にAuメッキを施す気密端
子に適用する。
従沸]支術− 電子部品に於いて、ダイボンディング性、ワイヤボンデ
ィング性、ハンダ付は性、耐熱性、耐食性、耐薬品性な
ど、全ての面で、金は他の金属より優れているため、電
子部品にAuメッキを施したものは広く利用されている
。
以下に金属面上にAuメッキを施した気密端子に関して
説明する。従来の気密端子は、ガラス封着後、−船釣に
無電解、または電解によりNiメッキ後、Auメッキを
施す。
次いで半導体チップをAu−8i共品合金、5n−Pb
共晶合金などでダイボンディングする。
ダイボンディングにAu−8i共品合金を用いた場合、
Au−8i共品合金層とAuメッキ層は合金化する。こ
れによりAu−8i合金層とNiメッキ層が接触するが
、この場合Ni−8i合金層が生じる場合がある。Ni
とNi−8i合金とは密着性が悪く、剥がれる危険性が
ある。
本発明の主な目的は、Auメッキ被膜上にAu−8i共
品合金を用いて半導体チップをダイボンディングする気
密端子において、ダイボンディング時にNi−8i合金
の生成をおさえるメッキ方法を提供することにある。
= パ 0の 本発明はAuメッキを施す気密端子において、Auメッ
キの下地被膜として、N I  F e合金メッキを施
す特徴とする。
1府 上記の方法によれば、Au−8i共品合金にてダイボン
ディングを行っても、下地被膜として形成されたN i
 −F e合金メッキ被膜のNiとFeの結合力が、N
iとSiの結合力よりも強いため、N sとSiの合金
化を防ぐことができる。
KL外 以下、本発明の実施例を図面により説明する。
第1図は完成した気密端子の断面図であり、1はFe製
ベース、2,2はリード封着孔、3,3はリード封着孔
2,2にガラス4,4を介して気密に封着されたリード
、5,5は電気Ni−Fe合金メッキ被膜、6,6は電
気Auメッキ被膜である。7はSiチップ、8,8はワ
イヤボンディングが施されたワイヤ、9は封止キャップ
である。
気密端子の封着後品におけるFe製ベース1およびリー
ド3,3に、直接または電気Niメッキまたは電気Cu
メッキを介して、電気Ni−Fe合金メッキ被膜5,5
を2〜8μm形成する。この場合、Niメッキ液(例え
ばワット浴)にFeを250〜800ppmの範囲で混
入させたメッキ液を使用する。鉄分は硫酸第一鉄、硫酸
第二鉄などを使用する。この電気Niメッキ液は、陰極
電流密度が0.1〜0.2A/d112の場合、電気N
i−Fe合金メッキ被膜5,5中に2〜8%のFeを混
入させることができる。さらに、この電気Ni−Fe合
金メッキ被膜5,5上に、電気Auメッキ被膜6゜6を
1〜3μm形成する。Auメッキ後、Siチップ7をA
u−8i共晶合金にてダイボンディングし、ワイヤ8,
8をボンディングする。その後キャップ9にて気密封止
する。10はAu−5iとAuの合金層である。
以上の方法で製造した気密端子は、Siチップ7のダイ
ボンディングを行っても、Siチップ7の剥離は全く発
生せず、良好な結果を得た。これに対して、Feを含有
しない電気Niメッキ被膜を形成した気密端子は、Au
−8i共品合金にてSiチップ7のダイボンディングを
行うと、約10%のSiチップ7の剥離が発生した。
なお、電気Niメッキ液中のFe濃度が上記の250〜
800ppmの範囲を外れると、ボンディングワイヤ8
,8の剥離が生じた。
i匪盆肱刺 本発明によれば、Au5Iロウよりダイボンディングを
行っても、チップはがれのない高信頼性の気密端子が得
られる。
6・・・・・・電気Auメッキ被膜、 7・・・・・・Siチップ、 8・・・・・・ボンディングワイヤ、 10= (Au−81)−Au合金層。
【図面の簡単な説明】
第1図は本発明の一実施例方法について説明する気密端
子の断面図である。 1・・・・・・Fe製ベース、 3・・・・・・リード、 4・・・・・・ガラス、 5・・・・・・電気Ni−Fe合金メッキ被膜、−5=

Claims (1)

    【特許請求の範囲】
  1. 金属面上にAuメッキを施す気密端子において、Auメ
    ッキの下地被膜として、Ni−Fe合金メッキを施すこ
    とを特徴とする気密端子のメッキ方法。
JP63237787A 1988-09-22 1988-09-22 気密端子のメッキ方法 Pending JPH0288793A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63237787A JPH0288793A (ja) 1988-09-22 1988-09-22 気密端子のメッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63237787A JPH0288793A (ja) 1988-09-22 1988-09-22 気密端子のメッキ方法

Publications (1)

Publication Number Publication Date
JPH0288793A true JPH0288793A (ja) 1990-03-28

Family

ID=17020426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63237787A Pending JPH0288793A (ja) 1988-09-22 1988-09-22 気密端子のメッキ方法

Country Status (1)

Country Link
JP (1) JPH0288793A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595581A (ja) * 1982-06-30 1984-01-12 田中貴金属工業株式会社 整流子用接触片材料

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595581A (ja) * 1982-06-30 1984-01-12 田中貴金属工業株式会社 整流子用接触片材料

Similar Documents

Publication Publication Date Title
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JP2004349497A (ja) パッケージ部品及び半導体パッケージ
US5563442A (en) Leadframe having exposed, solderable outer lead ends
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
JPS6013078B2 (ja) 金メツキされた電子部品及びその製法
US20060001132A1 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
JPS584955A (ja) 金めつきされた電子部品パツケ−ジ
US4765528A (en) Plating process for an electronic part
JPS5916353A (ja) リ−ドフレ−ム
JPH1177371A (ja) 半田材料並びにプリント配線板及びその製造方法
JPS59149042A (ja) 半導体用リ−ドフレ−ム
US20250309065A1 (en) Die attach structure, semiconductor package, method of forming a die attach structure, method of forming a semiconductor package, metal layer stack and method of forming a metal layer stack
JPH10284640A (ja) 半導体装置用ステム
JPS628532A (ja) 金メツキされた電子部品パツケ−ジ
JPS628533A (ja) 金めつきされた電子部品パツケ−ジ
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPS6353287A (ja) Ag被覆導体
JPS63137574A (ja) メタライズ金属層の表面被覆構造
JPH08274242A (ja) 半導体装置とその製造方法
JPH01144641A (ja) チップキャリア
JPS59147450A (ja) 半導体装置用リ−ドフレ−ム
JPS63289947A (ja) はんだバンプ付き基板及びその製造方法
JPH01115151A (ja) 半導体装置用リードフレーム
JPS6383291A (ja) 金の導電層を有する電子部品
JPS6240753A (ja) 半導体リ−ドフレ−ム