JPS584955A - 金めつきされた電子部品パツケ−ジ - Google Patents

金めつきされた電子部品パツケ−ジ

Info

Publication number
JPS584955A
JPS584955A JP56102743A JP10274381A JPS584955A JP S584955 A JPS584955 A JP S584955A JP 56102743 A JP56102743 A JP 56102743A JP 10274381 A JP10274381 A JP 10274381A JP S584955 A JPS584955 A JP S584955A
Authority
JP
Japan
Prior art keywords
gold
plating
package
thickness
gold plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56102743A
Other languages
English (en)
Other versions
JPS6243343B2 (ja
Inventor
Shinichi Wakabayashi
信一 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP56102743A priority Critical patent/JPS584955A/ja
Priority to GB08217956A priority patent/GB2103420B/en
Publication of JPS584955A publication Critical patent/JPS584955A/ja
Publication of JPS6243343B2 publication Critical patent/JPS6243343B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体素子等を収容する電子部品パッケージ
に関し、更に詳しく框し電子部品パッケージから導出す
るリード端子に、ロジウムを下地として金めつきを施し
た構造の電子部品パッケージに関するものである。
セラミックパッケージの場合通常メタライジングパター
ン向上にニッケルめっきが施されているがこの場合、パ
ッケージングの際４５０℃、５分の加熱に耐えるＫは金
めつきとして最低１．５μｍ程度のめっき厚が必要であ
る。
半導体用のパッケージにおいて金めつきが使用されてい
る場合、この厚みを最少にとどめることがコスト上のｉ
ｗ問題である。この目的から金めつき厚を１９薄くして
同等の特性を得る技術が求められる。本発明に、金めり
き厚を従来の１／３以下にすることができる構造の電子
部品パッケージを提供するものである。
この目的を達成するため、本発明では金属面上に金めっ
き′に２１１！ｉシた電子部品パッケージにおいて金め
つきの下地層としてロジウム層が形成されてなることｔ
特徴とする金めっきされた電子部品パッケージとする。
金めつきの下地としてロジウムめっきを行なうことにＬ
り、ロジウムが金と金属間化合物を作りにくいこと、ま
た、鉄、ニッケル等の拡散のバリアーとしても有効に働
くことおよびロジウム自体が酸化しにくいこと等の特性
により、金めつき下地として使用すると半導体パッケー
ジの場合、４５０℃、５公租度の加熱試験が行なわれる
が、従来必要とされｆｃｌ、５μｍ稈度の厚さを約０．
５μｍ穆度まで低下させることができる。
金はダイボンディング性、ワイヤーボンディング性、ハ
ンダ付は性、耐食性、耐熱性＠Ｃすぐれているため高価
であるにもかか°わらず各種の電子部品に金めっきとし
て広く使用されている。しかしコストダウンの要請が強
い今日では金から銀への切り換え勢が行なわれているが
、その特性止金を必要する製品も依然として多い、そこ
で金の部分めっき化、薄めつき化が進められたわけであ
るが半導体パッケージ時の加熱条件が過酷であるため薄
めつき化すると下地のニッケル、鉄、銅等が金中に拡散
する結果加熱変色を起こすことになる。
１％にセラミックパッケージのメタライズ面は凹凸がｈ
す緻密質にできないため金めつきのピンホールを通して
の下地の変質が起こりやすく耐熱変色チップ剥離、ボン
ディング不良、金／スズリッド付は不良等の不良が発生
し十丁くなる。
従って、やむｔ得ず前記の通り最低でも１．５μｍ穆度
の金めつき１施しているのが現状である。そこで薄い金
め−）き層でも性能劣化が起きない電子部品パッケージ
について鋭意検討した結果、金めりきの下地として酸化
が起きにり（、金属の拡散バリアーとして優れ、かつ金
と金属間化合物を生成しにくい金属めつきを施せば良い
ことを見出し本発明を完成した。すなわち本発明の要旨
は金属面上和会めっきが施された電子部品において金め
つきの下地としてロジウムめっきを施すことｔ−特徴り
する金めっきされた電子部品パッケージにある。仁の方
法を適用できる電子部品パッケージとしては鉄−ニッケ
ル合金、銅合金等の材料１９なるプラスチック封止用り
−ドフレーム、セラミック基板表面をタングステｙ、モ
リブデン等の材料でメタライニングしたセラミックパッ
ケージ、ハーメチックシールしたキャン・タイプのパッ
ケージ等がある。以下に本発明１−＊膣例に従い説明す
る。
実施例１ 焼結後のセラずツクパッケージのメタライズ面にニッケ
ルめりＩ管行１い外鄭導出用リードを猟付けし九後ワッ
ト浴に！Ｊ）２μｍのニッケルめりきｖｍす、これに金
ストライクめっき０．１＃ｍを行い、ｏ、ｓｓｍのロジ
ウムめっきを施し、さら＃ＣＯ，！ＳｊＩｍの金めつき
１行ない′、種々の特性試験を行った。ロジウム及び金
めつき液に市販品（ＥＥＪＡ＃　　ローデックスお工び
テンペレックス４０１）を使用した。
グイ付けに４３０℃で窒素雰囲気中においてダイ【スク
ライプしながら行い、シア〒テスト（接着面を刃物で強
制的Ｋにがし、接着状ｍｔみる試験）を行い金／シリコ
／共晶で９０−以上濡れているものｔ良好とした。
ワづヤーポンディングは４５０℃、５分加熱したサンプ
ルにアルミニウム線を用いた超音波ボンディングを行な
い、２００℃、４８時間の加熱エージングを行ないその
良否を判定した−いずれの場合も全く異状はみとめられ
ず充分良好な結果を与えた。
ロジウムめりき厚に実用上０．１／Ｊｍ程度でも充分で
あるが、１．０Ａｍ以上にロジウム自体が高価であるた
め、実用面では好ましくない、０．３μｍ以下の７ラク
シ工程度で十分である。ｔｆｔロジウムと組み合わせて
使用する金Ｍはニッケル以外に例えば銀、銅、コバルト
等でも充分機能することはいうまでもない。
以上述べた工うＫごく薄いロジウム層會金めつきの下地
に用いることにＬ９金めりき厚を従来の１／３程度に容
易に低減させることができ、高品質で低価格のパッケー
ジの製造が可能となった。
以上本発明會セラミックパッケージの実施例にて詳述し
たが、以下の態様でも行なう仁とができる。
（１）　　部分金めっきリードフレームの金めつき下地
として、金めつきと同じ位置にジェットめっきＫＬ９０
ジウムめっきを行なう。
（２）（１）と同様にハーメチックシールの部分金めっ
き下地として使用する。
（３）　　バレルめっきＫＬる全体会めうきにも下地め
っきとして使用する。
本発明ＫＬれば、金めりきされた電子部品パッケージに
訃いて金めつき厚を従来の一般的な１．５μｍから約０
．５μｍＫｔで低下させることができ安価な製品管従来
と同等の機能１備えたものとして製造できる。

Claims (1)

    【特許請求の範囲】
  1. 金属面上に金めつきが施された電子部品パッケージにお
    いて、金めつきの下層にロジウム層が形成されてなるこ
    とｔ−特徴とす基金めつきされた電子部品パッケージ。
JP56102743A 1981-06-30 1981-06-30 金めつきされた電子部品パツケ−ジ Granted JPS584955A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56102743A JPS584955A (ja) 1981-06-30 1981-06-30 金めつきされた電子部品パツケ−ジ
GB08217956A GB2103420B (en) 1981-06-30 1982-06-21 Gold-plated package for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56102743A JPS584955A (ja) 1981-06-30 1981-06-30 金めつきされた電子部品パツケ−ジ

Publications (2)

Publication Number Publication Date
JPS584955A true JPS584955A (ja) 1983-01-12
JPS6243343B2 JPS6243343B2 (ja) 1987-09-12

Family

ID=14335709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56102743A Granted JPS584955A (ja) 1981-06-30 1981-06-30 金めつきされた電子部品パツケ−ジ

Country Status (2)

Country Link
JP (1) JPS584955A (ja)
GB (1) GB2103420B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961155A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3685647T2 (de) * 1985-07-16 1993-01-07 Nippon Telegraph & Telephone Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
US4701573A (en) * 1985-09-26 1987-10-20 Itt Gallium Arsenide Technology Center Semiconductor chip housing
FR2610451B1 (fr) * 1987-01-30 1989-04-21 Radiotechnique Compelec Dispositif opto-electronique comprenant au moins un composant monte sur un support
DE3704200A1 (de) * 1987-02-11 1988-08-25 Bbc Brown Boveri & Cie Verfahren zur herstellung einer verbindung zwischen einem bonddraht und einer kontaktflaeche bei hybriden dickschicht-schaltkreisen
CA2092165C (en) * 1992-03-23 2001-05-15 Tuyosi Nagano Chip carrier for optical device
FR2713401B1 (fr) * 1993-09-29 1997-01-17 Mitsubishi Electric Corp Dispositif à semiconducteurs optique.
JPH0799368A (ja) * 1993-09-29 1995-04-11 Mitsubishi Electric Corp 光半導体装置
JP2606115B2 (ja) * 1993-12-27 1997-04-30 日本電気株式会社 半導体実装基板用素子接合パッド
DE102008021435A1 (de) * 2008-04-29 2009-11-19 Schott Ag Gehäuse für LEDs mit hoher Leistung
CN119297161A (zh) * 2024-11-18 2025-01-10 中国振华集团永光电子有限公司（国营第八七三厂） 一种贴片式功率混合集成电路模块封装方法及其封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609472A (en) * 1969-05-21 1971-09-28 Trw Semiconductors Inc High-temperature semiconductor and method of fabrication
JPS4829186A (ja) * 1971-08-18 1973-04-18

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609472A (en) * 1969-05-21 1971-09-28 Trw Semiconductors Inc High-temperature semiconductor and method of fabrication
JPS4829186A (ja) * 1971-08-18 1973-04-18

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961155A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
GB2103420B (en) 1986-01-29
GB2103420A (en) 1983-02-16
JPS6243343B2 (ja) 1987-09-12

Similar Documents

Publication Publication Date Title
US4675243A (en) Ceramic package for semiconductor devices
US6664136B2 (en) Semiconductor device and manufacturing method thereof
JPH04115558A (ja) 半導体装置用リードフレーム
JPH09275182A (ja) 半導体装置用リ−ドフレ−ム
JPS584955A (ja) 金めつきされた電子部品パツケ−ジ
JPS5948546B2 (ja) リ−ドフレ−ム用金属ストリップ及びその製造方法
US6853056B2 (en) Semiconductor device having a base metal lead frame
US3982908A (en) Nickel-gold-cobalt contact for silicon devices
US4065588A (en) Method of making gold-cobalt contact for silicon devices
JPH01257356A (ja) 半導体用リードフレーム
JP2001127229A (ja) リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置
JPS63169056A (ja) リ−ドフレ−ム材料
JPS6218744A (ja) リ−ドフレ−ム
JP3444981B2 (ja) リードフレーム及びリードフレーム用素材
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPS6353287A (ja) Ａｇ被覆導体
JPS628532A (ja) 金メツキされた電子部品パツケ−ジ
JPS639957A (ja) 半導体リ−ドフレ−ム
JPS588586B2 (ja) 半導体装置の封止方法
JPS61222143A (ja) 金メツキされた電子部品とその製法
JPS628533A (ja) 金めつきされた電子部品パツケ−ジ
JP2721259B2 (ja) ワイヤボンディング方法及びそれに使用する銅系リードフレーム
JPS61195991A (ja) 電子部品の製造方法
JPS59144160A (ja) プラスチツク封止型ｉｃ
JPH02174253A (ja) 金属部にレニウム層を有する電子部品パッケージ