JPH0294103A - 磁気抵抗素子の保護回路 - Google Patents
磁気抵抗素子の保護回路Info
- Publication number
- JPH0294103A JPH0294103A JP1186207A JP18620789A JPH0294103A JP H0294103 A JPH0294103 A JP H0294103A JP 1186207 A JP1186207 A JP 1186207A JP 18620789 A JP18620789 A JP 18620789A JP H0294103 A JPH0294103 A JP H0294103A
- Authority
- JP
- Japan
- Prior art keywords
- current
- magnetoresistive element
- potential
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title 1
- 230000004044 response Effects 0.000 claims description 20
- 230000003321 amplification Effects 0.000 claims description 5
- 230000004907 flux Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000001052 transient effect Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000013016 damping Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000586 desensitisation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/40—Protective measures on heads, e.g. against excessive temperature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
- Magnetic Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
この発明は、磁気抵抗素子によって発生された信号を増
幅するための回路に関し、より詳しくは、磁気抵抗素子
を、望ましくない程度の大きい電流から保護するための
回路に関する。
幅するための回路に関し、より詳しくは、磁気抵抗素子
を、望ましくない程度の大きい電流から保護するための
回路に関する。
Ｂ従来技術
従来技術は、磁気抵抗（ＭＲ）センサまたはヘッドと呼
ばれる磁気トランスジューサを開示しており、これは、
高い線密度の磁気表面からデータを読み出し得るもので
あることが示されている。ＭＲセンサは、磁気抵抗材料
からなる読み取り素子の抵抗の変化を通じて磁界信号を
感知する。この抵抗の変化は、その素子によってセンス
された磁束の大きさと方向の関数である。
ばれる磁気トランスジューサを開示しており、これは、
高い線密度の磁気表面からデータを読み出し得るもので
あることが示されている。ＭＲセンサは、磁気抵抗材料
からなる読み取り素子の抵抗の変化を通じて磁界信号を
感知する。この抵抗の変化は、その素子によってセンス
された磁束の大きさと方向の関数である。
米国特許第４４９２９９７号は、ＭＲセンサが、増幅回
路のネガティブ・フィードバック抵抗の一部として働く
ように接続された２つの末端装置であり、よって増幅回
路が、ＭＲ素子に駆動電流を供給することと、ＭＲ素子
から得られた信号を増幅すること、の２つの役目を果た
すようにしたＭＲヘッドを開示する。
路のネガティブ・フィードバック抵抗の一部として働く
ように接続された２つの末端装置であり、よって増幅回
路が、ＭＲ素子に駆動電流を供給することと、ＭＲ素子
から得られた信号を増幅すること、の２つの役目を果た
すようにしたＭＲヘッドを開示する。
米国特許第４６６０１１３号は、ＭＲ素子が３つの端子
をもち、その中心端子がアース電位に接続されているよ
うなＭＲセンサを開示する。これにおいては、ヘッドに
よって拾い上げられる外部ノイズを除去するために、他
の２つの端子からの出力が、差動増幅器によって差動的
に増幅される。
をもち、その中心端子がアース電位に接続されているよ
うなＭＲセンサを開示する。これにおいては、ヘッドに
よって拾い上げられる外部ノイズを除去するために、他
の２つの端子からの出力が、差動増幅器によって差動的
に増幅される。
磁気記録技術においては、情報を記録し高い信頼性で読
みだすことができる領域密度を向上させることが望まれ
続けている。そして、この要望により、磁気記録トラッ
クに沿うより大きいビット密度と、より狭いトラック幅
へと向かう傾向がもたらされている。このより大きいビ
ット密度は、高い信頼性でデータを記録し読みだすため
に、より狭い変換ギャップと、より狭いトラック幅と、
より低い飛翔高さを要求するようになっている。
みだすことができる領域密度を向上させることが望まれ
続けている。そして、この要望により、磁気記録トラッ
クに沿うより大きいビット密度と、より狭いトラック幅
へと向かう傾向がもたらされている。このより大きいビ
ット密度は、高い信頼性でデータを記録し読みだすため
に、より狭い変換ギャップと、より狭いトラック幅と、
より低い飛翔高さを要求するようになっている。
これらの要求を満たすために必要とされるＭＲ素子は、
−船釣には小さい。この要因は、飛翔高さが低いことと
相俟って、その素子とその環境との間に流れる電流によ
るＭＲ素子の破損の可能性の増大につながる。その１つ
の例は、素子と磁気記録面の間の間欠的な接触によって
もたらされる電流であって、それは素子の磁気ディスク
基板電位に対する間欠的な短絡につながることがある。
−船釣には小さい。この要因は、飛翔高さが低いことと
相俟って、その素子とその環境との間に流れる電流によ
るＭＲ素子の破損の可能性の増大につながる。その１つ
の例は、素子と磁気記録面の間の間欠的な接触によって
もたらされる電流であって、それは素子の磁気ディスク
基板電位に対する間欠的な短絡につながることがある。
別の例は、湿った雰囲気のもとての、素子の材料とディ
スク磁気材料または基板材料の間の異種金属接触腐食に
よって流れる電流である。
スク磁気材料または基板材料の間の異種金属接触腐食に
よって流れる電流である。
本出願人に係る米国特許第４７０６１３８号及び第４７
１２１４４号は、ＭＲ素子によりで発生された信号を増
幅するための回路を開示する。これらの回路は、上述の
小型のＭＲセンザによって発生された信号を増幅するよ
うに有効に動作するものであることが示されている。
１２１４４号は、ＭＲ素子によりで発生された信号を増
幅するための回路を開示する。これらの回路は、上述の
小型のＭＲセンザによって発生された信号を増幅するよ
うに有効に動作するものであることが示されている。
しかしながら、」二連のどの米国特許もいかなる従来技
術も、ＭＲ素子の環境に対するこれらの損傷電流から、
ＭＲ素子を保護するための回路を開示しない。
術も、ＭＲ素子の環境に対するこれらの損傷電流から、
ＭＲ素子を保護するための回路を開示しない。
Ｃ３発明が解決しようとする問題点
この発明の目的は、磁気記録媒体との間で発生ずる電流
に起因するＭＲ素子の損傷を防止するためのＭＲ素子用
の保護回路を提供することにある。
に起因するＭＲ素子の損傷を防止するためのＭＲ素子用
の保護回路を提供することにある。
Ｄ０問題点を解決するだめの手段
この発明によれば、第１及び第２の端子をもつＭＲ素子
を有する、ＭＲ素子のための保護回路が提供される。こ
れにおいては、第１の電流源がＭＲ素子を流れるバイア
ス電流を発生するためにＭＲ素子の第１の端子に接続さ
れ、第２の電流源が基準電流を発生するためにＭＲ素子
の第２の端子に接続される。ＭＲ素子の第１と第２の端
子の間にわたって、そのほぼ中央にＭＲ素子の中心電位
をセンスするための回路手段が接続され、その中心電位
を予定の基準電圧に維持するべく第１の電流源の電流出
力を調節するために、ＭＲ素子のセンスされた中心電位
に応答するフィードバック電流手段が設けられる。ＭＲ
素子と磁気記録媒体の導電領域の間に接触が生じた場合
のＭＲ素子に対する損傷を防止するために、この基準電
圧は、ＭＲ素子と基板の間の（疑似的）キャパシタンス
の放電電流が小さい値に保たれるように選ばれる。好適
には、この基準電圧は、基板電圧と等しい。
を有する、ＭＲ素子のための保護回路が提供される。こ
れにおいては、第１の電流源がＭＲ素子を流れるバイア
ス電流を発生するためにＭＲ素子の第１の端子に接続さ
れ、第２の電流源が基準電流を発生するためにＭＲ素子
の第２の端子に接続される。ＭＲ素子の第１と第２の端
子の間にわたって、そのほぼ中央にＭＲ素子の中心電位
をセンスするための回路手段が接続され、その中心電位
を予定の基準電圧に維持するべく第１の電流源の電流出
力を調節するために、ＭＲ素子のセンスされた中心電位
に応答するフィードバック電流手段が設けられる。ＭＲ
素子と磁気記録媒体の導電領域の間に接触が生じた場合
のＭＲ素子に対する損傷を防止するために、この基準電
圧は、ＭＲ素子と基板の間の（疑似的）キャパシタンス
の放電電流が小さい値に保たれるように選ばれる。好適
には、この基準電圧は、基板電圧と等しい。
この発明の別の特徴は、ＭＲ素子の両端の信号を、ＭＲ
素子によってセンスされる磁束の関数として変化する信
号電圧を発生ずるように増幅することができるというこ
とである。この場合、ＭＲ素子に亙ってセンスされた直
流電圧を補償し、以てヘッドに亙るバイアス電流によっ
て発生されたこの直流電圧を実質的に除去し、信号電圧
のみを残すように、第２のフィードバック回路が設けら
れる。
素子によってセンスされる磁束の関数として変化する信
号電圧を発生ずるように増幅することができるというこ
とである。この場合、ＭＲ素子に亙ってセンスされた直
流電圧を補償し、以てヘッドに亙るバイアス電流によっ
て発生されたこの直流電圧を実質的に除去し、信号電圧
のみを残すように、第２のフィードバック回路が設けら
れる。
この発明の更に別の特徴は、めいめいが次の増幅段に接
続される複数の入力回路を設ける事ができ、また、選択
されたＭＲセンザによってセンスされる磁束の関数とし
て出力電圧をセンスするとともにＭＲ素子をこの発明の
保護回路に接続するために、その入力回路のうちの予定
の１つを選択するためのスイッチ手段が設けられる。
続される複数の入力回路を設ける事ができ、また、選択
されたＭＲセンザによってセンスされる磁束の関数とし
て出力電圧をセンスするとともにＭＲ素子をこの発明の
保護回路に接続するために、その入力回路のうちの予定
の１つを選択するためのスイッチ手段が設けられる。
Ｅ、実施例
第１図を参照して、磁気抵抗（ＭＲ）素子の短絡保護機
能をもつ低ノイズ高帯域差動増幅器を実現するための基
本的概念が説明される。第１の電流源Ｉ ｒｅｆは、Ｍ
Ｒ素子Ｒｈの第１の端子に接続され、第２の電流源Ｊ１
は、ＭＲ素子Ｒｈの第２の電流源に接続される。また、
ＭＲ素子が適切にバイアスされ、れ Ｒｈの電接的中心が所望の電位Ｖ ｃｅｎｔｅｒにセッ
トされるように、Ｉ ｒｅｆに対して電流源Ｊ１を制御
するために第１のフィードバック・ループが設けられて
いる。この第］のフィードバック・ループは、ＭＲ素子
Ｒｈに亙って接続された２つの等しい抵抗Ｒからなる抵
抗回路網を有し、これがヘッド−中心電位と、このヘッ
ド−中心電位と所望の電位■ｃｅｎｔｅｒとを比較する
差動増幅器Ｂを駆動する。抵抗Ｒは、Ｒｈよりも抵抗値
が通かに大きい。差動増幅器Ｂの出力は、第２の電流源
Ｊ１を制御するように接続されている。この保護回路は
、ＭＲ素子の露出部分が、通常アース電位にあるディス
ク基板に短絡した時に流れるアース帰還電流を打ち消す
ためにＭＲ素子に流入する電流をＭＲ素子からの電流に
等しくなるように維持することに基づき動作する。その
ために、制御可能な電流源Ｊ１は、増幅器Ｂからの制御
Ｉ信号に緩慢にしか応答しないようになされている。そ
れゆえ、短期間の導電接触は電流源Ｊ１と電流源Ｉ ｒ
ｅｆの間の電流平衡を覆さない。さらに、ＭＲ素子の電
気的中心電圧は、任意の所望の電位に維持することがで
きる。磁気記録媒体の導電領域に対する短絡回路に対し
て保護を行うために、その所望の電位は、論理的には、
アース電位に選択される。これは、ＭＲ素子とその接続
端子からアースへの疑似的キャパシタンスの容量的な放
電に対する保護を行うためでもある。ＭＲ素子を異種金
属接触腐食損傷から保護することが要望される場合には
、その材料の組合せに関連する電池作用的電圧と同程度
の大きさの小さい負の電位が所望の電位、Ｖ ｃｅｎｔ
ｅｒとして選択される。
能をもつ低ノイズ高帯域差動増幅器を実現するための基
本的概念が説明される。第１の電流源Ｉ ｒｅｆは、Ｍ
Ｒ素子Ｒｈの第１の端子に接続され、第２の電流源Ｊ１
は、ＭＲ素子Ｒｈの第２の電流源に接続される。また、
ＭＲ素子が適切にバイアスされ、れ Ｒｈの電接的中心が所望の電位Ｖ ｃｅｎｔｅｒにセッ
トされるように、Ｉ ｒｅｆに対して電流源Ｊ１を制御
するために第１のフィードバック・ループが設けられて
いる。この第］のフィードバック・ループは、ＭＲ素子
Ｒｈに亙って接続された２つの等しい抵抗Ｒからなる抵
抗回路網を有し、これがヘッド−中心電位と、このヘッ
ド−中心電位と所望の電位■ｃｅｎｔｅｒとを比較する
差動増幅器Ｂを駆動する。抵抗Ｒは、Ｒｈよりも抵抗値
が通かに大きい。差動増幅器Ｂの出力は、第２の電流源
Ｊ１を制御するように接続されている。この保護回路は
、ＭＲ素子の露出部分が、通常アース電位にあるディス
ク基板に短絡した時に流れるアース帰還電流を打ち消す
ためにＭＲ素子に流入する電流をＭＲ素子からの電流に
等しくなるように維持することに基づき動作する。その
ために、制御可能な電流源Ｊ１は、増幅器Ｂからの制御
Ｉ信号に緩慢にしか応答しないようになされている。そ
れゆえ、短期間の導電接触は電流源Ｊ１と電流源Ｉ ｒ
ｅｆの間の電流平衡を覆さない。さらに、ＭＲ素子の電
気的中心電圧は、任意の所望の電位に維持することがで
きる。磁気記録媒体の導電領域に対する短絡回路に対し
て保護を行うために、その所望の電位は、論理的には、
アース電位に選択される。これは、ＭＲ素子とその接続
端子からアースへの疑似的キャパシタンスの容量的な放
電に対する保護を行うためでもある。ＭＲ素子を異種金
属接触腐食損傷から保護することが要望される場合には
、その材料の組合せに関連する電池作用的電圧と同程度
の大きさの小さい負の電位が所望の電位、Ｖ ｃｅｎｔ
ｅｒとして選択される。
また、ＭＲ素子の両端に発生するバイアス電圧の大きい
直流成分を抑えるために利得ブロックＡ内に第２のフィ
ードバック・ループが設けられ、これにより、小さい高
周波（データ）信号のみの増幅が行なわれる。
直流成分を抑えるために利得ブロックＡ内に第２のフィ
ードバック・ループが設けられ、これにより、小さい高
周波（データ）信号のみの増幅が行なわれる。
第１図の第１のフィードバック・ループの詳細な回路が
第２図に示されている。この図において、電流ｉｂは、
第１図の利得ブロックＡの入力トランジスタに必要なゼ
ロでないベース・バイアス用電流を表す。抵抗Ｒ１６、
Ｒ１７及びＲ２は、トランジスタＱ３及びＱ４を有する
差動増幅器ＢのためのＭＲ素子中心電位を形成する。抵
抗Ｒ４及びＲ５は、第１のフィードバック・ループのル
ープ利得を制御するために使用される。キャパシタＣ２
は、電気的中心電位の変化に対する、第１図のＪｌの応
答時間を決定するフィードバック・ループの主要時定数
を設定する。トランジスタＱ１及びＱ２からなるＰＮＰ
ダーリントン対は、低電流増幅率ＰＮＰデバイスをもっ
てしても必要なキャパシタンスを低減するべくＱｌのベ
ースで高インピーダンスを保証するために使用される。
第２図に示されている。この図において、電流ｉｂは、
第１図の利得ブロックＡの入力トランジスタに必要なゼ
ロでないベース・バイアス用電流を表す。抵抗Ｒ１６、
Ｒ１７及びＲ２は、トランジスタＱ３及びＱ４を有する
差動増幅器ＢのためのＭＲ素子中心電位を形成する。抵
抗Ｒ４及びＲ５は、第１のフィードバック・ループのル
ープ利得を制御するために使用される。キャパシタＣ２
は、電気的中心電位の変化に対する、第１図のＪｌの応
答時間を決定するフィードバック・ループの主要時定数
を設定する。トランジスタＱ１及びＱ２からなるＰＮＰ
ダーリントン対は、低電流増幅率ＰＮＰデバイスをもっ
てしても必要なキャパシタンスを低減するべくＱｌのベ
ースで高インピーダンスを保証するために使用される。
電流源Ｊ７は、差動増幅器Ｂのためのバイアス源として
のみならず、あらゆる統計的条件のもとての最小定常誤
差を保証するためのフィードフォワード電流としても使
用される。なお、Ｖｃｅｎｔｅｒは、広い範囲の電位で
よいのだが、ＭＲ素子を、アースされた基板をもつディ
スク上の導通衝撃に対する短絡から保護するためには、
この電位は、アース電位に選択される。前に指摘したよ
うに、異種金属接触腐食の保護は、Ｖｃｅｎｔｅｒをわ
ずかに負の電位に選択することにより達成することがで
きる。
のみならず、あらゆる統計的条件のもとての最小定常誤
差を保証するためのフィードフォワード電流としても使
用される。なお、Ｖｃｅｎｔｅｒは、広い範囲の電位で
よいのだが、ＭＲ素子を、アースされた基板をもつディ
スク上の導通衝撃に対する短絡から保護するためには、
この電位は、アース電位に選択される。前に指摘したよ
うに、異種金属接触腐食の保護は、Ｖｃｅｎｔｅｒをわ
ずかに負の電位に選択することにより達成することがで
きる。
もしＶ ｃｅｎｔｅｒがアース電位にあり、ダイオード
Ｄ１及びＤｌａがＱｌおよびＱ２と同様のベース・エミ
ッタ電圧をもつならば、次の式が成立する。
Ｄ１及びＤｌａがＱｌおよびＱ２と同様のベース・エミ
ッタ電圧をもつならば、次の式が成立する。
・ ・ ・［１］
ここで、Ｖｃｍ：ＭＲ素子の中心での実際の電圧、
ｔ
Ｒ３゛＝
十Ｒ３
流
Ｒ１６＝Ｒ１７＝Ｒ２
Ｖｔ
Ｒ４’＝Ｒ５’＝Ｒ４＋２
Ｖｔ：２６ｍＶ
β、＝ＰＮＰデバイスの電流利得
ｉｂ＝プリアンプに対する入力段のベース電初期短絡電
流（時間＝０＋） Ｉｓｉｔ＝最も正のヘッド端子からアースへの初期短絡
電流 ■ｓｆｂ：最も負のヘッド端子からアースへの最終短絡
電流（時間＝■） １８ｉｔ：最も正のヘッド端子からアースへの最終短絡
電流 τ’＝Ｒ１’Ｃ２ 丁５ｉｔ＝−Ｉｓｉｂ ［３］ Ｒ１’ （２Ｒｈ＋３Ｒ１６）（Ｒ４“＋に５′）こ
こで、 ｌ５ｉｂ＝最も負のヘッド端子からアースへのτ・
＝主要閉ループ時定数 Ｌ 上記式に従う短絡回路電流が第３図に示されている。電
流は、時間ｔ＝○で、Ｉｓｉで始まり、最終電流Ｉｓｆ
に至る指数関数的な特性をもつ。図示されているこの特
性は、低い最大値しか許容されない短絡回路電流に必要
な比較的遅いループ応答によって支配される。
流（時間＝０＋） Ｉｓｉｔ＝最も正のヘッド端子からアースへの初期短絡
電流 ■ｓｆｂ：最も負のヘッド端子からアースへの最終短絡
電流（時間＝■） １８ｉｔ：最も正のヘッド端子からアースへの最終短絡
電流 τ’＝Ｒ１’Ｃ２ 丁５ｉｔ＝−Ｉｓｉｂ ［３］ Ｒ１’ （２Ｒｈ＋３Ｒ１６）（Ｒ４“＋に５′）こ
こで、 ｌ５ｉｂ＝最も負のヘッド端子からアースへのτ・
＝主要閉ループ時定数 Ｌ 上記式に従う短絡回路電流が第３図に示されている。電
流は、時間ｔ＝○で、Ｉｓｉで始まり、最終電流Ｉｓｆ
に至る指数関数的な特性をもつ。図示されているこの特
性は、低い最大値しか許容されない短絡回路電流に必要
な比較的遅いループ応答によって支配される。
このことは、第３図の最大安全閾値によって示されてい
る。この短絡回路が決して最大安全レベルを超えないこ
とを保証するために歯、短絡の期間が最大衝撃接触時間
を超えることができない。前記式［１］を参照すると、
電流Ｊ７がフィードフォワード電流として働き、それが
、公称的な場合、定常状態エラーをゼロに設定すること
が出来る。磁気記録媒体とＭＲ素子の間のたいていの短
絡回路は、その性質上短い期間のものであるから、本発
明の回路は、適切な短絡回路保護を与える。
る。この短絡回路が決して最大安全レベルを超えないこ
とを保証するために歯、短絡の期間が最大衝撃接触時間
を超えることができない。前記式［１］を参照すると、
電流Ｊ７がフィードフォワード電流として働き、それが
、公称的な場合、定常状態エラーをゼロに設定すること
が出来る。磁気記録媒体とＭＲ素子の間のたいていの短
絡回路は、その性質上短い期間のものであるから、本発
明の回路は、適切な短絡回路保護を与える。
なお、生じ得る過渡的な短い期間の短絡回路にすらも短
絡回路保護を与えることは重要である。なぜなら、これ
らの過渡的な短絡回路がＭＲ素子を形成する材料の微少
領域に腐食をもたらすことがあるからである。この微少
領域の腐食の累積は、磁気記録媒体に対面するＭＲ素子
のセンス端の窪みを形成し、この窪みが、ＭＲ素子の感
度の相当な低下をもたらすからである。もちろん、より
大きい短絡回路電流は、より大きい衝撃につながり、そ
れは、より大きく急速なＭＲ素子の感度低下となる。本
発明に係る上述の回路は、これらの過渡的な短絡回路に
対して適切な短絡回路保護を与え、これらの電流を安全
な最大許容レベル以下に保つのである。本発明の回路は
また、ＭＲ素子に対する容量性放電損傷にも対処する。
絡回路保護を与えることは重要である。なぜなら、これ
らの過渡的な短絡回路がＭＲ素子を形成する材料の微少
領域に腐食をもたらすことがあるからである。この微少
領域の腐食の累積は、磁気記録媒体に対面するＭＲ素子
のセンス端の窪みを形成し、この窪みが、ＭＲ素子の感
度の相当な低下をもたらすからである。もちろん、より
大きい短絡回路電流は、より大きい衝撃につながり、そ
れは、より大きく急速なＭＲ素子の感度低下となる。本
発明に係る上述の回路は、これらの過渡的な短絡回路に
対して適切な短絡回路保護を与え、これらの電流を安全
な最大許容レベル以下に保つのである。本発明の回路は
また、ＭＲ素子に対する容量性放電損傷にも対処する。
さらに、異種金属接触腐食に対しても同様に保護を与え
る。
る。
また、スルーレート（ｓｌｅｗ ｒａｔｅ）限界の効果
である、非線型効果を考慮することによって、さらに短
絡回路保護を強化することができる。これは、ある種の
回路値を適切に選択することにより、上述のバイアス・
ループの線形時定数よりも有利にすることができる。
である、非線型効果を考慮することによって、さらに短
絡回路保護を強化することができる。これは、ある種の
回路値を適切に選択することにより、上述のバイアス・
ループの線形時定数よりも有利にすることができる。
ＭＲ素子の一方の端でアースへの短絡が生じた時、キャ
パシタＣ２のチャージ電流工Δは次のように定義するこ
とができる。
パシタＣ２のチャージ電流工Δは次のように定義するこ
とができる。
ｉｈ
２ Ｒ４′十Ｒ５゛
短絡電流ｌ５ｆｂまたはｌ５ｆｔをもたらすのに必要な
、キャパシタＣ２の両端の電圧の変化は■Δであり、 ここで、 ■Δ＝■ｓＲ１° ［
７ｂ］短絡電流Ｉｓを達成するのに十分なたけキャパシ
タをチャージするために必要な時間は、ＴΔであり、 ここで、 ■ Δ もしＪ７が小さくＣ２が大きく選ばれているなら、特定
のＩｓが流れることができるようになるまでに必要な時
間は、非線型の内在的なスルーレート限界のために、上
述の線型時定数よりも相当に長くなる。
、キャパシタＣ２の両端の電圧の変化は■Δであり、 ここで、 ■Δ＝■ｓＲ１° ［
７ｂ］短絡電流Ｉｓを達成するのに十分なたけキャパシ
タをチャージするために必要な時間は、ＴΔであり、 ここで、 ■ Δ もしＪ７が小さくＣ２が大きく選ばれているなら、特定
のＩｓが流れることができるようになるまでに必要な時
間は、非線型の内在的なスルーレート限界のために、上
述の線型時定数よりも相当に長くなる。
第１図の利得ブロックＡ内のフィードバック・ループが
第４図に示されており、個々では、入力デバイスＱ１７
及びＱｌＢが増幅器Ａに対応し、ＭＲ素子の信号電圧Ｖ
ｉを増幅する。相互コンダクタンス段（ｇｏ）は、増幅
された信号を、電流源トランジスタＱ２１のベースに対
する電流としてフィードバックする。キャパシタＣ１は
、そのループの主要時定数を生成し、以て、Ｖｉに対す
るＶｏの高域通過応答をもたらす。Ｃ１７とＱ１８から
なる差動入力段の全バイアス電流は、Ｒｈの異なる値に
応じて変化する。その理由は、抵抗Ｒｅの両端に発生す
る電圧が、各入力デバイスを流れる直流電流を等しく保
つためにＣ２１を流れる直流電流を調節する事によって
、ヘッド抵抗Ｒｈの両端のバイアス電圧に等しくなされ
るからである。−船釣には、第４図に示すように、増幅
器のノイズを低減するべくインピーダンスＺｅを生成す
るために、ＲｅをキャパシタＣｅによってバイパスして
もよい。
第４図に示されており、個々では、入力デバイスＱ１７
及びＱｌＢが増幅器Ａに対応し、ＭＲ素子の信号電圧Ｖ
ｉを増幅する。相互コンダクタンス段（ｇｏ）は、増幅
された信号を、電流源トランジスタＱ２１のベースに対
する電流としてフィードバックする。キャパシタＣ１は
、そのループの主要時定数を生成し、以て、Ｖｉに対す
るＶｏの高域通過応答をもたらす。Ｃ１７とＱ１８から
なる差動入力段の全バイアス電流は、Ｒｈの異なる値に
応じて変化する。その理由は、抵抗Ｒｅの両端に発生す
る電圧が、各入力デバイスを流れる直流電流を等しく保
つためにＣ２１を流れる直流電流を調節する事によって
、ヘッド抵抗Ｒｈの両端のバイアス電圧に等しくなされ
るからである。−船釣には、第４図に示すように、増幅
器のノイズを低減するべくインピーダンスＺｅを生成す
るために、ＲｅをキャパシタＣｅによってバイパスして
もよい。
第５図には、相互コンダクタンス段ｇｏのより詳細な構
成が示されている。ここでは、２つの等価な抵抗分割回
路網によって、出力信号Ｖｏの一部だけがフィードバッ
クされる。この回路網は、それぞれ、Ｒ９／Ｒ１１と、
Ｒ１０／Ｒ１２と、Ｑ８及びＱ９からなる差動電圧フォ
ロワと、直列ダイオードｎＤ３及びｎＤ４と、バイアス
電流源Ｊ３及びＪ４を有する。電圧から電流への変換は
、差動対Ｑ１５及びＣ１６と、バイアス源Ｊ５によって
達成される。この段の出力電圧はミラーされ、差動電流
がキャパシタＣ１に供給される。チャージ電流は、トラ
ンジスタＱ１２、Ｑ１３、Ｃ１４と、抵抗Ｒ１３、Ｒ１
４、Ｒ１５からなるＰＮＰ電流ミラーによってミラーさ
れる。放電電流は、別のＰＮＰミラーと、ＮＰＮミラー
によってミラーされる。この別のＰＮＰミラーは、トラ
ンジスタＱ５、Ｑ６、Ｑ７及び抵抗Ｒ１３、Ｒ１４、Ｒ
１５からなる。ＮＰＮミラーは、ダイオードＤ２とトラ
ンジスタＱ２０からなる。電流源Ｊ２は、Ｒｈの最小抵
抗に必要な最小電流を入力段に供給するフィードフォワ
ード電流とじて使用される。電流源Ｊ８は、追加のフィ
ードフォワード電流を供給し、これは、フィードフォワ
ード電流Ｊ２と相俟って、公称の場合の抵抗Ｒｈが使用
されている場合に、入力段に、正しい電流をもたらす。
成が示されている。ここでは、２つの等価な抵抗分割回
路網によって、出力信号Ｖｏの一部だけがフィードバッ
クされる。この回路網は、それぞれ、Ｒ９／Ｒ１１と、
Ｒ１０／Ｒ１２と、Ｑ８及びＱ９からなる差動電圧フォ
ロワと、直列ダイオードｎＤ３及びｎＤ４と、バイアス
電流源Ｊ３及びＪ４を有する。電圧から電流への変換は
、差動対Ｑ１５及びＣ１６と、バイアス源Ｊ５によって
達成される。この段の出力電圧はミラーされ、差動電流
がキャパシタＣ１に供給される。チャージ電流は、トラ
ンジスタＱ１２、Ｑ１３、Ｃ１４と、抵抗Ｒ１３、Ｒ１
４、Ｒ１５からなるＰＮＰ電流ミラーによってミラーさ
れる。放電電流は、別のＰＮＰミラーと、ＮＰＮミラー
によってミラーされる。この別のＰＮＰミラーは、トラ
ンジスタＱ５、Ｑ６、Ｑ７及び抵抗Ｒ１３、Ｒ１４、Ｒ
１５からなる。ＮＰＮミラーは、ダイオードＤ２とトラ
ンジスタＱ２０からなる。電流源Ｊ２は、Ｒｈの最小抵
抗に必要な最小電流を入力段に供給するフィードフォワ
ード電流とじて使用される。電流源Ｊ８は、追加のフィ
ードフォワード電流を供給し、これは、フィードフォワ
ード電流Ｊ２と相俟って、公称の場合の抵抗Ｒｈが使用
されている場合に、入力段に、正しい電流をもたらす。
このようにして、あらゆるＲｈの値に対して入力デバイ
スに適正な電流出力を得るために、第２のフィードバッ
ク・ループの電流出力を介して電流Ｊ８に電流を加Ｎ（
または減算）することができる。ＮＰＮミラーは、特に
Ｃ２１のコレクタ電流が極めて小さくなるときには（Ｒ
ｈの抵抗が最小の値の場合）、飽和に近付くことがある
ので、飽和が生じないようにミラーを構成する必要があ
る。このようにＮＰＮ電流ミラーという簡単な構成が、
Ｒｈの最小値の場合にもＣ２１のコレクタ電流がゼロ以
上の十分な値であることを保障することと並んで、１つ
の解決策である。このことは、Ｊ２からのフィードフォ
ワード電流の量をわずかに減少させ、それに対応して、
前述の初期設定値に対してＪ８からのフィードフォワー
ド電流を増加させることによって達成することができる
。
スに適正な電流出力を得るために、第２のフィードバッ
ク・ループの電流出力を介して電流Ｊ８に電流を加Ｎ（
または減算）することができる。ＮＰＮミラーは、特に
Ｃ２１のコレクタ電流が極めて小さくなるときには（Ｒ
ｈの抵抗が最小の値の場合）、飽和に近付くことがある
ので、飽和が生じないようにミラーを構成する必要があ
る。このようにＮＰＮ電流ミラーという簡単な構成が、
Ｒｈの最小値の場合にもＣ２１のコレクタ電流がゼロ以
上の十分な値であることを保障することと並んで、１つ
の解決策である。このことは、Ｊ２からのフィードフォ
ワード電流の量をわずかに減少させ、それに対応して、
前述の初期設定値に対してＪ８からのフィードフォワー
ド電流を増加させることによって達成することができる
。
第２のフィードバック・ループを特徴付ける重要な式は
、つぎのちのである。
、つぎのちのである。
ｖＯ
Ｈ（ｓ） ＝−”
一２ＲＬ （ｓτ゛÷１）
・・・・・ ［８コ
ここで、Ｈ（ｓ）は、Ｊ２及びＪ８によって内部的に印
加されたフィードフォワードの効果を含まず、 Ｒ１、＝Ｒ９÷Ｉ’ｌｌ ｔＲｅ ツー Ｒ９＋Ｒ１１ ｔ ｒｅ ’ ＝２ に＝Ｎ Ｐ Ｎミラーの利得が−１であると仮定したと
きのＰＮＰミラーの電流利得 βｎ−ＮＰＮデバイスの電流増幅率 Ｓ＝ニラプラス算子 ここで、 τパ＝βｎｃ１（Ｒ１８＋ｒｅ”）
［９］ｔ ｒｅ”
［１０］ｈ ２Ｊ１−− −Ｊ２ −βｎＪ８ ｅ １＋ Ｌ ここで、Ｖｏ （ｄｃ）は、内部フィードフォワード及
びベース・バイアス電流１ｂ＝ＪＩＲｂ／Ｒｅβｎの場
合の、ｖＯにおける直流オフセットである。
加されたフィードフォワードの効果を含まず、 Ｒ１、＝Ｒ９÷Ｉ’ｌｌ ｔＲｅ ツー Ｒ９＋Ｒ１１ ｔ ｒｅ ’ ＝２ に＝Ｎ Ｐ Ｎミラーの利得が−１であると仮定したと
きのＰＮＰミラーの電流利得 βｎ−ＮＰＮデバイスの電流増幅率 Ｓ＝ニラプラス算子 ここで、 τパ＝βｎｃ１（Ｒ１８＋ｒｅ”）
［９］ｔ ｒｅ”
［１０］ｈ ２Ｊ１−− −Ｊ２ −βｎＪ８ ｅ １＋ Ｌ ここで、Ｖｏ （ｄｃ）は、内部フィードフォワード及
びベース・バイアス電流１ｂ＝ＪＩＲｂ／Ｒｅβｎの場
合の、ｖＯにおける直流オフセットである。
この増幅器の交流応答が、第６図のポーデ図に示されて
いる。このとき、第２のフィードバック・ループの主要
低周波極が、図示されている低周波ロール・オフをもた
らす。
いる。このとき、第２のフィードバック・ループの主要
低周波極が、図示されている低周波ロール・オフをもた
らす。
第７図には、バイアス及び増幅回路要素が示されている
。ここでは、回路が抵抗Ｒｈの範囲で動作しなくてはな
らないためＶｏにおける共通モード電圧変化によって引
き起こされるダイナミック・レンジの制約を除去するた
め、電圧フォロワ段には余分なダイオードが設けられて
いる。
。ここでは、回路が抵抗Ｒｈの範囲で動作しなくてはな
らないためＶｏにおける共通モード電圧変化によって引
き起こされるダイナミック・レンジの制約を除去するた
め、電圧フォロワ段には余分なダイオードが設けられて
いる。
第８図には、１つのヘッドから別のヘッドへ切り換え得
るプリアンプの全体が示されている。これにおいては、
使用すべき複数の入力段のうちの１つに対処するために
、トランジスタＱＩＯ及びＱｌｌと、ダイオードＤ１１
及びＲ１２と、抵抗Ｒ２３からなるカスコード段が設け
られている。各入力段は、ＭＲ素子に接続された増幅段
からなっている。
るプリアンプの全体が示されている。これにおいては、
使用すべき複数の入力段のうちの１つに対処するために
、トランジスタＱＩＯ及びＱｌｌと、ダイオードＤ１１
及びＲ１２と、抵抗Ｒ２３からなるカスコード段が設け
られている。各入力段は、ＭＲ素子に接続された増幅段
からなっている。
各増幅段は、ノードｎ３及びＲ４で、異なるカスコード
段への入力に対してドツトＯＲ構成されている。第７図
は、トランジスタＱ１７、Ｑ１８、Ｑ１９ａＸＱ１９ｂ
、Ｑ２６及びＱ２７、抵抗Ｒｅ、Ｒ１７、Ｒ１８及びヘ
ッドＲｈからなるそのような段を１つたけ示している。
段への入力に対してドツトＯＲ構成されている。第７図
は、トランジスタＱ１７、Ｑ１８、Ｑ１９ａＸＱ１９ｂ
、Ｑ２６及びＱ２７、抵抗Ｒｅ、Ｒ１７、Ｒ１８及びヘ
ッドＲｈからなるそのような段を１つたけ示している。
全ての入力増幅器に対するバイアスは、ノードｎ５で共
通である。トランジスタ・スイッチＱ１９は、上記複数
の入力増幅段のうちのどれか１つにバイアス電流を供給
するために、ノードｎｃでの制御信号によりＯＮ、ＯＦ
Ｆ切り換えされる。その制ａｉｌｌｉ号と同時に、ノー
ドｎａ及びｎｂの制御信号はまた、基準バイアス電流Ｊ
１が適切なヘッド素子をバイアスするように適切に変更
される。ノードｎ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は
、個々の入力段と、全ての入力段に共通な増幅器の一部
の両方に共通である。ノードｎａ、ｎｂ、ｎｃの制御信
号は、個々のめいめいの入力段のみ特有であり、そのう
ち−度に１つのみしかターンオンすることができない。
通である。トランジスタ・スイッチＱ１９は、上記複数
の入力増幅段のうちのどれか１つにバイアス電流を供給
するために、ノードｎｃでの制御信号によりＯＮ、ＯＦ
Ｆ切り換えされる。その制ａｉｌｌｉ号と同時に、ノー
ドｎａ及びｎｂの制御信号はまた、基準バイアス電流Ｊ
１が適切なヘッド素子をバイアスするように適切に変更
される。ノードｎ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は
、個々の入力段と、全ての入力段に共通な増幅器の一部
の両方に共通である。ノードｎａ、ｎｂ、ｎｃの制御信
号は、個々のめいめいの入力段のみ特有であり、そのう
ち−度に１つのみしかターンオンすることができない。
バイアス電流Ｊ５は、切り換えの後直ちに発生する高速
スイッチング・モードに適合するように可変になされる
。この切り換えとして、１つのヘッドから別のヘッドへ
の切り換え、またはディスク・ファイル・システムにお
けるスタンバイまたは書込みモードから読み取りモード
への切り換えがある。切り換えに続いて直ちに、既知の
長さの信号が外部論理回路によりプリアンプに送られ、
これにより、その信号期間に、電流Ｊ５が増加される。
スイッチング・モードに適合するように可変になされる
。この切り換えとして、１つのヘッドから別のヘッドへ
の切り換え、またはディスク・ファイル・システムにお
けるスタンバイまたは書込みモードから読み取りモード
への切り換えがある。切り換えに続いて直ちに、既知の
長さの信号が外部論理回路によりプリアンプに送られ、
これにより、その信号期間に、電流Ｊ５が増加される。
電流Ｊ５をＮ倍増加することは、第２フイードバツク・
ループのループ利得をＮ７！け増加させることになり、
以て主要低周波極をＮたけ増加させる。もしＮが十分に
大きければ、切り換えの間の過渡的応答に関連する指数
関数的減衰を相当に短縮することができる。もしＮが小
さいと、その過渡的応答に関連する減衰が、長くて直線
的な減衰となる。
ループのループ利得をＮ７！け増加させることになり、
以て主要低周波極をＮたけ増加させる。もしＮが十分に
大きければ、切り換えの間の過渡的応答に関連する指数
関数的減衰を相当に短縮することができる。もしＮが小
さいと、その過渡的応答に関連する減衰が、長くて直線
的な減衰となる。
充電電流と放電電流もＮ倍増加するので、キャパシタＣ
１の両端の電圧の調節に関連するスルーレート制限要因
も小さい程度に減少する。この、切り換え直後の過渡的
な高利得モードの間に、ループ利得が変化し、従って、
■０に定常状態誤差を生じる。この高利得モードにおけ
る公称の場合の定常状態誤差は、別のフィードフォワー
ド電流Ｊ６を一時的に印加することによって、通常の低
利得モードにおける公称的な場合の出衣装状態誤差と同
様にすることができる。高利得期間の間のみのこのフィ
ードフォワード電流の一時的な印加は、−船釣には、過
渡的な応答時間を最小限に抑える。
１の両端の電圧の調節に関連するスルーレート制限要因
も小さい程度に減少する。この、切り換え直後の過渡的
な高利得モードの間に、ループ利得が変化し、従って、
■０に定常状態誤差を生じる。この高利得モードにおけ
る公称の場合の定常状態誤差は、別のフィードフォワー
ド電流Ｊ６を一時的に印加することによって、通常の低
利得モードにおける公称的な場合の出衣装状態誤差と同
様にすることができる。高利得期間の間のみのこのフィ
ードフォワード電流の一時的な印加は、−船釣には、過
渡的な応答時間を最小限に抑える。
■０において見て取れる一般的な過渡応答が第９図に示
されている。ここでは、３つの異なる応答が示されてい
る。応答１は、公称抵抗のヘッドからそれと同じ抵抗の
別のヘッドへ移行するときの応答である。この場合は、
まさに−時的フィードフォワード電流Ｊ６の意図する通
りの場合であるので、過渡時間は可能なかぎり短くなる
。応答２は、最も低い仕様抵抗のヘッドから最も高い仕
様抵抗への切り換えをあられし、応答３はその逆の場合
である。応答２及び３では、過渡的応答が複数の異なる
効果によりで支配されることが明らかになる。その第１
且つ最も支配的な効果は、切り換え直後の高利得モード
のスルーレート制限の効果である。この効果は、キャパ
シタＣ１に利用可能な電流を充放電する際の上記電流増
加によって最小限に抑えられる。このスルーレート制限
が収まった後は、第２フイードバツク・ループの極周波
数の増大が、通常のループ応答の場合に期待されるより
もＮ倍速く定常状態に減衰するように線形減衰を改善す
る。高利得モードの完了後（この場合１０μｓ）、第２
のフィードバック・ループの正常ループ利得が、高利得
モードと低利得モードの間の定常状態誤差の変化に応答
する。この応答の減衰後、過渡応答の残りの部分は、第
１のフィードバック・ループ中にある最低の極周波数に
よって支配される。
されている。ここでは、３つの異なる応答が示されてい
る。応答１は、公称抵抗のヘッドからそれと同じ抵抗の
別のヘッドへ移行するときの応答である。この場合は、
まさに−時的フィードフォワード電流Ｊ６の意図する通
りの場合であるので、過渡時間は可能なかぎり短くなる
。応答２は、最も低い仕様抵抗のヘッドから最も高い仕
様抵抗への切り換えをあられし、応答３はその逆の場合
である。応答２及び３では、過渡的応答が複数の異なる
効果によりで支配されることが明らかになる。その第１
且つ最も支配的な効果は、切り換え直後の高利得モード
のスルーレート制限の効果である。この効果は、キャパ
シタＣ１に利用可能な電流を充放電する際の上記電流増
加によって最小限に抑えられる。このスルーレート制限
が収まった後は、第２フイードバツク・ループの極周波
数の増大が、通常のループ応答の場合に期待されるより
もＮ倍速く定常状態に減衰するように線形減衰を改善す
る。高利得モードの完了後（この場合１０μｓ）、第２
のフィードバック・ループの正常ループ利得が、高利得
モードと低利得モードの間の定常状態誤差の変化に応答
する。この応答の減衰後、過渡応答の残りの部分は、第
１のフィードバック・ループ中にある最低の極周波数に
よって支配される。
Ｆ０発明の詳細
な説明したように、この発明によれば、磁気記録媒体の
表面との接触により、磁気ヘッドのＭＲ素子に短絡電流
が流れる時、ＭＲ素子が保護される。
表面との接触により、磁気ヘッドのＭＲ素子に短絡電流
が流れる時、ＭＲ素子が保護される。
第１図は、本発明の原理に基づき構成された回路の基本
的な概念をあられすブロック図、 第２図は、第１図の回路の第１のフィードバック・ルー
プの回路図、 第３図は、本発明によって保護されるＭＲ素子の短絡回
路電流をあられす図、 第４図は、第１図の回路の第２のフィードバック・ルー
プの回路図、 第５図は、第４図のより詳細な回路図、第６図は、第１
図、第２図、第４図及び第５図に従い構成された増Ｉｇ
器の単一経路の周波数応答をあられずボーデ図、 第７図は、増幅器及びバイアス回路要素のより詳細な回
路図、 第８図は、１つのヘッドから別のヘッドに切り換えるた
めのノードを示すプリアンプの回路図、 第９図は、第８図のプリアンプのヘッド切り換えの間の
過渡応答を、異なる３つの場合について示す図である。
的な概念をあられすブロック図、 第２図は、第１図の回路の第１のフィードバック・ルー
プの回路図、 第３図は、本発明によって保護されるＭＲ素子の短絡回
路電流をあられす図、 第４図は、第１図の回路の第２のフィードバック・ルー
プの回路図、 第５図は、第４図のより詳細な回路図、第６図は、第１
図、第２図、第４図及び第５図に従い構成された増Ｉｇ
器の単一経路の周波数応答をあられずボーデ図、 第７図は、増幅器及びバイアス回路要素のより詳細な回
路図、 第８図は、１つのヘッドから別のヘッドに切り換えるた
めのノードを示すプリアンプの回路図、 第９図は、第８図のプリアンプのヘッド切り換えの間の
過渡応答を、異なる３つの場合について示す図である。
Claims (3)
- （１） （ａ）第１及び第２の端子をもつ磁気抵抗素子と、 （ｂ）上記第１の磁気抵抗素子にバイアス電流を流すよ
うに上記第１の端子に接続された第１の電流源と、 （ｃ）基準電流を発生するために上記第２の端子に接続
された第２の電流源と、 （ｄ）上記第１及び第２の端子のほぼ中央の上記磁気抵
抗素子の中心電位を感知するように上記第１及び第２の
端子に亙って接続された回路手段と、 （ｅ）上記感知された上記磁気抵抗素子の中心電位に応
答して、上記中心電位を予定の基準電位に維持するよう
に上記第１の電流源の電流出力を調節するためのフィー
ドバック手段とを具備する、 磁気抵抗素子の保護回路。 - （２） （ａ）第１及び第２の端子をもつ磁気抵抗素子と、 （ｂ）上記第１の磁気抵抗素子にバイアス電流を流すよ
うに上記第１の端子に接続された第１の電流源と、 （ｃ）基準電流を発生するために上記第２の端子に接続
された第２の電流源と、 （ｄ）上記第１及び第２の端子のほぼ中央の上記磁気抵
抗素子の中心電位を感知するように上記第１及び第２の
端子に亙って接続された回路手段と、 （ｅ）上記感知された上記磁気抵抗素子の中心電位に応
答して、上記中心電位を予定の基準電位に維持するよう
に上記第１の電流源の電流出力を調節するためのフィー
ドバック手段と、 （ｆ）上記磁気抵抗素子によって感知された磁束の関数
として発生された上記磁気抵抗素子に亙る信号電圧を増
幅するための手段とを具備する、 磁気抵抗素子の検出電圧増幅回路。 - （３） （ａ）各々が磁気抵抗素子に接続された増幅回路をもち
、該磁気抵抗素子が第１及び第２の端子をもつような複
数の入力回路と、 （ｂ）複数の入力端子及び出力端子と、該入力端子に上
記各々の増幅回路を接続するための手段をもつカスコー
ド回路と、 （ｃ）上記入力回路のうちの１つを選択するための切り
換え手段と、 （ｄ）第１の電流源と、 （ｅ）上記選択された磁気抵抗素子にバイアス電流を発
生するために、上記第１の電流源を上記選択された磁気
抵抗素子の上記第１の端子に接続するための手段と、 （ｆ）第２電流源と、 （ｇ）基準電流を発生するために、上記第２の電流源を
上記選択された磁気抵抗素子の上記第２の端子に接続す
るための手段と、 （ｈ）上記選択された磁気抵抗素子の上記第１及び第２
の端子のほぼ中央の上記磁気抵抗素子の中心電位を感知
するように上記第１及び第２の端子に亙って接続された
回路手段 と、 （ｉ）上記選択された磁気抵抗素子の上記感知された中
心電位に応答して、上記中心電位を予定の基準電位に維
持するように上記第１の電流源の電流出力を調節するた
めのフィードバック手段と、 （ｊ）上記選択された磁気抵抗素子によって感知された
磁束の関数として信号電圧を与えるように上記カスコー
ド回路の出力端子の信号を結合するための手段とを具備
する、 複数の磁気抵抗素子のうちの選択した１つ によって発生された信号を増幅するための回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/250,784 US4879610A (en) | 1988-09-28 | 1988-09-28 | Protective circuit for a magnetoresistive element |
| US250784 | 1988-09-28 | ||
| SG150794A SG150794G (en) | 1988-09-28 | 1994-10-17 | Protective circuit for magnetoresistive element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0294103A true JPH0294103A (ja) | 1990-04-04 |
| JPH0772921B2 JPH0772921B2 (ja) | 1995-08-02 |
Family
ID=26664435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1186207A Expired - Fee Related JPH0772921B2 (ja) | 1988-09-28 | 1989-07-20 | 磁気抵抗素子の保護回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4879610A (ja) |
| EP (1) | EP0361781B1 (ja) |
| JP (1) | JPH0772921B2 (ja) |
| DE (1) | DE68914075T2 (ja) |
| HK (1) | HK139294A (ja) |
| SG (1) | SG150794G (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04228101A (ja) * | 1990-05-01 | 1992-08-18 | Internatl Business Mach Corp <Ibm> | 磁気抵抗素子の信号増幅兼短絡保護回路 |
| US5831783A (en) * | 1995-07-17 | 1998-11-03 | Fujitsu Limited | Power source control circuit for controlling an electric potential of a magnetic head and memory apparatus using such a power source control circuit |
| US6512654B2 (en) | 1997-10-03 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Magnetic disk driving apparatus with bearing fixed with conductive adhesive |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987514A (en) * | 1989-02-15 | 1991-01-22 | Hewlett-Packard Company | Method and apparatus for preventing parasitic electrical discharges in magnetic disk drives |
| US5142425A (en) * | 1990-08-09 | 1992-08-25 | Hewlett-Packard Company | Disk drive in which magnetic head-to-disk capacitive coupling is eliminated |
| US5122915A (en) * | 1990-09-26 | 1992-06-16 | Minnesota Mining And Manufacturing Company | Low-noise preamplifier for magneto-resistive heads |
| US5204789A (en) * | 1991-01-31 | 1993-04-20 | International Business Machines Corporation | Low noise voltage-biasing amplifier for magnetoresistive element |
| US5323278A (en) * | 1992-09-17 | 1994-06-21 | International Business Machines Corporation | Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications |
| US5309295A (en) * | 1992-10-08 | 1994-05-03 | International Business Machines Corporation | Method and apparatus for biasing a magneto-resistive head |
| US5296975A (en) * | 1992-10-09 | 1994-03-22 | International Business Machines Corporation | High-transition-rate, low-supply-voltage write driver circuitry for magnetic inductive write head |
| MY112702A (en) * | 1992-10-30 | 2001-08-30 | Sony Corp | Reproducing circuit for a magnetic head. |
| US5327303A (en) * | 1992-12-18 | 1994-07-05 | Seagate Technology, Inc. | MR preamplifier having feedback loops for minimizing differential low frequency components and regulating common mode low frequency components of the preamplifier output signal |
| JPH077196A (ja) * | 1992-12-29 | 1995-01-10 | Eastman Kodak Co | 磁界センサ及び磁界検知方法 |
| JP2994522B2 (ja) * | 1993-02-22 | 1999-12-27 | 富士通株式会社 | 磁気抵抗素子用プリアンプ |
| US5398144A (en) * | 1993-02-25 | 1995-03-14 | Vtc Inc. | Bias generator for a low voltage differential read amplifier |
| JP2553316B2 (ja) * | 1993-03-02 | 1996-11-13 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ記憶ディスク・ドライブ装置 |
| BE1005586A0 (nl) * | 1993-05-10 | 1993-11-09 | Philips Electronics Nv | Optekeninrichting voorzien van een temperatuurafhankelijke schrijfstroomregeling. |
| US5426542A (en) * | 1994-01-21 | 1995-06-20 | Seagate Technology, Inc. | Electronically coupled high-impedance magnetoresistive preamplifier |
| US5497111A (en) * | 1994-12-22 | 1996-03-05 | International Business Machines Corporation | Peak detection circuit for suppressing magnetoresistive thermal asperity transients in a data channel |
| DE69531931T2 (de) * | 1994-12-30 | 2004-07-29 | STMicroelectronics, Inc., Carrollton | Symmetrisch ohmische Stromwandlerschaltung und Verfahren dazu |
| US5770968A (en) * | 1994-12-30 | 1998-06-23 | Sgs-Thomson Microelectronics, Inc. | Differential amplifier with proxy load for control of output common mode range |
| US5761009A (en) * | 1995-06-07 | 1998-06-02 | International Business Machines Corporation | Having parastic shield for electrostatic discharge protection |
| US6057972A (en) * | 1995-11-03 | 2000-05-02 | International Business Machines Corporation | Current source for a magnetoresistive head with variability and selectable slew rate |
| US5877911A (en) * | 1996-03-13 | 1999-03-02 | International Business Machines Corporation | Magneto-resistive head pre-amplifying circuit for avoiding output voltage transients |
| US5995311A (en) * | 1996-04-30 | 1999-11-30 | Texas Instruments Incorporated | Head switch sequence to protect magneto-resistive (MR) head |
| US5914630A (en) * | 1996-05-10 | 1999-06-22 | Vtc Inc. | MR head preamplifier with output signal amplitude which is independent of head resistance |
| US5917680A (en) * | 1996-06-24 | 1999-06-29 | Read-Rite Corporation | Magnetoresistive head with magnetic bias level control |
| EP0922280A4 (en) * | 1996-08-30 | 1999-10-13 | Christian P Marlowe | MAGNETIC RECORDING METHOD AND APPARATUS USING INDUCED PLASMA DISCHARGE |
| US5812019A (en) * | 1997-01-10 | 1998-09-22 | Vtc Inc. | Open-loop MR biasing circuit with high power supply and common mode rejection |
| US6014281A (en) * | 1997-12-04 | 2000-01-11 | International Business Machines Corporation | Using a read element and a read/write coupling path to detect write-safe conditions |
| US6219195B1 (en) | 1998-01-29 | 2001-04-17 | Marvell Technology Group Ltd. | Low-noise magneto-resistive amplifier using CMOS technology |
| US6067220A (en) * | 1998-04-02 | 2000-05-23 | Pemstar, Inc. | Shunt for protecting a hard file head |
| US6252735B1 (en) | 1999-02-25 | 2001-06-26 | International Business Machines Corporation | Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements |
| US6687097B1 (en) | 2000-03-22 | 2004-02-03 | Pemstar, Inc. | Electrostatic protection for magnetic heads |
| US7006313B2 (en) * | 2002-06-25 | 2006-02-28 | Texas Instruments Incorporated | Circuit and method to match common mode flex impedance and to achieve symmetrical switching voltage outputs of write driver |
| DE10244905A1 (de) * | 2002-09-25 | 2004-04-08 | Austriamicrosystems Ag | Regelvorrichtung mit einem Regelkreis und einem Sensor und Verfahren zum Betrieb der Regelvorrichtung |
| US6847501B2 (en) * | 2002-11-06 | 2005-01-25 | International Business Machines Corporation | Method and apparatus for providing matched differential MR biasing and pre-amplification |
| US20050259344A1 (en) * | 2003-08-26 | 2005-11-24 | Motomu Hashizume | High output impedance biasing for magnetoresistive elements |
| US7151393B2 (en) * | 2004-11-05 | 2006-12-19 | Guzik Technical Enterprises | High-speed write driver |
| JP5080411B2 (ja) * | 2008-09-19 | 2012-11-21 | エイチジーエスティーネザーランドビーブイ | ディスク・ドライブ及びヘッド・スライダ上の素子のコモン電位調整方法 |
| US9966094B1 (en) * | 2016-09-14 | 2018-05-08 | Marvell International Ltd. | Quadratic current slew control circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4492997A (en) * | 1980-11-28 | 1985-01-08 | Hitachi, Ltd. | Reproducing and amplifying circuit for magnetoresistive head |
| DE3279790D1 (en) * | 1981-12-09 | 1989-08-03 | Matsushita Electric Industrial Co Ltd | Thin film magnetic head |
| DE3435867A1 (de) * | 1984-09-29 | 1986-04-10 | Bosch Gmbh Robert | Differentialsensor |
| US4712144A (en) * | 1985-08-20 | 1987-12-08 | International Business Machines Corporation | Method and apparatus for reading recorded data by a magnetoresistive head |
| US4706138A (en) * | 1986-04-14 | 1987-11-10 | International Business Machines Corporation | Amplification of signals produced by a magnetic sensor |
| US4786993A (en) * | 1986-06-30 | 1988-11-22 | International Business Machines Corporation | Voltage amplifier for constant voltage biasing and amplifying signals from a MR sensor |
-
1988
- 1988-09-28 US US07/250,784 patent/US4879610A/en not_active Expired - Lifetime
-
1989
- 1989-07-20 JP JP1186207A patent/JPH0772921B2/ja not_active Expired - Fee Related
- 1989-09-20 EP EP89309589A patent/EP0361781B1/en not_active Expired - Lifetime
- 1989-09-20 DE DE68914075T patent/DE68914075T2/de not_active Expired - Fee Related
-
1994
- 1994-10-17 SG SG150794A patent/SG150794G/en unknown
- 1994-12-08 HK HK139294A patent/HK139294A/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04228101A (ja) * | 1990-05-01 | 1992-08-18 | Internatl Business Mach Corp <Ibm> | 磁気抵抗素子の信号増幅兼短絡保護回路 |
| US5831783A (en) * | 1995-07-17 | 1998-11-03 | Fujitsu Limited | Power source control circuit for controlling an electric potential of a magnetic head and memory apparatus using such a power source control circuit |
| US6512654B2 (en) | 1997-10-03 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Magnetic disk driving apparatus with bearing fixed with conductive adhesive |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0361781A3 (en) | 1992-01-15 |
| US4879610A (en) | 1989-11-07 |
| DE68914075T2 (de) | 1994-10-20 |
| DE68914075D1 (de) | 1994-04-28 |
| EP0361781B1 (en) | 1994-03-23 |
| HK139294A (en) | 1994-12-16 |
| SG150794G (en) | 1995-03-17 |
| EP0361781A2 (en) | 1990-04-04 |
| JPH0772921B2 (ja) | 1995-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0294103A (ja) | 磁気抵抗素子の保護回路 | |
| EP0805437B1 (en) | Reproducing circuit for a magnetic head | |
| US5103353A (en) | Low noise amplifier with short circuit protection for signals from magnetoresistive element | |
| JP2574986B2 (ja) | デイスク記憶システム | |
| CA1326072C (en) | Voltage amplifier for constant voltage biasing and amplifying signals from a mr sensor | |
| JP2572528B2 (ja) | データ記憶装置 | |
| US5534818A (en) | Preamplifier noise filtering circuit | |
| US20050141120A1 (en) | Disk drive preamplifier | |
| US6066987A (en) | Differential cascode magneto-resistance preamplifier with bias bypass | |
| US6219194B1 (en) | MR head read amplifier with improved write to read recovery time | |
| JPS59135685A (ja) | パルス駆動検出用センス回路 | |
| US6107873A (en) | Low noise common-emitter preamplifier for magneto-resistive heads | |
| JP3610664B2 (ja) | ライト電流発生回路 | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| US20030002192A1 (en) | Single pole voltage bias loop for increased stability | |
| JPH11203611A (ja) | 増幅回路 | |
| US5398144A (en) | Bias generator for a low voltage differential read amplifier | |
| US6683740B1 (en) | Architecture for a hard disk drive write amplifier circuit with damping control | |
| JPS5846764B2 (ja) | 磁気ヘッド用切換え回路 | |
| KR100192597B1 (ko) | 하드디스크 드라이버 장치의 증폭회로 | |
| JPH07169003A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| KR100258976B1 (ko) | 하드디스크드라이브의디스크의재생용자기저항헤드를제어하는전치증폭장치 | |
| JP4014740B2 (ja) | 増幅回路 | |
| JP2518906B2 (ja) | 磁気記録再生装置 | |
| JP4487462B2 (ja) | 磁気抵抗効果型ヘッド検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |