JPH0772921B2 - 磁気抵抗素子の保護回路 - Google Patents

磁気抵抗素子の保護回路

Info

Publication number
JPH0772921B2
JPH0772921B2 JP1186207A JP18620789A JPH0772921B2 JP H0772921 B2 JPH0772921 B2 JP H0772921B2 JP 1186207 A JP1186207 A JP 1186207A JP 18620789 A JP18620789 A JP 18620789A JP H0772921 B2 JPH0772921 B2 JP H0772921B2
Authority
JP
Japan
Prior art keywords
current
magnetoresistive element
circuit
potential
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1186207A
Other languages
English (en)
Other versions
JPH0294103A (ja
Inventor
ステイブン・アレン・ホベ
クラス・ベイレント・クラツセン
カルビン・シズオ・ノムラ
ジヤコブス・コーネリス・レオナーダス・ヴアン・ペペン
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH0294103A publication Critical patent/JPH0294103A/ja
Publication of JPH0772921B2 publication Critical patent/JPH0772921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/40—Protective measures on heads, e.g. against excessive temperature 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)
  • Magnetic Heads (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 この発明は、磁気抵抗素子によって発生された信号を増
幅するための回路に関し、より詳しくは、磁気抵抗素子
を、望ましくない程度の大きい電流から保護するための
回路に関する。
Ｂ従来技術 従来技術は、磁気抵抗（MR）センサまたはヘッドと呼ば
れる磁気トランスジューサを開示しており、これは、高
い線密度の磁気表面からデータを読み出し得るものであ
ることが示されている。MRセンサは、磁気抵抗材料から
なる読み取り素子の抵抗の変化を通じて磁界信号を感知
する。この抵抗の変化は、その素子によってセンスされ
た磁束の大きさと方向の関数である。
米国特許第4492997号は、MRセンサが、増幅回路のネガ
ティブ・フィードバック抵抗の一部として働くように接
続された２つの末端装置であり、よって増幅回路が、MR
素子に駆動電流を供給することと、MR素子から得られた
信号を増幅すること、の２つの役目を果たすようにした
MRヘッドを開示する。
米国特許第4660113号は、MR素子が３つの端子をもち、
その中心端子がアース電位に接続されているようなMRセ
ンサを開示する。これにおいては、ヘッドによって拾い
上げられる外部ノイズを除去するために、他の２つの端
子からの出力が、差動増幅器によって差動的に増幅され
る。
磁気記録技術においては、情報を記録し高い信頼性で読
みだすことができる領域密度を向上させることが望まれ
続けている。そして、この要望により、磁気記録トラッ
クに沿うより大きいビット密度と、より狭いトラック幅
へと向かう傾向がもたらされている。このより大きいビ
ット密度は、高い信頼性でデータを記録し読みだすため
に、より狭い変換ギャップと、より狭いトラック幅と、
より低い飛翔高さを要求するようになっている。
これらの要求を満たすために必要とされるMR素子は、一
般的には小さい。この要因は、飛翔高さが低いことと相
俟って、その素子とその環境との間に流れる電流による
MR素子の破損の可能性の増大につながる。その１つの例
は、素子と磁気記録面の間の間欠的な接触によってもた
らされる電流であって、それは素子の磁気ディスク基板
電位に対する間欠的な短絡につながることがある。別の
例は、湿った雰囲気のもとでの、素子の材料とディスク
磁気材料または基板材料の間の異種金属接触腐食によっ
て流れる電流である。
本出願人に係る米国特許第4706138号及び第4712144号
は、MR素子によって発生された信号を増幅するための回
路を開示する。これらの回路は、上述の小型のMRセンサ
によって発生された信号を増幅するように有効に動作す
るものであることが示されている。
しかしながら、上述のどの米国特許もいかなる従来技術
も、MR素子の環境に対するこれらの損傷電流から、MR素
子を保護するための回路を開示しない。
C.発明が解決しようとする問題点 この発明の目的は、磁気記録媒体との間で発生する電流
に起因するMR素子の損傷を防止するためのMR素子用の保
護回路を提供することにある。
D.問題点を解決するための手段 この発明によれば、第１及び第２の端子をもつMR素子を
有する、MR素子のための保護回路が提供される。これに
おいては、第１の電流源がMR素子を流れるバイアス電流
を発生するためにMR素子の第１の端子に接続され、第２
の電流源が基準電流を発生するためにMR素子の第２の端
子に接続される。MR素子の第１と第２の端子の間にわた
って、そのほぼ中央にMR素子の中心電位をセンスするた
めの回路手段が接続され、その中心電位を予定の基準電
圧に維持すべく第１の電流源の電流出力を調節するため
に、MR素子のセンスされた中心電位に応答するフィード
バック電流手段が設けられる。MR素子と磁気記録媒体の
導電領域の間に接触が生じた場合のMR素子に対する損傷
を防止するために、この基準電圧は、MR素子と基板の間
の（疑似的）キャパシタンスの放電電流が小さい値に保
たれるように選ばれる。好適には、この基準電圧は、基
板電圧と等しい。
この発明の別の特徴は、MR素子の両端の信号を、MR素子
によってセンスされる磁束の関数として変化する信号電
圧を発生するように増幅することができるということで
ある。この場合、MR素子にわたってセンスされた直流電
圧を補償し、以てヘッドにわたるバイアス電流によって
発生されたこの直流電圧を実質的に除去し、信号電圧の
みを残すように、第２のフィードバック回路が設けられ
る。
この発明の更に別の特徴は、めいめいが次の増幅段に接
続される複数の入力回路を設ける事ができ、また、選択
されたMRセンサによってセンスされる磁束の関数として
出力電圧をセンスするとともにMR素子をこの発明の保護
回路に接続するために、その入力回路のうち予定の１つ
を選択するためのスイッチ手段が設けられる。
E.実施例 第１図を参照して、磁気抵抗（MR）素子の短絡保護機能
をもつ低ノズル高帯域差動増幅器を実現するための基本
的概念が説明される。第１の電流源Irefは、MR素子Rhの
第１の端子に接続され、第２の電流源J1は、MR素子Rhの
電流源に接続される。また、MR素子が適切にバイアスさ
れ、Rhの電気的中心が所望の電位Vcenterにセットされ
るように、Irefに対して電流源J1を制御するために第１
のフィードバック・ループが設けられている。この第１
のフィードバック・ループは、MR素子Rhにわたって接続
された２つの等しい抵抗Ｒからなる抵抗回路網を有し、
これがヘッド−中心電位と、このヘッド−中心電位と所
望の電位Vcenterとを比較する差動増幅器Ｂを駆動す
る。抵抗Ｒは、Rhよりも抵抗値が遥かに大きい。差動増
幅器Ｂの出力は、第２の電流源J1を制御するように接続
されている。この保護回路は、MR素子の露出部分が、通
常アース電位にあるディスク基板に短絡した時に流れる
アース帰還電流を打ち消すためにMR素子に流入する電流
をMR素子からの電流に等しくなるように維持することに
基づき動作する。そのために、制御可能な電流源J1は、
増幅器Ｂからの制御信号に緩慢にしか応答しないように
なされている。それゆえ、短期間の導電接触は電流源J1
と電流源Irefの間の電流平衡を覆さない。さらに、MR素
子の電気的中心電圧は、任意の所望の電位に維持するこ
とができる。磁気記録媒体の導電領域に対する短絡回路
に対して保護を行うために、その所望の電位は、論理的
には、アース電位に選択される。これは、MR素子とその
接続端子からアースへの疑似的キャパシタンスの容量的
な放電に対する保護を行うためでもある。MR素子を異種
金属接触腐食損傷から保護することが要望される場合に
は、その材料の組合せに関連する電池作用電圧と同程度
の大きさの小さい負の電位が所望の電位、Vcenterとし
て選択される。
また、MR素子の両端に発生するバイアス電圧の大きい直
流成分を抑えるために利得ブロックＡ内に第２のフィー
ドバック・ループが設けられ、これにより、小さい高周
波（データ）信号のみの増幅が行なわれる。
第１図の第１のフィードバック・ループの詳細な回路が
第２図に示されている。この図において、電流ibは、第
１図の利得ブロックＡの入力トランジスタに必要なゼロ
でないベース・バイアス用電流を表す。抵抗R16、R17及
びR2は、トランジスタQ3及びQ4を有する差動増幅器Ｂの
ためのMR素子中心電位を形成する。抵抗R4及びR5は、第
１のフィードバック・ループのループ利得を制御するた
めに使用される。キャパシタC2は、電気的中心電位の変
化に対する、第１図のJ1の応答時間を決定するフィード
バック・ループの主要時定数を設定する。トランジスタ
Q1及びQ2からなるPNPダーリントン対は、低電流増幅器P
NPNデバイスをもってしても必要なキャパシタンスを低
減すべくQ1のベースで高インピーダンスを保証するため
に使用される。電流源J7は、差動増幅器Ｂのためのバイ
アス源としてのみならず、あらゆる統計的条件のもとで
の最小定常誤差を保証するためのフィードフォワード電
流としても使用される。なお、Vcenterは、広い範囲の
電位でよいのだが、MR素子を、アースされた基板をもつ
ディスク上の導通衝撃に対する短絡から保護するために
は、この電位は、アース電位に選択される。前に指摘し
たように、異種金属接触腐食の保護は、Vcenterをわず
かに負の電位に選択することにより達成することができ
る。
もしVcenterがアース電位にあり、ダイオードD1及びD1a
がQ1及びQ2と同様のベース・エミッタ電圧をもつなら
ば、次の式が成立する。
ここで、Vcm＝MR素子の中心での実際の電圧、 ここで、||は、並列であることを示し、 R16＝R17＝R2 Vt＝26mV βＰ＝PNPデバイスの電流利得 ib＝プリアンプに対する入力段のベース電流 ここで、 Isib＝最も負のヘッド端子からアースへの初期短絡電流
（時間＝０＋） Isit＝最も正のヘッド端子からアースへの初期短絡電流 Isfb＝最も負のヘッド端子からアースへの最終短絡電流
（時間＝∞） Isit＝最も正のヘッド端子からアースへの最終短絡電流 τ′＝R1′C2 上記式に従う短絡回路電流が第３図に示されている。電
流は、時間ｔ＝０で、Isiで始まり、最終電流Isfに至る
指数関数的な特性をもつ。図示されているこの特性は、
低い最大値しか許容されない短絡回路電流に必要な比較
的遅いループ応答によって支配される。このことは、第
３図の最大安全閾値によって示されている。この短絡回
路が決して最大安全レベルを超えないことを保証するた
めには、短絡の期間が最大衝撃接触時間を超えることが
できない。前記式［１］を参照すると、電流J7がフィー
ドフォワード電流として働き、それが、公称的な場合、
定常状態エラーをゼロに設定することが出来る。磁気記
録媒体とMR素子の間のたいていの短絡回路は、その性質
上短い期間のものであるから、本発明の回路は、適切な
短絡回路保護を与える。
なお、生じ得る過渡的な短い期間の短絡回路にすらも短
絡回路保護を与えることは重要である。なぜなら、これ
らの過渡的な短絡回路がMR素子を形成する材料の微少領
域に腐食をもたらすことがあるからである。この微少領
域の腐食の累積は、磁気記録媒体に体面するMR素子のセ
ンス端の窪みを形成し、この窪みが、MR素子の感度の相
当な低下をもたらすからである。もちろん、より大きい
短絡回路電流は、より大きい衝撃につながり、それは、
より大きく急速なMR素子の感度低下となる。本発明に係
る上述の回路は、これらの過渡的な短絡回路に対して適
切な短絡回路保護を与え、これらの電流を安全な最大許
容レベル以下に保つのである。本発明の回路はまた、MR
素子に対する容量性放電損傷にも対処する。さらに、異
種金属接触腐食に対しても同様に保護を与える。
また、スルーレート（slew rate）限界の効果である、
非線型効果を考慮することによって、さらに短絡回路保
護を強化することができる。これは、ある種の回路値を
適切に選択することにより、上述のバイアス・ループの
線形時定数よりも有利にすることができる。
MR素子の一方の端でアースへの短絡が生じた時、キャパ
シタC2のチャージ電流ＩΔは次のように定義することが
できる。
短絡電流IsfbまたはIsftをもたらすのに必要な、キャパ
シタC2の両端の電圧の変化はＶΔであり、 ここで、 ＶΔ＝IsR1′ ［7b］ 短絡電流Isを達成するのに十分なだけキャパシタをチャ
ージするために必要な時間は、ＴΔであり、 ここで、 もしJ7が小さくC2が大きく選ばれているなら、特定のIs
が流れることができるようになるまでに必要な時間は、
非線型の内在的なスルーレート限界のために、上述の線
型時定数よりも相当に長くなる。
第１図の利得ブロックＡ内のフィードバック・ループが
第４図に示されており、個々では、入力デバイスQ17及
びQ18が増幅器Ａに対応し、MR素子の信号電圧Viを増幅
する。相互コンダクタンス段（go）は、増幅された信号
を、電流源トランジスタQ21のベースに対する電流とし
てフィードバックする。キャパシタC1は、そのループの
主要時定数を生成し、以て、Viに対するVoの高域通過応
答をもたらす。Q17とQ18からなる差動入力段の全バイア
ス電流は、Rhの異なる値に応じて変化する。その理由
は、抵抗Reの両端に発生する電圧が、各入力デバイスを
流れる直流電流を等しく保つためにQ21を流れる直流電
流を調節する事によって、ヘッド抵抗Phの両端のバイア
ス電圧に等しくなされるからである。一般的には、第４
図に示すように、増幅器のノイズを低減するべくインピ
ーダンスZeを生成するために、ReをキャパシタCeによっ
てバイパスしてもよい。
第５図には、相互コンダクタンス段goのより詳細な構成
が示されている。ここでは、２つの等価な抵抗分割回路
網によって、出力信号Voの一部だけがフィードバックさ
れる。この回路網は、それぞれ、R9/R11と、R10/R12
と、Q8及びQ9からなる差動電圧フォロワと、直列ダイオ
ードnD3及びnD4と、バイアス電流源J3及びJ4を有する。
電圧から電流への変換は、差動対Q15及びQ16と、バイア
ス源J5によって達成される。この段の出力電圧はミラー
され、差動電流がキャパシタC1に供給される。チャージ
電流は、トランジスタQ12、Q13、Q14と、抵抗R13、R1
4、R15からなるPNP電流ミラーによってミラーされる。
放電電流は、別のPNPミラーと、NPNミラーによってミラ
ーされる。この別のPNPミラーは、トランジスタQ5、Q
6、Q7及び抵抗R13、R14、R15からなる。NPNミラーは、
ダイオードD2とトランジスタQ20からなる。電流源J2
は、Rhの最小抵抗に必要な最小電流を入力段に供給する
フィードフォワード電流として使用される。電流源J8
は、追加のフィードフォワード電流を供給し、これは、
フィードフォワード電流J2と相俟って、公称の場合の抵
抗Rhが使用されている場合に、入力段に、正しい電流を
もたらす。このようにして、あらゆるRhの値に対して入
力デバイスに適正な電流出力を得るために、第２のフィ
ードバック・ループの電流出力を介して電流J8に電流を
加算（または減算）することができる。NPNミラーは、
特にQ21のコレクタ電流が極めて小さくなるときには（R
hの抵抗が最小の値の場合）、飽和に近付くことがある
ので、飽和が生じないようにミラーを構成する必要があ
る。このようにNPN電流ミラーという簡単な構成が、Rh
の最小値の場合にもQ21のコレクタ電流がゼロ以上の十
分な値であることを保障することと並んで、１つの解決
策である。このことは、J2からのフィードフォワード電
流の量をわずかに減少させ、それに対応して、前述の初
期設定値に対してJ8からのフィードフォワード電流を増
加させることによって達成することができる。
第２のフィードバック・ループを特徴付ける重要な式
は、つぎのものである。
ここで、Ｈ（ｓ）は、J2及びJ8によって内部的に印加さ
れたフィードフォワードの効果を含まず、 RL＝R9＋R11 Ｋ＝NPNミラーの利得が−１であると仮定したときのNPN
ミラーの電流利得 βｎ＝NPNデバイスの電流増幅率 ｓ＝ラプラス演算子 ここで、 ここで、Vo（dc）は、内部フィードフォワード及びベー
ス・バイアス電流ib＝J1Rh/Reβｎの場合の、Voにおけ
る直流オフセットである。
この増幅器の交流応答が、第６図のボーデ図に示されて
いる。このとき、第２のフィードバック・ループの主要
低周波極が、図示されている低周波ロール・オフをもた
らす。
第７図には、バイアス及び増幅回路要素が示されてい
る。ここでは、回路が抵抗Rhの範囲で動作しなくてはな
らないためVoにおける共通モード電圧変化によって引き
起こされるダイナミック・レンジの制約を除去するた
め、電圧フォロワ段には余分なダイオードが設けられて
いる。
第８図には、１つのヘッドから別のヘッドへ切り換え得
るプリアンプの全体が示されている。これにおいては、
使用すべき複数の入力段のうちの１つに対処するため
に、トランジスタQ10及びQ11と、ダイオードD11及びD12
と、抵抗R23からなるカスコード段が設けられている。
各入力段は、MR素子に接続された増幅段からなってい
る。各増幅段は、ノードn3及びn4で、異なるカスコード
段への入力に対してドットOR構成されている。第７図
は、トランジスタQ17、Q18、Q19a、Q19b、Q26及びQ27、
抵抗Re、R17、R18及びヘッドRhからなるそのような段を
１つだけ示している。全ての入力増幅器に対するバイア
スは、ノードn5で共通である。トランジスタ・スイッチ
Q19は、上記複数の入力増幅段のうちのどれか１つにバ
イアス電流を供給するために、ノードncでの制御信号に
よりON、OFF切り換えされる。その制御信号と同時に、
ノードna及びnbの制御信号はまた、基準バイアス電流J1
が適切なヘッド素子をバイアスするように適切に変更さ
れる。ノードn1、n2、n3、n4、n5、n6は、個々の入力段
と、全ての入力段に共通な増幅器の一部の両方に共通で
ある。ノードna、nb、ncの制御信号は、個々のめいめい
の入力段のみ特有であり、そのうち一度に１つのみしか
ターンオンすることができない。
バイアス電流J5は、切り換えの後直ちに発生する高速ス
イッチング・モードに適合するように可変になされる。
この切り換えとして、１つのヘッドから別のヘッドへの
切り換え、またはディスク・ファイル・システムにおけ
るスタンバイまたは書込みモードから読み取りモードへ
の切り換えがある。切り換えに続いて直ちに、既知の長
さの信号が外部論理回路によりプリアンプに送られ、こ
れにより、その信号期間に、電流J5が増加される。電流
J5をＮ倍増加することは、第２フィードバック・ループ
のループ利得をＮだけ増加させることになり、以て主要
低周波極をＮだけ増加させる。もしＮが十分に大きけれ
ば、切り換えの間の過渡的応答に関連する指数関数的減
衰を相当に短縮することができる。もしＮが小さいと、
その過渡的応答に関連する減衰が、長くて直線的な減衰
となる。充電電流と放電電流もＮ倍増加するので、キャ
パシタC1の両端の調節に関連するスルーレート制限要因
も小さい程度に減少する。この、切り換え直後の過渡的
な高利得モードの間に、ループ利得が変化し、従って、
Voに定常状態誤差を生じる。この高利得モードにおける
公称の場合の定常状態誤差は、別のフィードフォワード
電流J6を一時的に印加することによって、通常の低利得
モードにおける公称的な場合の定常状態誤差と同様にす
ることができる。高利得期間の間のみのこのフィードフ
ォワード電流の一時的な印加は、一般的には、過渡的な
応答時間を最小限に抑える。
Voにおいて見られる一般的な過渡応答が第９図に示され
ている。ここでは、３つの異なる応答が示されている。
応答１は、公称抵抗のヘッドからそれと同じ抵抗の別の
ヘッドへ移行するときの応答である。この場合は、まさ
に一時的フィードフォワード電流J6の意図する通りの場
合であるので、過渡時間は可能なかぎり短くなる。応答
２は、最も低い仕様抵抗のヘッドから最も高い仕様抵抗
への切り換えをあらわし、応答３はその逆の場合であ
る。応答２及び３では、過渡的応答が複数の異なる効果
によって支配されることが明らかになる。その第１且つ
最も支配的な効果は、切り換え直後の高利得モードのス
ルーレート制限の効果である。この効果は、キャパシタ
C1に利用可能な電流を充放電する際の上記電流増加によ
って最小限に抑えられる。このスルーレート制限が収ま
った後は、第２フィードバック・ループの極周波数の増
大が、通常のループ応答の場合に期待されるよりもＮ倍
速く定常状態に減衰するように線形減衰を改善する。高
利得モードの完了後（この場合10μｓ）、第２のフィー
ドバック・ループの定常ループ利得が、高利得モードと
低利得モードの間の定常状態誤差の変化に応答する。こ
の応答の減衰後、過渡応答の残りの部分は、第１のフィ
ードバック・ループ中にある最低の極周波数によって支
配される。
F.発明の効果 以上説明したように、この発明によれば、磁気記録媒体
の表面との接触により、磁気ヘッドのMR素子に短絡電流
が流れる時、MR素子が保護される。
【図面の簡単な説明】
第１図は、本発明の原理に基づき構成された回路の基本
的な概念をあらわすブロック図、 第２図は、第１図の回路の第１のフィードバック・ルー
プの回路図、 第３図は、本発明によって保護されるMR素子の短絡回路
電流をあらわす図、 第４図は、第１図の回路の第２のフィードバック・ルー
プの回路図、 第５図は、第４図のより詳細な回路図、 第６図は、第１図、第２図、第４図及び第５図に従い構
成された増幅器の単一経路の周波数応答をあらわすボー
デ図、 第７図は、増幅器及びバイアス回路要素のより詳細な回
路図、 第８図は、１つのヘッドから別のヘッドに切り換えるた
めのノードを示すプリアンプの回路図、 第９図は、第８図のプリアンプのヘッド切り換えの間の
過渡応答を、異なる３つの場合について示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カルビン・シズオ・ノムラ アメリカ合衆国カリフオルニア州サン・ホ セ、ビクトリア・パーク・ドライブ4122番 地 (72)発明者 ジヤコブス・コーネリス・レオナーダス・ ヴアン・ペペン アメリカ合衆国カリフオルニア州サン・ホ セ、ポーツウツド・サークル841番地

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】（ａ）第１及び第２の端子をもつ磁気抵抗
    素子と、 （ｂ）上記磁気抵抗素子にバイアス電流を流すように上
    記第１の端子に接続された第１の電流源と、 （ｃ）基準電流を発生するために上記第２の端子に接続
    された第２の電流源と、 （ｄ）上記第１及び第２の端子のほぼ中央の上記磁気抵
    抗素子の中心電位を感知するように上記第１及び第２の
    端子にわたって接続された回路手段と、 （ｅ）上記感知された上記磁気抵抗素子の中心電位に応
    答して、上記中心電位を予定の基準電位に維持するよう
    に上記第１の電流源の電流出力を調整するためのフィー
    ドバック手段と を含む、磁気抵抗素子の保護回路。
  2. 【請求項２】（ａ）第１及び第２の端子をもつ磁気抵抗
    素子と、 （ｂ）上記磁気抵抗素子にバイアス電流を流すように上
    記第１の端子に接続された第１の電流源と、 （ｃ）基準電流を発生するために上記第２の端子に接続
    された第２の電流源と、 （ｄ）上記第１及び第２の端子のほぼ中央の上記磁気抵
    抗素子の中心電位を感知するように上記第１及び第２の
    端子にわたって接続された回路手段と、 （ｅ）上記感知された上記磁気抵抗素子の中心電位に応
    答して、上記中心電位を予定の基準位置に維持するよう
    に上記第１の電流源の電流出力を調整するためのフィー
    ドバック手段と、 （ｆ）上記磁気抵抗素子によって感知された磁束の関数
    として発生された上記磁気抵抗素子にわたる信号電圧を
    増幅するための手段と を含む、磁気抵抗素子の検出電圧増幅回路。
JP1186207A 1988-09-28 1989-07-20 磁気抵抗素子の保護回路 Expired - Fee Related JPH0772921B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/250,784 US4879610A (en) 1988-09-28 1988-09-28 Protective circuit for a magnetoresistive element
US250784 1988-09-28
SG150794A SG150794G (en) 1988-09-28 1994-10-17 Protective circuit for magnetoresistive element

Publications (2)

Publication Number Publication Date
JPH0294103A JPH0294103A (ja) 1990-04-04
JPH0772921B2 true JPH0772921B2 (ja) 1995-08-02

Family

ID=26664435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1186207A Expired - Fee Related JPH0772921B2 (ja) 1988-09-28 1989-07-20 磁気抵抗素子の保護回路

Country Status (6)

Country Link
US (1) US4879610A (ja)
EP (1) EP0361781B1 (ja)
JP (1) JPH0772921B2 (ja)
DE (1) DE68914075T2 (ja)
HK (1) HK139294A (ja)
SG (1) SG150794G (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987514A (en) * 1989-02-15 1991-01-22 Hewlett-Packard Company Method and apparatus for preventing parasitic electrical discharges in magnetic disk drives
US5103353A (en) * 1990-05-01 1992-04-07 International Business Machines Corporation Low noise amplifier with short circuit protection for signals from magnetoresistive element
US5142425A (en) * 1990-08-09 1992-08-25 Hewlett-Packard Company Disk drive in which magnetic head-to-disk capacitive coupling is eliminated
US5122915A (en) * 1990-09-26 1992-06-16 Minnesota Mining And Manufacturing Company Low-noise preamplifier for magneto-resistive heads
US5204789A (en) * 1991-01-31 1993-04-20 International Business Machines Corporation Low noise voltage-biasing amplifier for magnetoresistive element
US5323278A (en) * 1992-09-17 1994-06-21 International Business Machines Corporation Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications
US5309295A (en) * 1992-10-08 1994-05-03 International Business Machines Corporation Method and apparatus for biasing a magneto-resistive head
US5296975A (en) * 1992-10-09 1994-03-22 International Business Machines Corporation High-transition-rate, low-supply-voltage write driver circuitry for magnetic inductive write head
MY112702A (en) * 1992-10-30 2001-08-30 Sony Corp Reproducing circuit for a magnetic head.
US5327303A (en) * 1992-12-18 1994-07-05 Seagate Technology, Inc. MR preamplifier having feedback loops for minimizing differential low frequency components and regulating common mode low frequency components of the preamplifier output signal
JPH077196A (ja) * 1992-12-29 1995-01-10 Eastman Kodak Co 磁界センサ及び磁界検知方法
JP2994522B2 (ja) * 1993-02-22 1999-12-27 富士通株式会社 磁気抵抗素子用プリアンプ
US5398144A (en) * 1993-02-25 1995-03-14 Vtc Inc. Bias generator for a low voltage differential read amplifier
JP2553316B2 (ja) * 1993-03-02 1996-11-13 インターナショナル・ビジネス・マシーンズ・コーポレイション データ記憶ディスク・ドライブ装置
BE1005586A0 (nl) * 1993-05-10 1993-11-09 Philips Electronics Nv Optekeninrichting voorzien van een temperatuurafhankelijke schrijfstroomregeling.
US5426542A (en) * 1994-01-21 1995-06-20 Seagate Technology, Inc. Electronically coupled high-impedance magnetoresistive preamplifier
US5497111A (en) * 1994-12-22 1996-03-05 International Business Machines Corporation Peak detection circuit for suppressing magnetoresistive thermal asperity transients in a data channel
DE69531931T2 (de) * 1994-12-30 2004-07-29 STMicroelectronics, Inc., Carrollton Symmetrisch ohmische Stromwandlerschaltung und Verfahren dazu
US5770968A (en) * 1994-12-30 1998-06-23 Sgs-Thomson Microelectronics, Inc. Differential amplifier with proxy load for control of output common mode range
US5761009A (en) * 1995-06-07 1998-06-02 International Business Machines Corporation Having parastic shield for electrostatic discharge protection
JP3384651B2 (ja) * 1995-07-17 2003-03-10 富士通株式会社 電源制御回路及び記憶装置
US6057972A (en) * 1995-11-03 2000-05-02 International Business Machines Corporation Current source for a magnetoresistive head with variability and selectable slew rate
US5877911A (en) * 1996-03-13 1999-03-02 International Business Machines Corporation Magneto-resistive head pre-amplifying circuit for avoiding output voltage transients
US5995311A (en) * 1996-04-30 1999-11-30 Texas Instruments Incorporated Head switch sequence to protect magneto-resistive (MR) head
US5914630A (en) * 1996-05-10 1999-06-22 Vtc Inc. MR head preamplifier with output signal amplitude which is independent of head resistance
US5917680A (en) * 1996-06-24 1999-06-29 Read-Rite Corporation Magnetoresistive head with magnetic bias level control
EP0922280A4 (en) * 1996-08-30 1999-10-13 Christian P Marlowe MAGNETIC RECORDING METHOD AND APPARATUS USING INDUCED PLASMA DISCHARGE
US5812019A (en) * 1997-01-10 1998-09-22 Vtc Inc. Open-loop MR biasing circuit with high power supply and common mode rejection
US6512654B2 (en) 1997-10-03 2003-01-28 Matsushita Electric Industrial Co., Ltd. Magnetic disk driving apparatus with bearing fixed with conductive adhesive
US6014281A (en) * 1997-12-04 2000-01-11 International Business Machines Corporation Using a read element and a read/write coupling path to detect write-safe conditions
US6219195B1 (en) 1998-01-29 2001-04-17 Marvell Technology Group Ltd. Low-noise magneto-resistive amplifier using CMOS technology
US6067220A (en) * 1998-04-02 2000-05-23 Pemstar, Inc. Shunt for protecting a hard file head
US6252735B1 (en) 1999-02-25 2001-06-26 International Business Machines Corporation Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements
US6687097B1 (en) 2000-03-22 2004-02-03 Pemstar, Inc. Electrostatic protection for magnetic heads
US7006313B2 (en) * 2002-06-25 2006-02-28 Texas Instruments Incorporated Circuit and method to match common mode flex impedance and to achieve symmetrical switching voltage outputs of write driver
DE10244905A1 (de) * 2002-09-25 2004-04-08 Austriamicrosystems Ag Regelvorrichtung mit einem Regelkreis und einem Sensor und Verfahren zum Betrieb der Regelvorrichtung
US6847501B2 (en) * 2002-11-06 2005-01-25 International Business Machines Corporation Method and apparatus for providing matched differential MR biasing and pre-amplification
US20050259344A1 (en) * 2003-08-26 2005-11-24 Motomu Hashizume High output impedance biasing for magnetoresistive elements
US7151393B2 (en) * 2004-11-05 2006-12-19 Guzik Technical Enterprises High-speed write driver
JP5080411B2 (ja) * 2008-09-19 2012-11-21 エイチジーエスティーネザーランドビーブイ ディスク・ドライブ及びヘッド・スライダ上の素子のコモン電位調整方法
US9966094B1 (en) * 2016-09-14 2018-05-08 Marvell International Ltd. Quadratic current slew control circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4492997A (en) * 1980-11-28 1985-01-08 Hitachi, Ltd. Reproducing and amplifying circuit for magnetoresistive head
DE3279790D1 (en) * 1981-12-09 1989-08-03 Matsushita Electric Industrial Co Ltd Thin film magnetic head
DE3435867A1 (de) * 1984-09-29 1986-04-10 Bosch Gmbh Robert Differentialsensor
US4712144A (en) * 1985-08-20 1987-12-08 International Business Machines Corporation Method and apparatus for reading recorded data by a magnetoresistive head
US4706138A (en) * 1986-04-14 1987-11-10 International Business Machines Corporation Amplification of signals produced by a magnetic sensor
US4786993A (en) * 1986-06-30 1988-11-22 International Business Machines Corporation Voltage amplifier for constant voltage biasing and amplifying signals from a MR sensor

Also Published As

Publication number Publication date
EP0361781A3 (en) 1992-01-15
US4879610A (en) 1989-11-07
DE68914075T2 (de) 1994-10-20
DE68914075D1 (de) 1994-04-28
JPH0294103A (ja) 1990-04-04
EP0361781B1 (en) 1994-03-23
HK139294A (en) 1994-12-16
SG150794G (en) 1995-03-17
EP0361781A2 (en) 1990-04-04

Similar Documents

Publication Publication Date Title
US4879610A (en) Protective circuit for a magnetoresistive element
CA1326072C (en) Voltage amplifier for constant voltage biasing and amplifying signals from a mr sensor
US5270882A (en) Low-voltage, low-power amplifier for magnetoresistive sensor
EP0805437B1 (en) Reproducing circuit for a magnetic head
US5103353A (en) Low noise amplifier with short circuit protection for signals from magnetoresistive element
JP2572528B2 (ja) データ記憶装置
JPH06195608A (ja) マグネトレジスティブヘッド用増幅回路及びマグネトレジスティブヘッド用増幅器
JPS62245503A (ja) 磁気記録検出回路
US6252735B1 (en) Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements
US5534818A (en) Preamplifier noise filtering circuit
US6066987A (en) Differential cascode magneto-resistance preamplifier with bias bypass
JP3420169B2 (ja) 改良された書込み−読出し回復時間を有する磁気抵抗ヘッド読出し増幅器
JPS59135685A (ja) パルス駆動検出用センス回路
US6107873A (en) Low noise common-emitter preamplifier for magneto-resistive heads
US6724556B2 (en) Single pole voltage bias loop for increased stability
US6633446B1 (en) Magnetic reproducing apparatus and reproducing circuit to be applied to the apparatus
JPH11203611A (ja) 増幅回路
US6683740B1 (en) Architecture for a hard disk drive write amplifier circuit with damping control
KR100192597B1 (ko) 하드디스크 드라이버 장치의 증폭회로
KR19980036037A (ko) 과전류 보호 기능을 갖는 자기 저항 전치 증폭기
JPH07169003A (ja) 磁気抵抗効果型ヘッド用信号再生回路
KR100258976B1 (ko) 하드디스크드라이브의디스크의재생용자기저항헤드를제어하는전치증폭장치
JP2672664B2 (ja) 記録再生切換回路
JPH07220207A (ja) Ｍｒヘッドの読出し回路
JP2006260772A (ja) 増幅回路および磁気記録データ再生装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees