JPH0294794A - レジスタ信号書込方式 - Google Patents
レジスタ信号書込方式Info
- Publication number
- JPH0294794A JPH0294794A JP24405988A JP24405988A JPH0294794A JP H0294794 A JPH0294794 A JP H0294794A JP 24405988 A JP24405988 A JP 24405988A JP 24405988 A JP24405988 A JP 24405988A JP H0294794 A JPH0294794 A JP H0294794A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission signal
- storage
- processor
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
本発明は電話交換機に収容されるレジスタ信号送信器に
関するものである。
関するものである。
（従来の技術）
従来の技術は、特開昭６０−５１０５８号公報に記載の
ように半永久外部記憶装置に記憶しておる送信信号のデ
ータのみをデータ記憶回路へ転送する方式％式％ ［発明が解決しようとする課題］ 上記従来技術は、外部記憶装置からの送信信号データの
転送のみであり、入力装置からの指示で送信信号の変更
を行う場合に問題がおった。本発明の目的は、レジスタ
信号送信器の送信信号を外部記憶装置からのデータ転送
と、入力装置からの指示の両方で変更可能とすることに
ある。
ように半永久外部記憶装置に記憶しておる送信信号のデ
ータのみをデータ記憶回路へ転送する方式％式％ ［発明が解決しようとする課題］ 上記従来技術は、外部記憶装置からの送信信号データの
転送のみであり、入力装置からの指示で送信信号の変更
を行う場合に問題がおった。本発明の目的は、レジスタ
信号送信器の送信信号を外部記憶装置からのデータ転送
と、入力装置からの指示の両方で変更可能とすることに
ある。
上記目的は、送信信号記憶部をランダムアクセスメモリ
で構成し、入力装置からの指示により、外部記憶装置上
のデータ又はプロセッサの演算結果によるデータを送信
信号記憶部に転送することにより達成される。
で構成し、入力装置からの指示により、外部記憶装置上
のデータ又はプロセッサの演算結果によるデータを送信
信号記憶部に転送することにより達成される。
符号化された送信信号を記憶部に書き込むことにより、
送信信号を変更することが可能になるため、送信信号の
変更が必要な場合、記憶部の交換を必要としない。
送信信号を変更することが可能になるため、送信信号の
変更が必要な場合、記憶部の交換を必要としない。
（実施例〕
以下、本発明の一実施例を図により説明する。
レジスタ信号送信器１は、同期クロックを作り出すクロ
ック５からの信号でＰＣＭハイウェイ６上のタイムスロ
ットをカウントするカウンタＡ１５、該カウンタＡ１５
の出力とプロセッサ２からのタイムスロツＩへ指定信号
を入力としプロセッサ２からのオーダーとクロック５よ
り制御信号を作り出す制御回路１２からの制御信号によ
り出力を選択するセレクタＡ１７、該セレクタＡ１７の
出力をアドレス選択信号とし、プロセッサ２からの送出
信号指定信号をデータとして制御回路１２からの信号に
より古き込みか、読み出しかの動作を行い、どのタイム
スロットにどの信号を送出するかの情報を記憶しておく
オーダー記憶ＲＡＭ１４、クロック５を入力とし各送出
信号の何番目の符号でおるかをカウントするカウンタ［
３１６、該カウンタ［３１６の出力とオーダ記憶ＲＡ
Ｍ １４の主力を組み合ヒた信号とプロセッサ２からの
アドレス指定信号を入力とし、制御回路１２からの信号
により出力を選択するセレクタ１３１８、該セレクタ８
１Ｂの出力をアドレス選択信号とし、プロセッサ２から
の信号データを入力データとして、制御回路１２からの
信号により占き込み又は読み出しかの動作を行う送出信
号記憶ＲＡＭＩＩ、該送出信号記憶ＲＡｆｖｔ１１の出
力をクロック５からの信号に同期してパラレルシリアル
変換を行い、出力がＰＣＭハイウェイ６に接続されてい
るパラレル・シリアル変換回路１９を有する。外部記憶
装置３と外部入力装置４はプロセッサ２の入力装置とな
り、プロセッサ２はクロック５の信号に同期して動作プ
る。
ック５からの信号でＰＣＭハイウェイ６上のタイムスロ
ットをカウントするカウンタＡ１５、該カウンタＡ１５
の出力とプロセッサ２からのタイムスロツＩへ指定信号
を入力としプロセッサ２からのオーダーとクロック５よ
り制御信号を作り出す制御回路１２からの制御信号によ
り出力を選択するセレクタＡ１７、該セレクタＡ１７の
出力をアドレス選択信号とし、プロセッサ２からの送出
信号指定信号をデータとして制御回路１２からの信号に
より古き込みか、読み出しかの動作を行い、どのタイム
スロットにどの信号を送出するかの情報を記憶しておく
オーダー記憶ＲＡＭ１４、クロック５を入力とし各送出
信号の何番目の符号でおるかをカウントするカウンタ［
３１６、該カウンタ［３１６の出力とオーダ記憶ＲＡ
Ｍ １４の主力を組み合ヒた信号とプロセッサ２からの
アドレス指定信号を入力とし、制御回路１２からの信号
により出力を選択するセレクタ１３１８、該セレクタ８
１Ｂの出力をアドレス選択信号とし、プロセッサ２から
の信号データを入力データとして、制御回路１２からの
信号により占き込み又は読み出しかの動作を行う送出信
号記憶ＲＡＭＩＩ、該送出信号記憶ＲＡｆｖｔ１１の出
力をクロック５からの信号に同期してパラレルシリアル
変換を行い、出力がＰＣＭハイウェイ６に接続されてい
るパラレル・シリアル変換回路１９を有する。外部記憶
装置３と外部入力装置４はプロセッサ２の入力装置とな
り、プロセッサ２はクロック５の信号に同期して動作プ
る。
次の送出信号記憶ＲＡＭ１１へのデータ書き込み動作を
説明する。レジスタ信号器１の電源投入時及び送出信号
を変更する場合には送出信号記憶ＲＡＭＩＩに信号デー
タを書き込む必要がある。外部記憶装置３に格納された
アドレス情報送信信号データ又は外部入力装置４からの
指示によりプロセッサ２で作り出されたアドレス情報と
送信信号データはプロセッサ２内に貯えられる。プロセ
ッサ２は送出信号記憶ＲＡＭ１１の書込みに相当するオ
ーダーをレジスタ信号送信器１に入力する。該入力オー
ダーは制御回路で翻訳され、制御回路は送出信号記憶Ｒ
Ａ Ｍ １１を書込み状態にするための信号を送出信号
記憶ＲＡＭＩＩに送り、セレクタＢ１８の出力にプロセ
ッサ２からのアドレス指定信号を選択するように指示す
る信号をセレクタ８１８に送る。送出信号記憶ＲＡＭＩ
Ｉは書込み可能状態となり、該送出信号記憶ＲＡＭＩＩ
のアドレス選択はプロセッサ２からのアドレス指定信号
で行なえる状態となり、送出信号記憶ＲＡＭＩＩの入力
データはプロセッサ２の信号データとなるため、プロセ
ッサ２が送出信号記憶ＲＡＭの１１のデータを書込むべ
きアドレスと、該アドレスのデータを指示することによ
り送出信号記憶ＲＡＭＩＩにデータを書込む。データの
書込みが終了すると、制御回路１２は送出信号記憶ＲＡ
ＭＩＩを読み出し状態とする信号を送出信号記憶ＲＡＭ
ＩＩに送り、該送出信号記憶ＲＡＭのアドレス選択がカ
ウンタＢ１Ｂとオーダー記ｔ＝ ＲＡ Ｍ １４の出力
の組み合せで行えるようにセレクタ８１８を制御する信
号をセクレタ１８に送る。
説明する。レジスタ信号器１の電源投入時及び送出信号
を変更する場合には送出信号記憶ＲＡＭＩＩに信号デー
タを書き込む必要がある。外部記憶装置３に格納された
アドレス情報送信信号データ又は外部入力装置４からの
指示によりプロセッサ２で作り出されたアドレス情報と
送信信号データはプロセッサ２内に貯えられる。プロセ
ッサ２は送出信号記憶ＲＡＭ１１の書込みに相当するオ
ーダーをレジスタ信号送信器１に入力する。該入力オー
ダーは制御回路で翻訳され、制御回路は送出信号記憶Ｒ
Ａ Ｍ １１を書込み状態にするための信号を送出信号
記憶ＲＡＭＩＩに送り、セレクタＢ１８の出力にプロセ
ッサ２からのアドレス指定信号を選択するように指示す
る信号をセレクタ８１８に送る。送出信号記憶ＲＡＭＩ
Ｉは書込み可能状態となり、該送出信号記憶ＲＡＭＩＩ
のアドレス選択はプロセッサ２からのアドレス指定信号
で行なえる状態となり、送出信号記憶ＲＡＭＩＩの入力
データはプロセッサ２の信号データとなるため、プロセ
ッサ２が送出信号記憶ＲＡＭの１１のデータを書込むべ
きアドレスと、該アドレスのデータを指示することによ
り送出信号記憶ＲＡＭＩＩにデータを書込む。データの
書込みが終了すると、制御回路１２は送出信号記憶ＲＡ
ＭＩＩを読み出し状態とする信号を送出信号記憶ＲＡＭ
ＩＩに送り、該送出信号記憶ＲＡＭのアドレス選択がカ
ウンタＢ１Ｂとオーダー記ｔ＝ ＲＡ Ｍ １４の出力
の組み合せで行えるようにセレクタ８１８を制御する信
号をセクレタ１８に送る。
次にレジスタ信号器１がＰＣＭハイウェイ６上のどのタ
イムスロツ１〜に、送出信号記＝庶ＲＡＭＩＩ内のどの
信号を送出するのかを指示する動作を説明する。プロセ
ッサ２がタイムスロットと送出信号を指定するオーダー
を制御回路１２に送ると該制御回路１２はオーダーを翻
訳し、セレクタＡ１７の出力にプロセッサ２からのタイ
ムスロット指定信号が選択されるようにセレクタＡ１７
を動作させる信号をセレクタＡ１７に送り、オーダ記″
ｔｕＲＡＭ１４が書込み可能状態とするための信号をオ
ーダー記憶ＲＡＭ１４に送る。プロセッサ２は信号を送
出したいタイムスロットをタイムスロット指定信号とし
て、送出したい信号を識別するためのコードを送出信号
指定信号としてレジスタ信号器１に送る。
イムスロツ１〜に、送出信号記＝庶ＲＡＭＩＩ内のどの
信号を送出するのかを指示する動作を説明する。プロセ
ッサ２がタイムスロットと送出信号を指定するオーダー
を制御回路１２に送ると該制御回路１２はオーダーを翻
訳し、セレクタＡ１７の出力にプロセッサ２からのタイ
ムスロット指定信号が選択されるようにセレクタＡ１７
を動作させる信号をセレクタＡ１７に送り、オーダ記″
ｔｕＲＡＭ１４が書込み可能状態とするための信号をオ
ーダー記憶ＲＡＭ１４に送る。プロセッサ２は信号を送
出したいタイムスロットをタイムスロット指定信号とし
て、送出したい信号を識別するためのコードを送出信号
指定信号としてレジスタ信号器１に送る。
オーダ記憶ＲＡＭ１４のアドレス選択がタイムスロッ：
・指定信号で行なえるようにセレクタＡ１７が動作して
いるため、オーダー記・臆ＲＡＭ１４のタイムスロット
指定信号で表わされるアドレスに送出したい信号を表わ
すコードが書き込まれる。書きこみ終了後、制御回路１
２はセレクタＡ１７の出力にカウンタ△１５の出力が選
択されるようにセレクタＡ１７に制御信号を送る。制御
回路１２Ｉよオーダー記憶ＲＡＭ１４を読み出し状態と
するように制御信号をオーダー記＠ＲＡＭ１４に送る。
・指定信号で行なえるようにセレクタＡ１７が動作して
いるため、オーダー記・臆ＲＡＭ１４のタイムスロット
指定信号で表わされるアドレスに送出したい信号を表わ
すコードが書き込まれる。書きこみ終了後、制御回路１
２はセレクタＡ１７の出力にカウンタ△１５の出力が選
択されるようにセレクタＡ１７に制御信号を送る。制御
回路１２Ｉよオーダー記憶ＲＡＭ１４を読み出し状態と
するように制御信号をオーダー記＠ＲＡＭ１４に送る。
次にレジスタ信号器１がＰＣＭハイウェイ６上に信号を
送出する動作について説明する。オーダ記憶ＲＡＭ１４
と送出信号記憶ＲＡＭＩＩは読み出し状態となり、セレ
クタＡ１７の出力にはカウンタＡ１５の出力が選択され
、セレクタ３１８の出力には力１クンタＢ１６の出力と
オーダー記憶ＲＡＭ１４の出力の組み合せを選択される
ように制御回路１２（よオーダ記憶ＲＡＭ１４、送出信
号記憶ＲＡＭ１１、セレクタＡ１７、セレクタ８１８に
信号を送る。カウンタ△１５はクロック５からのイ言号
でタイムスロットをカウントする。該カウンタＡ１５の
出力がオーダ記憶ＲＡＭ１４のアドレス選択信号となる
ため、オーダ記憶ＲＡＭ１４の出力には、カウンタＡ１
５でカウントしたタイムスロットに送出すべき信号を表
わしたコードが、データとして出力される。カウンタ３
１６は、タイムスロツｌ〜に送出すべき信号の何番目の
符号を選択するかをカウントしている。カウンタ３１６
の出力とオーダ記憶ＲＡ Ｍ １４の出力の組み合せで
目的とする符号が格納されている送出信号記憶ＲＡＭＩ
Ｉのアドレスを選択し、信号の符号が出力される。該出
力符号はパラレル・シリアル変換回路１９でシリアルデ
ータに変換されＰＣＭハイウェイ６上に送信される。
送出する動作について説明する。オーダ記憶ＲＡＭ１４
と送出信号記憶ＲＡＭＩＩは読み出し状態となり、セレ
クタＡ１７の出力にはカウンタＡ１５の出力が選択され
、セレクタ３１８の出力には力１クンタＢ１６の出力と
オーダー記憶ＲＡＭ１４の出力の組み合せを選択される
ように制御回路１２（よオーダ記憶ＲＡＭ１４、送出信
号記憶ＲＡＭ１１、セレクタＡ１７、セレクタ８１８に
信号を送る。カウンタ△１５はクロック５からのイ言号
でタイムスロットをカウントする。該カウンタＡ１５の
出力がオーダ記憶ＲＡＭ１４のアドレス選択信号となる
ため、オーダ記憶ＲＡＭ１４の出力には、カウンタＡ１
５でカウントしたタイムスロットに送出すべき信号を表
わしたコードが、データとして出力される。カウンタ３
１６は、タイムスロツｌ〜に送出すべき信号の何番目の
符号を選択するかをカウントしている。カウンタ３１６
の出力とオーダ記憶ＲＡ Ｍ １４の出力の組み合せで
目的とする符号が格納されている送出信号記憶ＲＡＭＩ
Ｉのアドレスを選択し、信号の符号が出力される。該出
力符号はパラレル・シリアル変換回路１９でシリアルデ
ータに変換されＰＣＭハイウェイ６上に送信される。
以上のように本実施例によれば、送出信号を変更する場
合でも送出信号記憶ＲＡＭＩＩにデータを送るだけで変
更が可能でおるため、信号符号記憶部をＲＯＭで構成し
た場合に比べ、非常に汎用性の高いレジスタ信号送信器
１を構成できる効果がある。
合でも送出信号記憶ＲＡＭＩＩにデータを送るだけで変
更が可能でおるため、信号符号記憶部をＲＯＭで構成し
た場合に比べ、非常に汎用性の高いレジスタ信号送信器
１を構成できる効果がある。
（発明の効果）
本発明によれば、レジスタ信号のレベルや周波数を変更
する場合にも、レジスタ信＠器にデータを送るだけで変
更が可能なため、ＲＯＭを交換する等の作業を必要とせ
ず、汎用性の高いレジスタ信号器を構成できる効果があ
る。
する場合にも、レジスタ信＠器にデータを送るだけで変
更が可能なため、ＲＯＭを交換する等の作業を必要とせ
ず、汎用性の高いレジスタ信号器を構成できる効果があ
る。
図は本発明の一実施例の構成図である。
１・・・レジスタ信号送信器、２・・・プロセッサ、３
・・・外部記憶装置、４・・・外部記憶装置、５・・・
クロック、６・・・ＰＣＭハイウェイ、１１・・・送出
信号記憶ＲＡＭ、１２・・・制御回路、１４・・・オー
ダー記′隠ＲＡＭ、１５・・・カウンタＡ、１６・・・
カウンタＢ１１７・・・セレクタＡ１１８・・・セレク
タＢ、１９・・・パラレル・シリアル変換回路。 −＝１．１９ 事 件 の表示 昭和６５ 年 特許願第 万 発 明 の 名 称 レジスタ信号書込方式 補正をする者 １１ｆ１との１ｖ遜 特許出願人 名 １勺・ １５１０１株式会目 日 装 作 所 代 理 人 補正命令の日付 昭和６５年１２月２０日 （発送臼〕 捕 正 の 対 象 図面の全図 補 Ｅ の 内 容 願書に最初に添付した図面の浄書・ 別紙のとおり（内容に変更なし〕。 乙：＼ −４，。−
・・・外部記憶装置、４・・・外部記憶装置、５・・・
クロック、６・・・ＰＣＭハイウェイ、１１・・・送出
信号記憶ＲＡＭ、１２・・・制御回路、１４・・・オー
ダー記′隠ＲＡＭ、１５・・・カウンタＡ、１６・・・
カウンタＢ１１７・・・セレクタＡ１１８・・・セレク
タＢ、１９・・・パラレル・シリアル変換回路。 −＝１．１９ 事 件 の表示 昭和６５ 年 特許願第 万 発 明 の 名 称 レジスタ信号書込方式 補正をする者 １１ｆ１との１ｖ遜 特許出願人 名 １勺・ １５１０１株式会目 日 装 作 所 代 理 人 補正命令の日付 昭和６５年１２月２０日 （発送臼〕 捕 正 の 対 象 図面の全図 補 Ｅ の 内 容 願書に最初に添付した図面の浄書・ 別紙のとおり（内容に変更なし〕。 乙：＼ −４，。−
Claims (1)
- １、電話交換機に収容されるレジスタ信号送信器におい
て、該信号器に送出信号のディジタル信号パターンを記
憶することのできる書換え可能な送出信号記憶部、該送
出信号記憶部を制御することが可能なプロセッサ、該プ
ロセッサに指示を与えることができる外部入力装置、及
び、送出信号記憶部に書込むべきディジタル信号パター
ンを記憶してある外部記憶装置を設け、外部入力装置か
らの指示により、外部記憶装置に記憶された送出信号の
ディジタルパターンを送出信号記憶部に書込むことを特
徴とするレジスタ信号書込方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24405988A JPH0294794A (ja) | 1988-09-30 | 1988-09-30 | レジスタ信号書込方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24405988A JPH0294794A (ja) | 1988-09-30 | 1988-09-30 | レジスタ信号書込方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0294794A true JPH0294794A (ja) | 1990-04-05 |
Family
ID=17113117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24405988A Pending JPH0294794A (ja) | 1988-09-30 | 1988-09-30 | レジスタ信号書込方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0294794A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0486894A (ja) * | 1990-07-31 | 1992-03-19 | Sanyo Electric Co Ltd | 多画面表示装置 |
| GB2438494A (en) * | 2004-11-16 | 2007-11-28 | Nippon Conlux Co Ltd | Sheet recognizing device and method |
-
1988
- 1988-09-30 JP JP24405988A patent/JPH0294794A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0486894A (ja) * | 1990-07-31 | 1992-03-19 | Sanyo Electric Co Ltd | 多画面表示装置 |
| GB2438494A (en) * | 2004-11-16 | 2007-11-28 | Nippon Conlux Co Ltd | Sheet recognizing device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61500085A (ja) | 種々の大きさのメモリをアドレスする多重化アドレスインタ−フエイス | |
| US3209074A (en) | System for multiple output of spoken messages | |
| JPH0294794A (ja) | レジスタ信号書込方式 | |
| JPH01272247A (ja) | パケットデータ生成装置 | |
| JP2970475B2 (ja) | 時分割スイッチ | |
| JPS63215134A (ja) | 通信制御装置 | |
| JP3875490B2 (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
| JPS6379457A (ja) | 信号音トランク駆動回路 | |
| JPS59183571A (ja) | ハイウェイを用いる交換機におけるトーン断続方式 | |
| JP2970822B2 (ja) | タイムスロット入替え回路 | |
| JP2536007B2 (ja) | ル―ティング情報生成方式 | |
| JPS59212061A (ja) | アウトパルスダイヤル回路 | |
| JPS6042969B2 (ja) | メモリ管理方式 | |
| JPH07104761B2 (ja) | 印刷データ生成装置 | |
| SU641438A1 (ru) | Устройство дл сопр жени основной и вспомагательных цифровых вычислительных машин | |
| JPS63253757A (ja) | ト−キ書込み／読出し制御法 | |
| JPH04103254A (ja) | ボタン電話装置 | |
| JPS6120167A (ja) | デ−タ記憶装置 | |
| JPH02305299A (ja) | 時分割交換回路 | |
| JPS6315563A (ja) | 電子交換機のト−ン信号発生器 | |
| JPH0288364U (ja) | ||
| JPH04149896A (ja) | Ｒａｍのデータ書き込み制御方法 | |
| JPS63220695A (ja) | 時分割回線交換機における半固定回線収容方式 | |
| JPS6441599A (en) | Time switch circuit | |
| JPS61246848A (ja) | 動作履歴記憶回路 |