JPH029733B2 - - Google Patents
Info
- Publication number
- JPH029733B2 JPH029733B2 JP56107023A JP10702381A JPH029733B2 JP H029733 B2 JPH029733 B2 JP H029733B2 JP 56107023 A JP56107023 A JP 56107023A JP 10702381 A JP10702381 A JP 10702381A JP H029733 B2 JPH029733 B2 JP H029733B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- stage
- circuit
- emitter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
Landscapes
- Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はI2Lを使つたデイジタル回路とリニア
回路が共存する集積回路に関し、特にデイジタル
回路とリニア回路との間に設けられるインターフ
エイス回路を改良した集積回路に関するものであ
る。
回路が共存する集積回路に関し、特にデイジタル
回路とリニア回路との間に設けられるインターフ
エイス回路を改良した集積回路に関するものであ
る。
従来の集積回路におけるインターフエイス回路
の一例を第１図に示す。
の一例を第１図に示す。
図において、１はI2L（Integrated Injection
Logic）部コレクタ出力端、Ｇ１はI2L1コレクタ
ゲート、２は定電流源、３はインターフエイス部
出力端、Q1，Q2はNPN形トランジスタ、Ｒ１，
Ｒ２，Ｒ３はそれぞれ抵抗値R1，R2，R3を有す
る抵抗、Ｖ１は電圧V1を出力する定電圧源であ
る。ここに定電流源２を流れる電流I1はゲートG1
出力がロー（Low）の時、全てゲートＧ１のコ
レクタに流れるように、またゲートＧ１出力がハ
イ（High）の時、トランジスタＱ１を充分にオ
ンできる値に設定されている。なお、従来回路で
はI2Lの積層化は行なわれていず、単層のみであ
る。
Logic）部コレクタ出力端、Ｇ１はI2L1コレクタ
ゲート、２は定電流源、３はインターフエイス部
出力端、Q1，Q2はNPN形トランジスタ、Ｒ１，
Ｒ２，Ｒ３はそれぞれ抵抗値R1，R2，R3を有す
る抵抗、Ｖ１は電圧V1を出力する定電圧源であ
る。ここに定電流源２を流れる電流I1はゲートG1
出力がロー（Low）の時、全てゲートＧ１のコ
レクタに流れるように、またゲートＧ１出力がハ
イ（High）の時、トランジスタＱ１を充分にオ
ンできる値に設定されている。なお、従来回路で
はI2Lの積層化は行なわれていず、単層のみであ
る。
次に、上記の回路の動作を説明する。通常I2L
部の信号は下記のようにリニア部に伝搬される。
I2L部の出力であるゲートＧ１の出力がハイの時、
定電流源２からの電流がトランジスタＱ１のベー
スに供給され、トランジスタＱ１がオンする。こ
れによつて出力端３の電圧はV1・R2／R1＋R2−VBEとな る。一方、ゲートＧ１の出力がローの時は、トラ
ンジスタＱ１のオン時にトランジスタＱ１のベー
スに充電された電荷と定電流源からの電流がゲー
トＧ１のコレクタに吸い出される。このため、ト
ランジスタＱ１はオフし、インターフエイス部出
力端３の電圧は（R2＋R3）・V1／R1＋R2＋R3−VBEとな
る。し たがつて、ゲートＧ１出力の信号がインターフエ
イス部出力端３から振幅
V1・R1R3／（R1＋R2）（R1＋R2＋R3）でゲートＧ１の逆
極性 の信号として出力され、I2L部からリニア部に伝
搬される。これは、I2L１ゲートを構成するPNP
トランジスタとNPNトランジスタのうち、NPN
トランジスタのコレクタエミツタ間電圧が0.1V
程度になるまでI2Lはほぼ定電流源として動作し、
トランジスタＱ１のベース・エミツタ間電圧が
0.1Vになるまでベース蓄積電荷を一定電流で急
速に吸込み放電させ、トランジスタＱ１を高速で
カツトオフするためである。
部の信号は下記のようにリニア部に伝搬される。
I2L部の出力であるゲートＧ１の出力がハイの時、
定電流源２からの電流がトランジスタＱ１のベー
スに供給され、トランジスタＱ１がオンする。こ
れによつて出力端３の電圧はV1・R2／R1＋R2−VBEとな る。一方、ゲートＧ１の出力がローの時は、トラ
ンジスタＱ１のオン時にトランジスタＱ１のベー
スに充電された電荷と定電流源からの電流がゲー
トＧ１のコレクタに吸い出される。このため、ト
ランジスタＱ１はオフし、インターフエイス部出
力端３の電圧は（R2＋R3）・V1／R1＋R2＋R3−VBEとな
る。し たがつて、ゲートＧ１出力の信号がインターフエ
イス部出力端３から振幅
V1・R1R3／（R1＋R2）（R1＋R2＋R3）でゲートＧ１の逆
極性 の信号として出力され、I2L部からリニア部に伝
搬される。これは、I2L１ゲートを構成するPNP
トランジスタとNPNトランジスタのうち、NPN
トランジスタのコレクタエミツタ間電圧が0.1V
程度になるまでI2Lはほぼ定電流源として動作し、
トランジスタＱ１のベース・エミツタ間電圧が
0.1Vになるまでベース蓄積電荷を一定電流で急
速に吸込み放電させ、トランジスタＱ１を高速で
カツトオフするためである。
ところが、I2L出力端１がｎ（ｎは２以上の整
数）段に積層化されたI2L群のｋ（ｋはｋ≦ｎなる
整数）段目の出力端である場合、I2L出力端１の
ハイレベルはkVBE、ローレベルは（ｋ−１）VBE
となる。このため、I2L出力端電圧はトランジス
タＱ１のエミツタ電圧に対して常に順方向電圧と
なり、トランジスタＱ１のベースに電流が供給さ
れてトランジスタＱ１は常にオンになる。したが
つて、インターフエイス部出力端３の電圧は常に
一定となり、I2L部の信号はリニア部に伝搬され
なくなる。
数）段に積層化されたI2L群のｋ（ｋはｋ≦ｎなる
整数）段目の出力端である場合、I2L出力端１の
ハイレベルはkVBE、ローレベルは（ｋ−１）VBE
となる。このため、I2L出力端電圧はトランジス
タＱ１のエミツタ電圧に対して常に順方向電圧と
なり、トランジスタＱ１のベースに電流が供給さ
れてトランジスタＱ１は常にオンになる。したが
つて、インターフエイス部出力端３の電圧は常に
一定となり、I2L部の信号はリニア部に伝搬され
なくなる。
以上のように、従来のインターフエイス回路
は、積層化されたI2L回路には適用できないとい
う欠点があつた。
は、積層化されたI2L回路には適用できないとい
う欠点があつた。
本発明の目的は、ｎ段に積層されたI2Lのｋ段
目のコレクタ出力を所望の出力振幅とバイアスを
もつ信号に変換してリニア素子に伝搬することが
できるインターフエイス回路を有する集積回路を
提供することである。
目のコレクタ出力を所望の出力振幅とバイアスを
もつ信号に変換してリニア素子に伝搬することが
できるインターフエイス回路を有する集積回路を
提供することである。
本発明は、ｎ段に積層されたI2Lのｋ段目のコ
レクタ出力を、エミツタとコレクタ間に抵抗を接
続したNPN形トランジスタのベースに入力し、
そのエミツタ側をｋ段目のI2LのGNDに接続し、
エミツタ側とｋ段目のI2LのGNDとを同電位とし
た点に特徴がある。
レクタ出力を、エミツタとコレクタ間に抵抗を接
続したNPN形トランジスタのベースに入力し、
そのエミツタ側をｋ段目のI2LのGNDに接続し、
エミツタ側とｋ段目のI2LのGNDとを同電位とし
た点に特徴がある。
以下に、本発明を実施例によつて説明する。第
２図はI2Lが２段に積層化された場合の本発明の
一実施例を示す。図において、１は２層化された
I2Lの２段目のI2L部出力端、２は定電流源、Ｑ
３，Ｑ４はNPN形トランジスタ、Ｑ５はPNP形
トランジスタ、Ｒ５〜Ｒ８はそれぞれ抵抗値R5
〜R8を有する抵抗、Ｖ２，Ｖ３はそれぞれ電圧
V2，V3を出力する定電圧源、３はインターフエ
イス部出力端、４はI2Lの１段目のI2L出力端であ
る。トランジスタQ3のエミツタは、２段目のI2L
のGND（＝１段目のインジエクタ）に接続されて
いる。定電流源２を流れる電流I1はトランジスタ
Ｑ３を充分にオンすることができ、また、ゲート
Ｇ３のコレクタに充分に引込まれ、トランジスタ
Ｑ３をオフできるような値に設定されている。
２図はI2Lが２段に積層化された場合の本発明の
一実施例を示す。図において、１は２層化された
I2Lの２段目のI2L部出力端、２は定電流源、Ｑ
３，Ｑ４はNPN形トランジスタ、Ｑ５はPNP形
トランジスタ、Ｒ５〜Ｒ８はそれぞれ抵抗値R5
〜R8を有する抵抗、Ｖ２，Ｖ３はそれぞれ電圧
V2，V3を出力する定電圧源、３はインターフエ
イス部出力端、４はI2Lの１段目のI2L出力端であ
る。トランジスタQ3のエミツタは、２段目のI2L
のGND（＝１段目のインジエクタ）に接続されて
いる。定電流源２を流れる電流I1はトランジスタ
Ｑ３を充分にオンすることができ、また、ゲート
Ｇ３のコレクタに充分に引込まれ、トランジスタ
Ｑ３をオフできるような値に設定されている。
ゲートＧ３入力、即ちゲートＧ３を構成する
NPNトランジスタＱ６のベース入力がロー（＝
２段目I2LのGND）の時、ゲートＧ３のNPNト
ランジスタＱ６はオフになり、定電流I1はトラン
ジスタQ3のベース領域に流れ込む。このため、
トランジスタＱ３はオンにされる。一方、ゲート
Ｇ３のPNPトランジスタＱ７のコレクタから流
れる電流がゲートＧ３のNPNトランジスタＱ６
のベースに供給される時には、NPNトランジス
タQ6はオンになり、ゲートＧ３のコレクタ出力
はロー（＝２段目I2LのGND）となる。このた
め、定電流I1とトランジスタＱ３のベースに充電
されていた電荷はゲートＧ３のコレクタから全て
吸い込まれ、トランジスタＱ３はオフにされる。
これはトランジスタＱ３のエミツタ電位と２段目
のI2LのGND電圧とが接続されているため、これ
らの電位が同電位となり、従来例で説明したよう
に、ゲートＧ３のNPNトランジスタＱ６が定電
流源として働き、トランジスタＱ３を高速にカツ
トオフするためである。したがつて、トランジス
タＱ３は高速動作が可能となる。
NPNトランジスタＱ６のベース入力がロー（＝
２段目I2LのGND）の時、ゲートＧ３のNPNト
ランジスタＱ６はオフになり、定電流I1はトラン
ジスタQ3のベース領域に流れ込む。このため、
トランジスタＱ３はオンにされる。一方、ゲート
Ｇ３のPNPトランジスタＱ７のコレクタから流
れる電流がゲートＧ３のNPNトランジスタＱ６
のベースに供給される時には、NPNトランジス
タQ6はオンになり、ゲートＧ３のコレクタ出力
はロー（＝２段目I2LのGND）となる。このた
め、定電流I1とトランジスタＱ３のベースに充電
されていた電荷はゲートＧ３のコレクタから全て
吸い込まれ、トランジスタＱ３はオフにされる。
これはトランジスタＱ３のエミツタ電位と２段目
のI2LのGND電圧とが接続されているため、これ
らの電位が同電位となり、従来例で説明したよう
に、ゲートＧ３のNPNトランジスタＱ６が定電
流源として働き、トランジスタＱ３を高速にカツ
トオフするためである。したがつて、トランジス
タＱ３は高速動作が可能となる。
本実施例では、PNPトランジスタＱ５、定電
圧源Ｖ２，Ｖ３および抵抗Ｒ５は、抵抗Ｒ５の抵
抗値によつて電流値が決まる定電流源回路を構成
している。このため抵抗Ｒ６に流れる電流は一定
となり、トランジスタＱ３のオン、オフにもかか
わらず、図のａ点におけるインターフエイス部か
らI2L部へ流れ込む電流も一定となる。したがつ
てリニア部からI2L部への影響はない。
圧源Ｖ２，Ｖ３および抵抗Ｒ５は、抵抗Ｒ５の抵
抗値によつて電流値が決まる定電流源回路を構成
している。このため抵抗Ｒ６に流れる電流は一定
となり、トランジスタＱ３のオン、オフにもかか
わらず、図のａ点におけるインターフエイス部か
らI2L部へ流れ込む電流も一定となる。したがつ
てリニア部からI2L部への影響はない。
また、一般にI2Lはインジエクタ電流が多い程
高速動作する。このため、I2Lの１段目のインジ
エクタ電流と２段目のインジエクタ電流を等しく
して、I2Lの１段目と２段目の動作速度を等しく
することが望ましい。本実施例の回路で２段目の
I2L1個あたりのインジエクタ電流と１段目のI2L1
個あたりのインジエクタ電流に差が生じる場合
は、１段目のI2Lの個数を増やすことによりI2L1
個あたりのインジエクタ電流を等しく調整でき、
I2Lの動作速度を一定に保つことができる。
高速動作する。このため、I2Lの１段目のインジ
エクタ電流と２段目のインジエクタ電流を等しく
して、I2Lの１段目と２段目の動作速度を等しく
することが望ましい。本実施例の回路で２段目の
I2L1個あたりのインジエクタ電流と１段目のI2L1
個あたりのインジエクタ電流に差が生じる場合
は、１段目のI2Lの個数を増やすことによりI2L1
個あたりのインジエクタ電流を等しく調整でき、
I2Lの動作速度を一定に保つことができる。
また上記Ｒ６を流れる電流が一定となるため、
抵抗Ｒ６の値により、インターフエイス出力端３
に所望のバイアスを設定でき、抵抗Ｒ７の値によ
り所望の振幅を出力端３に簡単に得ることができ
る。
抵抗Ｒ６の値により、インターフエイス出力端３
に所望のバイアスを設定でき、抵抗Ｒ７の値によ
り所望の振幅を出力端３に簡単に得ることができ
る。
第３図は本発明の第２実施例であり、ｎ段に積
層されたI2Lのｋ段目のゲートから出力を取り出
すようにした回路を示す。図において、４ａ，４
ｂ，４ｃはそれぞれI2Lのｎ段目、２段目、１段
目のI2L部出力端、Ｖ５〜Ｖ７は定電圧源、Ｒ９
〜Ｒ１２は抵抗、Ｑ７はPNPトランジスタ、Ｑ
６，Ｑ８はNPNトランジスタ、Ｇ７〜Ｇ１４は
ゲートを示し、これら以外の符号は第２図と同じ
ものを示す。
層されたI2Lのｋ段目のゲートから出力を取り出
すようにした回路を示す。図において、４ａ，４
ｂ，４ｃはそれぞれI2Lのｎ段目、２段目、１段
目のI2L部出力端、Ｖ５〜Ｖ７は定電圧源、Ｒ９
〜Ｒ１２は抵抗、Ｑ７はPNPトランジスタ、Ｑ
６，Ｑ８はNPNトランジスタ、Ｇ７〜Ｇ１４は
ゲートを示し、これら以外の符号は第２図と同じ
ものを示す。
本実施例においては、トランジスタＱ６のエミ
ツタはｋ段目I2L群のGND（＝（ｋ−１）段目I2L
のインジエクタ）に接続されている。したがつ
て、第２図で説明したように、トランジスタＱ６
のエミツタ電位とｋ段目のI2LのGNDが同電位と
なり、トランジスタＱ６は高速にカツトオフする
ことが可能となる。このため、トランジスタＱ６
を高速動作することができる。しかも抵抗Ｒ１
０，Ｒ１１を適当な値に設定することにより、ｋ
段目I2Lの出力信号はインターフエイス出力端３
より所望のバイアス、振幅をもつ信号に変換され
て出力される。
ツタはｋ段目I2L群のGND（＝（ｋ−１）段目I2L
のインジエクタ）に接続されている。したがつ
て、第２図で説明したように、トランジスタＱ６
のエミツタ電位とｋ段目のI2LのGNDが同電位と
なり、トランジスタＱ６は高速にカツトオフする
ことが可能となる。このため、トランジスタＱ６
を高速動作することができる。しかも抵抗Ｒ１
０，Ｒ１１を適当な値に設定することにより、ｋ
段目I2Lの出力信号はインターフエイス出力端３
より所望のバイアス、振幅をもつ信号に変換され
て出力される。
以上のように、本実施例はI2L群のｋ段目のI2L
出力を入力とするNPNトランジスタＱ６のエミ
ツタをｋ段目I2L群のGNDに接続しているので、
ｎ段に積層化されたI2L群のｋ段目のI2L出力をイ
ンターフエイス出力端３を介してリニア部に伝搬
することができる。なお本実施例の回路でインタ
ーフエイス部出力端３からの信号のバイアスと振
幅を決める回路で、定電流源回路を用いたが、定
電圧源回路もしくは電源電圧を用いても、I2L部
に流れ込む電流値にほとんど差はなく、I2L部動
作に問題はない。
出力を入力とするNPNトランジスタＱ６のエミ
ツタをｋ段目I2L群のGNDに接続しているので、
ｎ段に積層化されたI2L群のｋ段目のI2L出力をイ
ンターフエイス出力端３を介してリニア部に伝搬
することができる。なお本実施例の回路でインタ
ーフエイス部出力端３からの信号のバイアスと振
幅を決める回路で、定電流源回路を用いたが、定
電圧源回路もしくは電源電圧を用いても、I2L部
に流れ込む電流値にほとんど差はなく、I2L部動
作に問題はない。
第４図は本発明の第３実施例であり、インター
フエイス出力端３からの信号のバイアスと振幅を
決める回路に定電圧源回路を用いたものである。
図において抵抗Ｒ１３，Ｒ１４，Ｒ１５は出力信
号の振幅とバイアスを与えるものである。抵抗Ｒ
１３〜Ｒ１５には大電流を流す必要がないため、
これらの抵抗の抵抗値は数ＫΩから10数ＫΩと大
きくとられている。したがつて、トランジスタ
Q9がオンからオフ、あるいはオフからオンに切
り替わつても、抵抗Ｒ１４に流れる電流はほとん
ど変化せず、（ｋ−１）段以下のI2L群の動作にほ
とんど影響はでない。
フエイス出力端３からの信号のバイアスと振幅を
決める回路に定電圧源回路を用いたものである。
図において抵抗Ｒ１３，Ｒ１４，Ｒ１５は出力信
号の振幅とバイアスを与えるものである。抵抗Ｒ
１３〜Ｒ１５には大電流を流す必要がないため、
これらの抵抗の抵抗値は数ＫΩから10数ＫΩと大
きくとられている。したがつて、トランジスタ
Q9がオンからオフ、あるいはオフからオンに切
り替わつても、抵抗Ｒ１４に流れる電流はほとん
ど変化せず、（ｋ−１）段以下のI2L群の動作にほ
とんど影響はでない。
第５図は本発明の第４実施例であり、負荷とな
る定電流源にI2L部におけるPNPトランジスタＱ
１４を利用したものである。
る定電流源にI2L部におけるPNPトランジスタＱ
１４を利用したものである。
I2L部におけるPNP形トランジスタＱ１４は、
ラテラル（横）形PNPトランジスタで、I2Lゲー
トのコレクタ部分を除いたベース領域だけをイン
ジエクタに対向させるだけで簡単に作ることがで
きる。したがつて、リニア素子を使用してつくる
定電流源２と比較すると、素子数が減りチツプ面
積が少なくて済み、回路構成が簡単になるという
利点がある。更に温度特性などによるI2Lゲート
のインジエクタ電流の変動とともにPNPトラン
ジスタＱ１４の電流も比例して変動するので、よ
り安定にNPNトランジスタＱ１２をオン、オフ
させることができる。
ラテラル（横）形PNPトランジスタで、I2Lゲー
トのコレクタ部分を除いたベース領域だけをイン
ジエクタに対向させるだけで簡単に作ることがで
きる。したがつて、リニア素子を使用してつくる
定電流源２と比較すると、素子数が減りチツプ面
積が少なくて済み、回路構成が簡単になるという
利点がある。更に温度特性などによるI2Lゲート
のインジエクタ電流の変動とともにPNPトラン
ジスタＱ１４の電流も比例して変動するので、よ
り安定にNPNトランジスタＱ１２をオン、オフ
させることができる。
以上のように、本発明によれば、積層化された
I2L回路の各階層からの出力をベース入力とする
NPNトランジスタのエミツタを、その各々の階
層のI2L回路のGNDに接続するだけで、I2L回路
の各階層からの出力を所望の出力振幅とバイアス
をもつ信号に変換して、リニア素子に伝搬するこ
とができる。また、本発明による集積回路は、素
子の増加をまねくことなく、高周波に対しても動
作可能で、しかもI2Lの耐圧として0.7V程度で動
作できるという効果もある。
I2L回路の各階層からの出力をベース入力とする
NPNトランジスタのエミツタを、その各々の階
層のI2L回路のGNDに接続するだけで、I2L回路
の各階層からの出力を所望の出力振幅とバイアス
をもつ信号に変換して、リニア素子に伝搬するこ
とができる。また、本発明による集積回路は、素
子の増加をまねくことなく、高周波に対しても動
作可能で、しかもI2Lの耐圧として0.7V程度で動
作できるという効果もある。
また、本発明によれば、I2Lの出力端のNPNト
ランジスタとインターフエイス部のNPNトラン
ジスタとのベース・エミツタ電圧のばらつきや温
度特性等の影響を殆どなくすことができるという
効果もある。
ランジスタとインターフエイス部のNPNトラン
ジスタとのベース・エミツタ電圧のばらつきや温
度特性等の影響を殆どなくすことができるという
効果もある。
第１図は単層のI2Lとリニア回路とが共存する
従来の集積回路の回路図、第２〜５図はそれぞれ
本発明の一実施例の回路図である。 １……I2L部出力端、２……定電流源、３……
インターフエイス部出力端。
従来の集積回路の回路図、第２〜５図はそれぞれ
本発明の一実施例の回路図である。 １……I2L部出力端、２……定電流源、３……
インターフエイス部出力端。
Claims (1)
- １ エミツタとベースがそれぞれ共通に接続され
た複数のインジエクタ用のPNPトランジスタを
ｎ（ｎ≧２なる整数）段有すると共に、ｋ（２≦ｋ
≦ｎ）段目の前記PNPトランジスタのベースと
（ｋ−１）段目のPNPトランジスタのエミツタと
が接続されたI2L回路、リニア回路およびこれら
の回路の間に設けられたインターフエイス回路と
を混載した集積回路において、前記インターフエ
イス回路が、ｋ段目のI2LのGNDに接続されたエ
ミツタを有するｋ段目のNPNトランジスタのコ
レクタ出力端にベースが接続され、エミツタがｋ
段目のI2LのGNDに接続され、さらにコレクタが
第１の抵抗を介して電源回路に接続されたNPN
トランジスタ、該ベースに接続された負荷となる
定電流源、および該NPNトランジスタのコレク
タとエミツタ間に接続された第２の抵抗を具備し
たことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56107023A JPS589357A (ja) | 1981-07-10 | 1981-07-10 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56107023A JPS589357A (ja) | 1981-07-10 | 1981-07-10 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589357A JPS589357A (ja) | 1983-01-19 |
| JPH029733B2 true JPH029733B2 (ja) | 1990-03-05 |
Family
ID=14448549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56107023A Granted JPS589357A (ja) | 1981-07-10 | 1981-07-10 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589357A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04125137U (ja) * | 1990-12-10 | 1992-11-16 | 篠原精機株式会社 | 調湿器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991345A (ja) * | 1972-12-29 | 1974-08-31 | ||
| JPS5314532A (en) * | 1976-07-26 | 1978-02-09 | Hitachi Ltd | Semiconductor ic circuit unit |
-
1981
- 1981-07-10 JP JP56107023A patent/JPS589357A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04125137U (ja) * | 1990-12-10 | 1992-11-16 | 篠原精機株式会社 | 調湿器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS589357A (ja) | 1983-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0328850B2 (ja) | ||
| JPH0879050A (ja) | ＢｉＣＭＯＳ論理回路 | |
| US4667118A (en) | Monostable multivibrator | |
| US5359241A (en) | ECL circuit | |
| JP2839206B2 (ja) | ３端子非反転形トランジスタスイッチ | |
| EP0046498B1 (en) | Bootstrapped driver circuit | |
| JPH07235868A (ja) | 電流バッファ回路 | |
| US3979607A (en) | Electrical circuit | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| JP2699823B2 (ja) | 半導体集積回路 | |
| JPH029733B2 (ja) | ||
| JPS61293022A (ja) | Ｅｃｌ−ｔｔｌ変換出力回路 | |
| US4584490A (en) | Input circuit for providing discharge path to enhance operation of switching transistor circuits | |
| US3934157A (en) | TTL circuit | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| EP0432472A2 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
| JPH036697B2 (ja) | ||
| US4356414A (en) | Monolithically integrable logic circuit | |
| JPH0452654B2 (ja) | ||
| JPH0230902Y2 (ja) | ||
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JPS6151447B2 (ja) | ||
| JP2586601B2 (ja) | カレントミラー回路 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP2899164B2 (ja) | エミッタホロワ回路 |