JPH0298152A

JPH0298152A - フィルムキャリア方式用半導体素子

Info

Publication number: JPH0298152A
Application number: JP25056588A
Authority: JP
Inventors: Hiroshi Uemura; 博植村; Koichi Tanaka; 幸一田中
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-10-04
Filing date: 1988-10-04
Publication date: 1990-04-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はフィルムキャリア又はチーブキャリアとしても
知られているＴ　Ａ　Ｂ　（Ｔａｐｅ　Ａｕｔｏｍａｔ
ｅｄＢｏｎｄｉｎｇ）方式のＩＣチップボンディングに
おける信頼性を向上させる次めの半導体素子の構造に関
するものである。

（従来の技術）ＴＡＢ方式の場合は、通常チップの周辺のみに電極バッ
ドを配置し、これにバンプｅＲけて、このバンプに配線
パターンのインナーリードをボンディングしていた。最
近はチップの周辺部だけでなく、内側にも電極を設ける
場合がある。第３図はその一例の略断面図を示すもので
、ＩＣチップ１の表面の周辺に電極バッド２、内側に電
極バッド２−１が設けられ、それぞれの上部にバンプ３
及びバンプ３−１が形成されている。チップ１の表面は
絶縁被膜６で覆われており、バンプ３及び３−１は絶縁
被膜６を貫通している。周辺のバンプ３は、それぞれ対
応するインナーリード４に接続されており、内側のバン
プ３−１．３−１はチップの内側の上面に延長する配線
パターン（以下つりパターンという）５に接続されてい
る。

（発明が解決しようとする課題）第３図のような配線パターンとチップの接続においては
、接続の際に配線パターンに加えられる機械的ストレス
や温度ストレス等により、つりパターン５が歪んで変形
し、下方に変形した場合は絶縁膜ａ６を突き抜け、チッ
プ１の表面に達し、チップ表面のパターン或は配線と接
触する場合は、シ言−トしてしまうことがあった。

（課題全解決するための手段）本発明においては前記の問題を解決するために、内側の
バンプを接続する配線パターンすなわちつりパターンの
下方に相当する領域の絶縁被膜中に導体層を埋設し、こ
の導体／ｉｎｋ内側のバンプの中央ぐとも一個の共通電
位のバンプに接続した。

（作用）本発明は以上のように構成されているから、このような
半導体素子１ＴＡＢ方式により、フィルムのパターンに
接続した場合、もし、つシバターンが下方に変形し絶縁
被膜６全突き抜けても、パターンと同電位の導体層に接
触し、チップのパターン或は配線奢シ璽−トすることが
ない。

（実施例）第１図は本発明の一実施例の略断面図である。

ナツプ１の表面には複数の能動素子及び受動素子が相互
に配線さ７１７で配置され１周辺の必要な個所に電極パ
ッド２，２・・を設け、内側の必要な個所に電極パッド
２−１．２−１・・・が投けられ、その上部にはそれぞ
れバンプ３，３・・・及びバンプ３−ｉ、ａ−ｉ・・・
が絶縁被膜６を貫通して設けられている。ＩＣの設計上
つりパターン５の形状は予想されているので、その予定
領域に相当する部分の下方の絶縁被膜６−１の厚さを若
干厚くし、そのＰ′３部に１４体層７全埋設し、導体層
７の一部金少くとも一個の共通電位の内側のバンプに接
続しである。

第２図は第１図に示される実施例の平面図である。チッ
プ１の表面の周辺部の電極パッド２の上部のバンプ３，
３・・・は対応するインナーリード４゜４・・・の下面
に接続され、内側の電極パッド２−１゜２−１・・・の
ｆｉのバンプ３−１．３−１・・・はつりパターン５の
下面に接続されている。つりパターン５の下方の絶縁被
膜６−１の内部には、点線で示される導体／１７が埋設
され、導体層７の一部は内側のバンプ３−１に接続され
ている。

テップ１の表面の向路素子の形成、酸化膜の形成、周辺
及び内側の電極パッド２・・・、２−１・・・を含む配
線の形成、それらの上方のバンプ３・・・、３−１の形
成、？３縁被膜６の形成等は、従来のＩＣの製法と同一
である。本発明においては、絶縁被膜６の表面でつりパ
ターン５の予定領域の下方に、導体層７として例えば／
ｌ？ｉ蒸着する。このとき人ｌの一部は内側のバンプ３
−１の少くとも一個と接続される。さらに、その表面に
ＡＩ！の全面全種うように絶縁被膜６−１が例えばＣＶ
Ｄによって形成される。このようにして作成された半導
体素子のバンプは、フェイスアップでフィルムのインナ
ーリード４及びつシバターン５にボンディングされる。

（発明の効果）本発明は以上のような構成であるから、このようにして
製造された半導体素子’ＩＴＡＢ方式によりボンディン
グする際、ストレスが加わシ万一つりパターン５が絶縁
膜６−１を突き抜けても、つりパターン５はそれと同電
位の導体層７と接触することになり、チップのパターン
或は配線と直接ショートすることを防止できる。従って
、ストレスによる不良発生率を大幅に低減できる。

【図面の簡単な説明】

第１図は本発明の一実施例の略断面図、第２図はその平
面図、第３図は従来の一例の略断面図である。１・・・チップ、　　　　　　２・・・電極パッド、２
−１・・・電極パッド、　３・・・バンプ、３−１・・
・バンプ、　　　　４・・・インナーリード、５・・・
つりパターン、　　　６・・・絶縁被膜、７・・・導体
層

Claims

【特許請求の範囲】

１、チップの表面を覆う絶縁被膜と、チップの周縁部及
び内側の表面に設けられ該絶縁被膜を貫通する複数のバ
ンプと、チップの表面から離れた位置でかつ内側のバン
プを接続する配線パターンの予想領域の下方の絶縁被膜
内に埋設され少くとも一個の内側の共通電位のバンプに
接続された導体層とを有するフィルムキャリア方式用半
導体素子