JPH03102882A - 受光素子の製造方法 - Google Patents
受光素子の製造方法Info
- Publication number
- JPH03102882A JPH03102882A JP1240138A JP24013889A JPH03102882A JP H03102882 A JPH03102882 A JP H03102882A JP 1240138 A JP1240138 A JP 1240138A JP 24013889 A JP24013889 A JP 24013889A JP H03102882 A JPH03102882 A JP H03102882A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- opening
- film
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、光半導体装置の製造方法に係り、特にインジ
ュウム・リン（ＩｎＰ）系のＩ−Ｖ化合物半導体の受光
素子の製造方法に関し、 このような不純物の再拡散による特性の劣化を引き起こ
すことなくアニール処理を行い、暗電流の低減をはかる
ことを目的とし、 半導体基板上に光吸収層および一導電型増倍層を順次形
成する工程と、前記増倍層内に反対導電型の不純物を導
入して選択的に反対導電型領域を形成する工程と、前記
反対導電型領域上に誘電体よりなる反射防止膜を形成す
る工程と、前記反射防止膜を選択的に除去して電極形成
用の開口部を形成する工程と、前記開口部内に高融点金
属よりなる下部電極層を形成する工程と、前記反射防止
膜に熱処理を施す工程と、前記下部電極層上に上部電極
層を形成する工程とを含むことを構或とする。
ュウム・リン（ＩｎＰ）系のＩ−Ｖ化合物半導体の受光
素子の製造方法に関し、 このような不純物の再拡散による特性の劣化を引き起こ
すことなくアニール処理を行い、暗電流の低減をはかる
ことを目的とし、 半導体基板上に光吸収層および一導電型増倍層を順次形
成する工程と、前記増倍層内に反対導電型の不純物を導
入して選択的に反対導電型領域を形成する工程と、前記
反対導電型領域上に誘電体よりなる反射防止膜を形成す
る工程と、前記反射防止膜を選択的に除去して電極形成
用の開口部を形成する工程と、前記開口部内に高融点金
属よりなる下部電極層を形成する工程と、前記反射防止
膜に熱処理を施す工程と、前記下部電極層上に上部電極
層を形成する工程とを含むことを構或とする。
本発明は、光半導体装置の受光素子の製造方法に係り、
特にインジュウム・リン（ＩｎＰ） 系の■−■化合物
半導体の受光素子の製造方法に関するものである。
特にインジュウム・リン（ＩｎＰ） 系の■−■化合物
半導体の受光素子の製造方法に関するものである。
光通信システムの受信系に用いられる受光素子では、低
暗電流であることが第一に要求される。
暗電流であることが第一に要求される。
このため、従来より暗電流の低減化のため、さまざまの
努力が行われている。従来シリコンを使用した受光デバ
イスではＰＮ接合へのバツシベーション技術の進歩によ
り充分低暗電流化が図られているが、長波長帯の受光感
度を持つゲルマニュウム素子や化合物半導体素子では充
分満足できるパッシベーション膜がなく、現在も研究が
進められている。
努力が行われている。従来シリコンを使用した受光デバ
イスではＰＮ接合へのバツシベーション技術の進歩によ
り充分低暗電流化が図られているが、長波長帯の受光感
度を持つゲルマニュウム素子や化合物半導体素子では充
分満足できるパッシベーション膜がなく、現在も研究が
進められている。
通常ゲルマニュウム素子や化合物半導体素子の場合は高
温処理が出来ないためＣＶＤ或長により形成した、シリ
コン酸化膜や窒化膜をバツシベーション膜に使用してい
る。特に化合物半導体素子では、極低温或長が可能なプ
ラズマＣＶＤにより形成するのが通常である。
温処理が出来ないためＣＶＤ或長により形成した、シリ
コン酸化膜や窒化膜をバツシベーション膜に使用してい
る。特に化合物半導体素子では、極低温或長が可能なプ
ラズマＣＶＤにより形成するのが通常である。
従来、ＣＶＤ膜を半導体のパッシベーション膜として使
用する場合、膜の均一化及び緻密化のため或長温度より
高い温度でアニール処理を施すのが普通であり、このア
ニール処理が受光素子の暗電流を低減させる有力な処理
の一つとなる。第２図は、インジュウム・リン（ＩｎＰ
）系のＡＰＤ素子における暗電流とアニール処理温度と
の関係を示す。図でわかるように、アニール温度が高い
程、暗電流は減少する。プラズマＣＶＤ膜を使用した場
合は、特にアニール処理が不可欠となる。
用する場合、膜の均一化及び緻密化のため或長温度より
高い温度でアニール処理を施すのが普通であり、このア
ニール処理が受光素子の暗電流を低減させる有力な処理
の一つとなる。第２図は、インジュウム・リン（ＩｎＰ
）系のＡＰＤ素子における暗電流とアニール処理温度と
の関係を示す。図でわかるように、アニール温度が高い
程、暗電流は減少する。プラズマＣＶＤ膜を使用した場
合は、特にアニール処理が不可欠となる。
しかし、受光素子において、接合の形成のための不純物
拡散後、アニール処理を行うと、拡散不純物が再拡散を
起こし拡散層の表面濃度が低下するという問題が発生す
る。拡散層の表面濃度が低下すると、電極を形成した時
に接触抵抗が大きくなり、受光素子の特性に悪影響を及
ぼす。
拡散後、アニール処理を行うと、拡散不純物が再拡散を
起こし拡散層の表面濃度が低下するという問題が発生す
る。拡散層の表面濃度が低下すると、電極を形成した時
に接触抵抗が大きくなり、受光素子の特性に悪影響を及
ぼす。
第４図は、従来のＡＰＤ素子の順方向電圧（ＶＦ）とア
ニール温度との関係をしめす。図で明らかなようにアニ
ール温度が高くなると急激にＶＦが上昇する。この原因
は、アニール処理の温度により、拡散されていた不純物
が上方に再拡散してしまい、表面濃度が減少したためと
推定できる。
ニール温度との関係をしめす。図で明らかなようにアニ
ール温度が高くなると急激にＶＦが上昇する。この原因
は、アニール処理の温度により、拡散されていた不純物
が上方に再拡散してしまい、表面濃度が減少したためと
推定できる。
従って、受光素子の構造から見ると、拡散マスクとして
使用したＣＶＤ膜の場合は拡散工程時の温度により緻密
化が行われるが、反射防止膜（コーティング膜）の場合
は別途高温アニールを行う必要がある。しかし、前に述
べたようにコーティング膜形成後この処理を行うと、不
純物の再拡散により特性の劣化をひきおこす。
使用したＣＶＤ膜の場合は拡散工程時の温度により緻密
化が行われるが、反射防止膜（コーティング膜）の場合
は別途高温アニールを行う必要がある。しかし、前に述
べたようにコーティング膜形成後この処理を行うと、不
純物の再拡散により特性の劣化をひきおこす。
本発明は、このような不純物の再拡散による特性の劣化
を引き起こすことなくアニール処理を行い、暗電流の低
減をはかることを目的とする。
を引き起こすことなくアニール処理を行い、暗電流の低
減をはかることを目的とする。
上記課題は本発明によれば、
半導体基板上に光吸収層および一導電型増倍層を順次形
成する工程と、 前記増倍層内に反対導電型の不純物を導入して選択的に
反対導電型領域を形戒する工程と、前記反対導電型領域
上に誘電体よりなる反射防止膜を形成する工程と、 前記反射防止膜を選択的に除去して電極形成用の開口部
を形成する工程と、 前記開口部内に高融点金属よりなる下部電極層を形成す
る工程と、 前記反射防止膜に熱処理を施す工程と、前記下部電極層
上に上部電極層を形戒する工程とを含むことを特徴とす
る受光素子の製造方法によって解決される。
成する工程と、 前記増倍層内に反対導電型の不純物を導入して選択的に
反対導電型領域を形戒する工程と、前記反対導電型領域
上に誘電体よりなる反射防止膜を形成する工程と、 前記反射防止膜を選択的に除去して電極形成用の開口部
を形成する工程と、 前記開口部内に高融点金属よりなる下部電極層を形成す
る工程と、 前記反射防止膜に熱処理を施す工程と、前記下部電極層
上に上部電極層を形戒する工程とを含むことを特徴とす
る受光素子の製造方法によって解決される。
本発明によれば電極形成用開口部全面に形成されたチタ
ン膜により不純物原子の再拡散が阻止されると共にチタ
ン膜と半導体層との間の接触抵抗が低減される。
ン膜により不純物原子の再拡散が阻止されると共にチタ
ン膜と半導体層との間の接触抵抗が低減される。
以下、本発明の実施例を図面に基づいて説明する。
第Ｉ八図ないし第１Ｆ図は本発明の１実施例によるＩｎ
Ｐ系のＡＰＤ （アバランシェーフォトダイオード〉素
子の工程断面図である。
Ｐ系のＡＰＤ （アバランシェーフォトダイオード〉素
子の工程断面図である。
まず第ＩＡ図に示すように、Ｎ型のＩｎＰ基板１上にＩ
ｎＧａＡｓからなる光吸収層１０およびＩｎＰからなる
増倍層ＩＩを順次、例えば液層或長方法によって形成し
た後、増倍層ｌｌ上にプラズマＣＮＤ法により１０００
−２０００人の厚さにＳＩＮ膜３ａを形成する。
ｎＧａＡｓからなる光吸収層１０およびＩｎＰからなる
増倍層ＩＩを順次、例えば液層或長方法によって形成し
た後、増倍層ｌｌ上にプラズマＣＮＤ法により１０００
−２０００人の厚さにＳＩＮ膜３ａを形成する。
次に第ＩＢ図に示すようにフォトリングラフィ技術を用
いて所定の位置に開口部４を設け、その開口部にＢ゛等
のＰ型不純物を拡散させ、受光層２を形成する。
いて所定の位置に開口部４を設け、その開口部にＢ゛等
のＰ型不純物を拡散させ、受光層２を形成する。
次に第１Ｃ図に示すように、全露出面に上記第１Ａ図の
工程と同様にプラズマＣＮＤ法によりＳＩＮからなり、
約１８００人の厚さの反射防止膜３ｂを形成する。
工程と同様にプラズマＣＮＤ法によりＳＩＮからなり、
約１８００人の厚さの反射防止膜３ｂを形成する。
次いで第１Ｄ図に示すようにフォトレジスト６を塗布し
、所定の箇所にフォトリングラフィを用いて開口（コン
タクト窓）をあけ、このフォトレジスト６をマスクに反
射防止膜３ｂを部分的にエッチング除去して、電極用開
口部９を形成する。
、所定の箇所にフォトリングラフィを用いて開口（コン
タクト窓）をあけ、このフォトレジスト６をマスクに反
射防止膜３ｂを部分的にエッチング除去して、電極用開
口部９を形成する。
次に第ＩＥ図に示すようにＴｌ層を蒸着により全面に形
成し、フォトレジスト６を溶剤により除去すれば、ちょ
うど開口Ｂ９の中にＴｉ層が埋められた形に形成される
。
成し、フォトレジスト６を溶剤により除去すれば、ちょ
うど開口Ｂ９の中にＴｉ層が埋められた形に形成される
。
この後第ＩＦ図に示すように５００℃以下、好ましくは
、４００〜４５０℃で反射防止膜３ｂのアニール処理を
行い、電極材料であるＴｉ， Ｐｔ， Ａｕを順序蒸着
し、同様なフォトリングラフィにより所定の電極７を形
成する。その後、更にコンタクト抵抗を下げるためアニ
ール処理を行う。
、４００〜４５０℃で反射防止膜３ｂのアニール処理を
行い、電極材料であるＴｉ， Ｐｔ， Ａｕを順序蒸着
し、同様なフォトリングラフィにより所定の電極７を形
成する。その後、更にコンタクト抵抗を下げるためアニ
ール処理を行う。
第２図は、本発明による構造にしてアニール処理をした
時のＶｐ とアニール温度との関係である。
時のＶｐ とアニール温度との関係である。
図に示すように本発明によれば、■，が上昇することな
しにアニールができることがわかる。これは、Ｔｉ層に
より不純物の再拡教が阻止されたためとおもわれる。
しにアニールができることがわかる。これは、Ｔｉ層に
より不純物の再拡教が阻止されたためとおもわれる。
以上説明したように、本発明によれば受光素子のパッシ
ベーション膜として使用しているプラズマＣＶＤによる
ＳｉＮ膜の高温アニール処理が、素子の順方向特性を劣
化させることなく可能となり、素子の低暗電流化がはか
れ、性能向上に寄与するところが大きい。
ベーション膜として使用しているプラズマＣＶＤによる
ＳｉＮ膜の高温アニール処理が、素子の順方向特性を劣
化させることなく可能となり、素子の低暗電流化がはか
れ、性能向上に寄与するところが大きい。
第Ｉ八図ないし第ＩＦ図は本発明によるＩｎＰ系のＡＰ
Ｄ （アバランシエーフォトダイオード〉素子の工程断
面図であり、 第２図は本発明に係る受光素子でのアニール温度と順方
向電圧との関係を示す図であり、第３図は受光素子にお
ける暗電流のアニール処理の効果を示す図であり、 第４図は従来の受光素子でのアニール温度と順方向電圧
との関係を示す図である。 １・・・Ｎ型ＩｎＰ基板、 ２・・・受光層、３ａ・
・・ＳｉＮ膜、 ３ｂ・・・反射防止膜、４・・
・開口部、 ５・・・チタン層、６・・・フ
ォトレジスト、 ９・・・電極用開口部。 ７・・・電極、
Ｄ （アバランシエーフォトダイオード〉素子の工程断
面図であり、 第２図は本発明に係る受光素子でのアニール温度と順方
向電圧との関係を示す図であり、第３図は受光素子にお
ける暗電流のアニール処理の効果を示す図であり、 第４図は従来の受光素子でのアニール温度と順方向電圧
との関係を示す図である。 １・・・Ｎ型ＩｎＰ基板、 ２・・・受光層、３ａ・
・・ＳｉＮ膜、 ３ｂ・・・反射防止膜、４・・
・開口部、 ５・・・チタン層、６・・・フ
ォトレジスト、 ９・・・電極用開口部。 ７・・・電極、
Claims (1)
- 【特許請求の範囲】 半導体基板上に光吸収層および一導電型増倍層を順次形
成する工程と、 前記増倍層内に反対導電型の不純物を導入して選択的に
反対導電型領域を形成する工程と、前記反対導電型領域
上に誘電体よりなる反射防止膜を形成する工程と、 前記反射防止膜を選択的に除去して電極形成用の開口部
を形成する工程と、 前記開口部内に高融点金属よりなる下部電極層を形成す
る工程と、 前記反射防止膜に熱処理を施す工程と、 前記下部電極層上に上部電極層を形成する工程とを含む
ことを特徴とする受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240138A JP2553201B2 (ja) | 1989-09-18 | 1989-09-18 | 受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1240138A JP2553201B2 (ja) | 1989-09-18 | 1989-09-18 | 受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102882A true JPH03102882A (ja) | 1991-04-30 |
| JP2553201B2 JP2553201B2 (ja) | 1996-11-13 |
Family
ID=17055061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1240138A Expired - Lifetime JP2553201B2 (ja) | 1989-09-18 | 1989-09-18 | 受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553201B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024094260A (ja) * | 2022-12-27 | 2024-07-09 | 台亞半導體股▲フン▼有限公司 | フォトダイオードの構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248078A (ja) * | 1985-08-28 | 1987-03-02 | Fujitsu Ltd | 半導体受光素子 |
-
1989
- 1989-09-18 JP JP1240138A patent/JP2553201B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248078A (ja) * | 1985-08-28 | 1987-03-02 | Fujitsu Ltd | 半導体受光素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024094260A (ja) * | 2022-12-27 | 2024-07-09 | 台亞半導體股▲フン▼有限公司 | フォトダイオードの構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2553201B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| JPH02159775A (ja) | 半導体受光素子及びその製造方法 | |
| US4634474A (en) | Coating of III-V and II-VI compound semiconductors | |
| EP0263341B1 (en) | An improved process for preparing a charge coupled device with charge transfer direction biasing implants | |
| CN103762265A (zh) | 基于标准cmos工艺的新型光互连结构及其制备方法 | |
| JPH05234927A (ja) | 半導体デバイスの固相拡散による拡散領域の形成方法 | |
| JP3207869B2 (ja) | 半導体装置の製造およびパッシベーション方法 | |
| JPH03102882A (ja) | 受光素子の製造方法 | |
| JP2816684B2 (ja) | 複数のダイオードの製造方法 | |
| JP4401036B2 (ja) | フォトダイオードの製造方法 | |
| EP0544369B1 (en) | Method for processing porous silicon to recover luminescence | |
| JPH02248081A (ja) | アバランシェフォトダイオード及びその製造方法 | |
| JP3545105B2 (ja) | 半導体装置の製造方法 | |
| JP2001177128A (ja) | 太陽電池の製法 | |
| JPS6298721A (ja) | ３−Ｖ族化合物半導体へのＺｎ固相拡散方法 | |
| JP2708175B2 (ja) | ＩｎＳｂプレーナ光起電力形素子の製造方法 | |
| JP2911291B2 (ja) | 半導体装置の製造方法 | |
| JPS61144077A (ja) | 半導体受光素子の製造方法 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JP2529079B2 (ja) | 高温安定性ＨｇＣｄＴｅ光センサ―および製造方法 | |
| JPH022690A (ja) | 赤外線センサの製造方法 | |
| JPH08172214A (ja) | 光電変換半導体装置の製造方法 | |
| JPH05218490A (ja) | 金属・半導体・金属光検出器及びその製造方法 | |
| JPS61194827A (ja) | 拡散保護膜形成方法 | |
| JPH05226677A (ja) | 太陽電池の製造方法 |