JPH03103076A - 自励式電力変換器の制御装置 - Google Patents
自励式電力変換器の制御装置Info
- Publication number
- JPH03103076A JPH03103076A JP1238909A JP23890989A JPH03103076A JP H03103076 A JPH03103076 A JP H03103076A JP 1238909 A JP1238909 A JP 1238909A JP 23890989 A JP23890989 A JP 23890989A JP H03103076 A JPH03103076 A JP H03103076A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- circuit
- power
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、直流電源と他の異なる交流電源を接続する
交流連係システムにおいて用いられる自助式電力変換器
の制御装置に関する。
交流連係システムにおいて用いられる自助式電力変換器
の制御装置に関する。
第４図は例えば特開昭６ ２−７ ７ ８ ３ ３号公
報に示された従来の自励式電力変換装置に、無効電力制
御系を付加したも回路を示したものである。
報に示された従来の自励式電力変換装置に、無効電力制
御系を付加したも回路を示したものである。
図において、１は３相の交流電源、２は交流電源１の電
圧ｖ３検出する第１の電圧検出器、３は交流電源１へ向
って流出する電流Ｉ３検出する検出器、４は交流電源１
と自励式電力変換器８を連係する開閉装置である。この
電力変換器８はスイソチング素子をブリッジ接続してな
る３相電力変換器である。６は変圧器、７はリアクトル
、９は直流電源である。５は変圧器６の開閉装置４側（
入力側）の電圧Ｖ，を検出する第２の電圧検出器である
。１０は第１の３相／２相変換回路であって、第１の電
圧検出器２の出力電圧Ｖ，″ と第１の電流検出器３の
出力電流Ｉｓ’ から有効電力Ｐ，と無効電力Ｑ，を検
出する。ｌ１は第１の整流回路であって、電圧検出器２
の出力Ｖ．′を直流電圧■，“に変換する。１２は第２
の整流回路であって、第２の電圧検出器５の出力電圧Ｖ
７゜を直流電圧■ア”に変換する。ｌ３は電圧制御回路
（ＶＣ）であって、整流回路１ｌの出力電圧■，”と第
２の整流回路１２の出力電圧Ｖ７”との偏差を増幅する
。
圧ｖ３検出する第１の電圧検出器、３は交流電源１へ向
って流出する電流Ｉ３検出する検出器、４は交流電源１
と自励式電力変換器８を連係する開閉装置である。この
電力変換器８はスイソチング素子をブリッジ接続してな
る３相電力変換器である。６は変圧器、７はリアクトル
、９は直流電源である。５は変圧器６の開閉装置４側（
入力側）の電圧Ｖ，を検出する第２の電圧検出器である
。１０は第１の３相／２相変換回路であって、第１の電
圧検出器２の出力電圧Ｖ，″ と第１の電流検出器３の
出力電流Ｉｓ’ から有効電力Ｐ，と無効電力Ｑ，を検
出する。ｌ１は第１の整流回路であって、電圧検出器２
の出力Ｖ．′を直流電圧■，“に変換する。１２は第２
の整流回路であって、第２の電圧検出器５の出力電圧Ｖ
７゜を直流電圧■ア”に変換する。ｌ３は電圧制御回路
（ＶＣ）であって、整流回路１ｌの出力電圧■，”と第
２の整流回路１２の出力電圧Ｖ７”との偏差を増幅する
。
１４は位相検出回路（ＰＬＬ）であって、第１の電圧検
出器２の出力電圧ｖ ，１ の位相に同期した位相θ、
（信号）を送出する。１６は無効電力制御回路（ＱＣ）
であって、無効電力基準ＱＲＥＦと第１の３相／２相変
換回路１０が検出する無効電力Ｑｓとの偏差を増幅する
。１７は有効電力制御回路（ＰＣ）であって、有効電力
基準Ｐ ＲＥＦと第１の３相／２相変換回路１０が検出
する有効電力Ｐｓとの偏差を増幅する。１日は加算回路
であって、電圧制御回路１３の出力と無効電力制御回路
ｌ６の出力を入力して両者のの加算値■、を送出する。
出器２の出力電圧ｖ ，１ の位相に同期した位相θ、
（信号）を送出する。１６は無効電力制御回路（ＱＣ）
であって、無効電力基準ＱＲＥＦと第１の３相／２相変
換回路１０が検出する無効電力Ｑｓとの偏差を増幅する
。１７は有効電力制御回路（ＰＣ）であって、有効電力
基準Ｐ ＲＥＦと第１の３相／２相変換回路１０が検出
する有効電力Ｐｓとの偏差を増幅する。１日は加算回路
であって、電圧制御回路１３の出力と無効電力制御回路
ｌ６の出力を入力して両者のの加算値■、を送出する。
１５はパルス巾変調回路（ＰＷＭ回路）であって、上記
加算値ｖｘと位相検出回路１４の出力θＫを受けて、電
力変換器８の出力電圧と位相を制御する。
加算値ｖｘと位相検出回路１４の出力θＫを受けて、電
力変換器８の出力電圧と位相を制御する。
１９は同期検出装置であって、電圧検出器２、５のそれ
ぞれの出力電圧■，゜ とＶＴｌ と開閉装置４の状態
信号４Ｘから開閉装置４のオン指令４０Ｎ，電圧制御回
路１３のオン指令ＶＣＯＮ，有効電力制御回路１７と無
効電力制御回路１６のオン指令ＰＱＯＮを出力する。
ぞれの出力電圧■，゜ とＶＴｌ と開閉装置４の状態
信号４Ｘから開閉装置４のオン指令４０Ｎ，電圧制御回
路１３のオン指令ＶＣＯＮ，有効電力制御回路１７と無
効電力制御回路１６のオン指令ＰＱＯＮを出力する。
次に、同期検出装置１９の動作を第５図の波形タイムチ
ャートを参照して説明する。
ャートを参照して説明する。
時刻ｔ０において電力変換器８を起動する場合、同期検
出装置１９のオン指令ＶＣＯＮにより電圧制御回路１３
が活きとなり、電力変換器８は、その出力電圧ｖ７すな
わち変圧器６の系統側電圧を検出する電圧検出器５の出
力ｙ ， ＋が交流電源ｌの電圧を検出する電圧検出器
２の出力ｖ，゛に等しくなるようにスイッチング制御さ
れる。一方、電力変換器８の出力電圧の位相θ１は位相
検出回路ｌ４が検出する位相θＸξθ，（交流電源ｌの
電圧位相）になるように制御される。
出装置１９のオン指令ＶＣＯＮにより電圧制御回路１３
が活きとなり、電力変換器８は、その出力電圧ｖ７すな
わち変圧器６の系統側電圧を検出する電圧検出器５の出
力ｙ ， ＋が交流電源ｌの電圧を検出する電圧検出器
２の出力ｖ，゛に等しくなるようにスイッチング制御さ
れる。一方、電力変換器８の出力電圧の位相θ１は位相
検出回路ｌ４が検出する位相θＸξθ，（交流電源ｌの
電圧位相）になるように制御される。
時刻ｔ１において、交流電源１の電圧Ｖ，と変圧器６の
系統側電圧ｖ丁の基本波成分の大きさが等しくなると、
同期検出装置ｌ９は、開閉装Ｗ４を閉路するためのオン
指令４０Ｎを送出し、開閉装置４は若干遅れた時刻ｔｚ
で閉路する。この時、電力変換器８の出力電圧の高調波
威分は変圧器６の漏洩インダクタンスとりアクトル７に
印加されるため、変圧器６の系統側電圧ｖ７は高調波成
分が低減し、交流電源１の電圧Ｖｓと同じ波形となる。
系統側電圧ｖ丁の基本波成分の大きさが等しくなると、
同期検出装置ｌ９は、開閉装Ｗ４を閉路するためのオン
指令４０Ｎを送出し、開閉装置４は若干遅れた時刻ｔｚ
で閉路する。この時、電力変換器８の出力電圧の高調波
威分は変圧器６の漏洩インダクタンスとりアクトル７に
印加されるため、変圧器６の系統側電圧ｖ７は高調波成
分が低減し、交流電源１の電圧Ｖｓと同じ波形となる。
開閉装置４が閉路すると、開閉装置４の状態信号４Ｘに
より、時刻ｔ３で、電圧制御回路１３はオン指令ＶＣＯ
Ｎによりオフされ、その代わりに、有効電力制御回路１
７と無効電力制御回路ｌ６がオン指令ＰＱＯＮにより動
作を開始する。有効電力制御回路１７の出力信号は位相
検出回路１４に入力され、位相検出回路ｌ４はθ８＝θ
Ｓ＋Δθを出力し、電力変換器８はその出力位相θ１が
交流電源ｌの電圧位相θ，に対してΔθだけずれるよう
に制御され、有効電力Ｐ，が有効電力基準Ｐ＊ＥＦに追
随するようになる。一方、無効電力制御回路１６の出力
は電圧レベル信号■８としてＰＷＭ回路１５に入力され
、この電圧レベル信号■８の大きさを可変制御すること
により、電力変換装置８の出力電圧Ｖ１の大きさが制御
される結果、無効電力Ｑ３は無効電力基準ＱＲＥｒに追
随する。
より、時刻ｔ３で、電圧制御回路１３はオン指令ＶＣＯ
Ｎによりオフされ、その代わりに、有効電力制御回路１
７と無効電力制御回路ｌ６がオン指令ＰＱＯＮにより動
作を開始する。有効電力制御回路１７の出力信号は位相
検出回路１４に入力され、位相検出回路ｌ４はθ８＝θ
Ｓ＋Δθを出力し、電力変換器８はその出力位相θ１が
交流電源ｌの電圧位相θ，に対してΔθだけずれるよう
に制御され、有効電力Ｐ，が有効電力基準Ｐ＊ＥＦに追
随するようになる。一方、無効電力制御回路１６の出力
は電圧レベル信号■８としてＰＷＭ回路１５に入力され
、この電圧レベル信号■８の大きさを可変制御すること
により、電力変換装置８の出力電圧Ｖ１の大きさが制御
される結果、無効電力Ｑ３は無効電力基準ＱＲＥｒに追
随する。
〔発明が解決しようとする課題］
このように、従来の装置では、自励式電力変換器８は、
その出力電圧の大きさと位相を別個に制御するよう構威
され、かつ同期併入前の変圧器６の系統側電圧には大き
な高調波威分が含まれるために、開閉装置４の両端の電
圧の大きさと位相の一致を検出する精度が悪くなり、開
閉装置４の投入動作の遅延を招いたり、また、開閉装置
４の投入直後および電圧制御から有効電力制御、無効電
力制御への切換え時に大きな突入電流が流れるために、
インダクタンスの大きなりアクトルが必要となり、その
結果、電力変換器８の所要容量が大きくなるという問題
があった。
その出力電圧の大きさと位相を別個に制御するよう構威
され、かつ同期併入前の変圧器６の系統側電圧には大き
な高調波威分が含まれるために、開閉装置４の両端の電
圧の大きさと位相の一致を検出する精度が悪くなり、開
閉装置４の投入動作の遅延を招いたり、また、開閉装置
４の投入直後および電圧制御から有効電力制御、無効電
力制御への切換え時に大きな突入電流が流れるために、
インダクタンスの大きなりアクトルが必要となり、その
結果、電力変換器８の所要容量が大きくなるという問題
があった。
こ゛の発明は上記問題を解消するためになされたもので
、従来に比し、開閉装置の両端の電圧の同期検出を精度
良く、かつ高速に行うことができ、開閉装置投入時の突
入電流を低減することができる自励磁式電力変換器の制
御方法を提供することを目的とする。
、従来に比し、開閉装置の両端の電圧の同期検出を精度
良く、かつ高速に行うことができ、開閉装置投入時の突
入電流を低減することができる自励磁式電力変換器の制
御方法を提供することを目的とする。
この発明は上記目的を達戒するため、系統側電圧と電力
変換器出力電圧との電圧比較を行い、その偏差が零にな
るように電力変換器の出力電圧を制御し、両電圧の一致
検出後、上記開閉装置を閉路し、閉路確認後、電力変換
器の出力の有効・無効電力を基準値へ制御するものにお
いて、電流制御マイナーループを有し、電圧比較はｄ軸
電圧相互、ｑ軸電圧相互を比較して行い、有効・無効電
力制御時は、有効電力基準と実有効電力との偏差をｄ軸
電流基準、無効電力基準と実無効電力との偏差にｄ軸電
圧を加算した値をｑ軸電流基準とする構戒としたもので
ある。
変換器出力電圧との電圧比較を行い、その偏差が零にな
るように電力変換器の出力電圧を制御し、両電圧の一致
検出後、上記開閉装置を閉路し、閉路確認後、電力変換
器の出力の有効・無効電力を基準値へ制御するものにお
いて、電流制御マイナーループを有し、電圧比較はｄ軸
電圧相互、ｑ軸電圧相互を比較して行い、有効・無効電
力制御時は、有効電力基準と実有効電力との偏差をｄ軸
電流基準、無効電力基準と実無効電力との偏差にｄ軸電
圧を加算した値をｑ軸電流基準とする構戒としたもので
ある。
電圧比較はｄ軸電圧相互、ｑ軸電圧相互を比較し、その
偏差から３相交流の電流基準を生威して実電流との偏差
を演算し、電圧基準となる該偏差と実電圧の差が零によ
るようにＰＷＭ回路が電力変換器の交流出力電流を瞬時
制御し、開閉装置閉路後は、有効電力基準と実有効電力
の偏差からｄ軸電流基準を、また、無効電力基準と実無
効電力の偏差とｄ軸電圧偏差と加算してｑ軸電流基準を
作威し、両者から３相交流の電流基準を生威し、ＰＷＭ
回路により電力変換器を制御する。
偏差から３相交流の電流基準を生威して実電流との偏差
を演算し、電圧基準となる該偏差と実電圧の差が零によ
るようにＰＷＭ回路が電力変換器の交流出力電流を瞬時
制御し、開閉装置閉路後は、有効電力基準と実有効電力
の偏差からｄ軸電流基準を、また、無効電力基準と実無
効電力の偏差とｄ軸電圧偏差と加算してｑ軸電流基準を
作威し、両者から３相交流の電流基準を生威し、ＰＷＭ
回路により電力変換器を制御する。
以下、この発明の１実施例を図面を参照して説明する。
？１図において、２０はコンデンサであって、リアクト
ル７とともに交流フィルタを構成する。
ル７とともに交流フィルタを構成する。
２ｌは第２の電流検出器であって、電力変換器８の出力
電流ＩＴを検出する。２２は交流電源１側の電圧位相θ
，を検出する位相検出回路（ＰＬＬ）２２であって、第
１の電圧検出器２の出力電圧ｖｓ゛ を入力し、同期基
準ｓｉｎθ，及びｃｏｓθ，を送出する。２３は第２の
３相／２相変換回路であって、電圧■，′、同期基準ｓ
ｉｎθ，、ｃｏｓＯ．を入力して、２軸（ｄ軸、ｑ軸）
の電圧Ｖ■とＶｌｑを送出する。２４は第３の３相／２
相変換回路であって、第２の電圧検出器５の出力電圧■
ア゜、同期基準ｓｉｎθｓ，ｃｏｓθＳを入力して、２
軸（ｄ軸、ｑ軸）の電圧ＶｔａとＶ１を送出する。２５
は第１の電圧制御回路であって、ｄ軸電圧Ｖｓｄと■Ｔ
ｄとの偏差を増幅する。２６は第２の電圧制御回路であ
って、ｄ軸電圧Ｖ■と■ＱＱとの偏差を増幅する。２７
は第１の加算回路であって、第１の電圧制御回路２５の
出力と有効電力制御回路ｌ７の出力Ｐ，を加算し、ｄ軸
電流基準Ｉ４を送出する。２８は第２の加算回路であっ
て、第２の電圧制御回路２６の出力と無効電力制御回１
１６の出力Ｑ３とｄ軸電圧ＶＳａを加算して、ｑ軸電流
基準ＩＱを送出する。２９は２相／３相変換回路であっ
て、ｄ軸電流基準１ａ、ｑ軸電流基準ＩＱと同期基準ｓ
ｉｎθｓ ＳＣ Ｏ ＳθＳを入力して、Ｕ、■、Ｗ各
相の交流電流基準ＩＵＩ１、■ｖ宵、ＩＷＩ１を演算し
て出力する。３０は電流制御回路であって、交流電流基
準Ｌｌｌと電流検出回路２ｌの出力電流ｈ″ の偏差を
増幅する。３１は加算回路であって、電流制御回路３０
の出力と電圧検出器５の出力Ｖア′を加算してＰＷＭ回
路３２に入力する。なお、実際には、Ｕ相、Ｗ相につい
ても、電流制御回路３０、加算回路３ｌを設けるが、説
明を簡単にするため省略してある。 ３３は同期検出
装置であって、Ｖ ｓａｓ． Ｖ ｓｑ−． Ｖ ｒａ
．．Ｖ５、■，゜および開閉装置４の状態信号４Ｘに基
づき開閉装置４のオン指令４０Ｎ、電圧制御回路２５と
２６のオン指令ＶＣＯＮ，有効電力制御回路１７と無効
電力制御回路１６のオン指令ＰＱＯＮを送出する。
電流ＩＴを検出する。２２は交流電源１側の電圧位相θ
，を検出する位相検出回路（ＰＬＬ）２２であって、第
１の電圧検出器２の出力電圧ｖｓ゛ を入力し、同期基
準ｓｉｎθ，及びｃｏｓθ，を送出する。２３は第２の
３相／２相変換回路であって、電圧■，′、同期基準ｓ
ｉｎθ，、ｃｏｓＯ．を入力して、２軸（ｄ軸、ｑ軸）
の電圧Ｖ■とＶｌｑを送出する。２４は第３の３相／２
相変換回路であって、第２の電圧検出器５の出力電圧■
ア゜、同期基準ｓｉｎθｓ，ｃｏｓθＳを入力して、２
軸（ｄ軸、ｑ軸）の電圧ＶｔａとＶ１を送出する。２５
は第１の電圧制御回路であって、ｄ軸電圧Ｖｓｄと■Ｔ
ｄとの偏差を増幅する。２６は第２の電圧制御回路であ
って、ｄ軸電圧Ｖ■と■ＱＱとの偏差を増幅する。２７
は第１の加算回路であって、第１の電圧制御回路２５の
出力と有効電力制御回路ｌ７の出力Ｐ，を加算し、ｄ軸
電流基準Ｉ４を送出する。２８は第２の加算回路であっ
て、第２の電圧制御回路２６の出力と無効電力制御回１
１６の出力Ｑ３とｄ軸電圧ＶＳａを加算して、ｑ軸電流
基準ＩＱを送出する。２９は２相／３相変換回路であっ
て、ｄ軸電流基準１ａ、ｑ軸電流基準ＩＱと同期基準ｓ
ｉｎθｓ ＳＣ Ｏ ＳθＳを入力して、Ｕ、■、Ｗ各
相の交流電流基準ＩＵＩ１、■ｖ宵、ＩＷＩ１を演算し
て出力する。３０は電流制御回路であって、交流電流基
準Ｌｌｌと電流検出回路２ｌの出力電流ｈ″ の偏差を
増幅する。３１は加算回路であって、電流制御回路３０
の出力と電圧検出器５の出力Ｖア′を加算してＰＷＭ回
路３２に入力する。なお、実際には、Ｕ相、Ｗ相につい
ても、電流制御回路３０、加算回路３ｌを設けるが、説
明を簡単にするため省略してある。 ３３は同期検出
装置であって、Ｖ ｓａｓ． Ｖ ｓｑ−． Ｖ ｒａ
．．Ｖ５、■，゜および開閉装置４の状態信号４Ｘに基
づき開閉装置４のオン指令４０Ｎ、電圧制御回路２５と
２６のオン指令ＶＣＯＮ，有効電力制御回路１７と無効
電力制御回路１６のオン指令ＰＱＯＮを送出する。
次に、この実施例の動作を説明する。
第１の電圧検出器２は、交流電源１の電圧Ｖ，の同相成
分，／ＴＶ Ｓ’ ｓｉｎθ，と９０’位相成分ｕ”
，＋ ＣＯＳ θ，からなる電圧Ｖ，“を送出する。第
１の３相／２相変換回路１０は 有効電力Ｐ，＝） Ｋ Ｐ （７Ｎｖｓ’ ｓｉｎθｓｕ−Ｊ２１ｓ’ｓ
ｉｎ（θ，けΔθ，〉＋ｆｉＶ，’ ｓｉｎθｓ ＰＥ
Ｉ ｓ ’ ｓ ｉ ｎ （θ，９＋Δθ，）〕項Ｖ３
’ ｓｉｎθ，１・ｆｉｒ ｓ ’ ｓ ｉ ｎ （θ
ｓｗ＋Δθ，）〕・・・・・・・・（１） 無効電力Ｑ．＝ Ｋ ｏ ＣＥｖｓ’ ＣｏＳθｓｕＪＩｓ’ｓｉｎ（
θｓｕ＋Δθ，）＋ｆｊＶ，’ ｃｏｓθｓｖ−，／ｒ
Ｉｓ’ｓｉｎ（θ，Ｖ＋Δθ，）〕＋ＪＴＶ ｓ ’
ｃｏ ｓθｓ．．ｌ−，／’ｒｌ３’ｓｉｎ（θ，，４
＋Δθ，）〕・・・・・・・・・（２） を検出する。
分，／ＴＶ Ｓ’ ｓｉｎθ，と９０’位相成分ｕ”
，＋ ＣＯＳ θ，からなる電圧Ｖ，“を送出する。第
１の３相／２相変換回路１０は 有効電力Ｐ，＝） Ｋ Ｐ （７Ｎｖｓ’ ｓｉｎθｓｕ−Ｊ２１ｓ’ｓ
ｉｎ（θ，けΔθ，〉＋ｆｉＶ，’ ｓｉｎθｓ ＰＥ
Ｉ ｓ ’ ｓ ｉ ｎ （θ，９＋Δθ，）〕項Ｖ３
’ ｓｉｎθ，１・ｆｉｒ ｓ ’ ｓ ｉ ｎ （θ
ｓｗ＋Δθ，）〕・・・・・・・・（１） 無効電力Ｑ．＝ Ｋ ｏ ＣＥｖｓ’ ＣｏＳθｓｕＪＩｓ’ｓｉｎ（
θｓｕ＋Δθ，）＋ｆｊＶ，’ ｃｏｓθｓｖ−，／ｒ
Ｉｓ’ｓｉｎ（θ，Ｖ＋Δθ，）〕＋ＪＴＶ ｓ ’
ｃｏ ｓθｓ．．ｌ−，／’ｒｌ３’ｓｉｎ（θ，，４
＋Δθ，）〕・・・・・・・・・（２） を検出する。
ここで、ＫＰ 、Ｋｏは比例定数、Δθは電圧■，゜
と電流Ｉ，′ との位相差である。また、電圧■，゜
と電流ｈ゛とが３相平衡している場合？は、θｓｖ＝θ
，ｕ−２π／３、θ，８＝θ，Ｕ−４π／３であるから
、これらを（１）式と（２）式に代入して整理すると、
下記（３）式となる。
と電流Ｉ，′ との位相差である。また、電圧■，゜
と電流ｈ゛とが３相平衡している場合？は、θｓｖ＝θ
，ｕ−２π／３、θ，８＝θ，Ｕ−４π／３であるから
、これらを（１）式と（２）式に代入して整理すると、
下記（３）式となる。
Ｐｓ ＝３ＫＰ Ｖｓ’ Ｉｓ’ ｃｏｓΔθ，・
・・（３）Ｑｓ ＝３ Ｋｏ Ｖｓ’ Ｉ ｓ’
ｃ ｏ ｓΔθ，・・・（４）第２の３相／２相変換回
路２３は第１の電圧検出器２が検出する交流電源１の電
圧Ｖ，の同相或執▼Ｖ，’ｓｉｎθ，と位相検出器２２
の同期基準信号ｓｉｎθｓ、Ｃｏｓθ，から、下記（５
）式と（６）式の演算から、ｄ軸電圧Ｖ．とｑ軸電圧Ｖ
■を検出する． Ｖｓａ＝ Ｋ ａ （，ｆｆ Ｖｓ’ ｓ ｉ ｎθ
ｓｕ’ｓＩＱθ，Ｕ＋ＪＶｓ’ ｓ ｉ ｎθｓｖ−
ｓｉｎθ，Ｖ＋５Ｖ１’ｓｉｎθｓｖ・ｓｉｎθｓｖ）
” ・（５）Ｖｓｑ＝Ｋ ａ （，／ｒ Ｖｓ’
ｓ ｉ ｎθ３Ｕ’ＣＯＳθｓｕ＋，／Ｎ ｖｓｌ
ｓ ｉ ｎθｓｖ’ｃＯｓθｓｖ＋，／ｒ ｖ，ｌ
ｓ ｉ ｎθｓｖ・ｃｏｓθ，９〕 ・・（６）ここ
で、Ｋσは比例定数であり、θ，ｖ＝θ３０−２π／３
、θ，ｏ＝θｓｕ ４π／３を（５）式、（６）式に
代入して整理すると、下記（７）式に示すような直流信
号となる。
・・（３）Ｑｓ ＝３ Ｋｏ Ｖｓ’ Ｉ ｓ’
ｃ ｏ ｓΔθ，・・・（４）第２の３相／２相変換回
路２３は第１の電圧検出器２が検出する交流電源１の電
圧Ｖ，の同相或執▼Ｖ，’ｓｉｎθ，と位相検出器２２
の同期基準信号ｓｉｎθｓ、Ｃｏｓθ，から、下記（５
）式と（６）式の演算から、ｄ軸電圧Ｖ．とｑ軸電圧Ｖ
■を検出する． Ｖｓａ＝ Ｋ ａ （，ｆｆ Ｖｓ’ ｓ ｉ ｎθ
ｓｕ’ｓＩＱθ，Ｕ＋ＪＶｓ’ ｓ ｉ ｎθｓｖ−
ｓｉｎθ，Ｖ＋５Ｖ１’ｓｉｎθｓｖ・ｓｉｎθｓｖ）
” ・（５）Ｖｓｑ＝Ｋ ａ （，／ｒ Ｖｓ’
ｓ ｉ ｎθ３Ｕ’ＣＯＳθｓｕ＋，／Ｎ ｖｓｌ
ｓ ｉ ｎθｓｖ’ｃＯｓθｓｖ＋，／ｒ ｖ，ｌ
ｓ ｉ ｎθｓｖ・ｃｏｓθ，９〕 ・・（６）ここ
で、Ｋσは比例定数であり、θ，ｖ＝θ３０−２π／３
、θ，ｏ＝θｓｕ ４π／３を（５）式、（６）式に
代入して整理すると、下記（７）式に示すような直流信
号となる。
すなわち、ｄ軸電流成分ＶＳｄは電圧■，の同期成分の
直流変換値であり、ｑ軸電圧成分■，Ｑは９０’位相成
分の直流変換値であることを示しており、位相検出器２
２の同期検出信号の位相θ，が精度よく検出されていれ
ば、（７）式に示すように、Ｖ，Ｑ＝Ｏとなり、ｄ軸成
分ｖ３ｄのみとなる。
直流変換値であり、ｑ軸電圧成分■，Ｑは９０’位相成
分の直流変換値であることを示しており、位相検出器２
２の同期検出信号の位相θ，が精度よく検出されていれ
ば、（７）式に示すように、Ｖ，Ｑ＝Ｏとなり、ｄ軸成
分ｖ３ｄのみとなる。
第３の３相／２相変換回路２４は電圧検出器５が検出す
る変圧器６の系統側電圧Ｖアの同相成分＄Ｖｔ ’
ｓ ｉ ｎ ｆｉｒと位相検出器２２の同期基準信号ｓ
ｉｎθｓ，ｃｏｓθ，から、下記（８）式と（９）式の
演算によりｄ軸電圧ｖ９とｑ軸電圧■７９とを検出する
。
る変圧器６の系統側電圧Ｖアの同相成分＄Ｖｔ ’
ｓ ｉ ｎ ｆｉｒと位相検出器２２の同期基準信号ｓ
ｉｎθｓ，ｃｏｓθ，から、下記（８）式と（９）式の
演算によりｄ軸電圧ｖ９とｑ軸電圧■７９とを検出する
。
Ｖｔａ＝Ｋ ａ （ｐ ＶＴ’ ｓ ｉ ｎθｔｕ−ｓ
ｉｎθ，Ｕ＋ｆＶ，’ｓｉｎθ，，・ｓｉｎθ，９４Ｖ
Ｔ’ｓｉｎθｔｖ−ｓｉｎθＳＶ） ・・（Ｓ）Ｖ丁
，＝Ｋ σ （ＪＴＶ丁’ Ｓ ｔ ｎ
θｔ．，−ＣＯＳ θｓｕ＋ｕＶＴ’ ｓ ｉ ｎθ
７ｖ−ｃｏｓθ，Ｖ＋ｆ ｙ ，゜ ｓｉｎθＴｖ−ｃ
ｏｓθＳＶ〕 ・・（９）ここで、Ｋσは比例定数であ
り、電圧ｖ７と電圧Ｖ，との位相差をΔθ７とし、θｓ
ｖ＝θ，ｕ−２π／３・ θｓｗ” θＳｕ−４ π
／３・ θ丁Ｕ＝ θｓｕ＋Δθ７、θＴｖ＝θ，Ｕ
＋Δθ，−２π／３、θ１一θ，Ｕ＋Δθ７−４π／３
を（８）式と（９）式に代入して整理すると、下記αω
式に示すような直流信号となる。
ｉｎθ，Ｕ＋ｆＶ，’ｓｉｎθ，，・ｓｉｎθ，９４Ｖ
Ｔ’ｓｉｎθｔｖ−ｓｉｎθＳＶ） ・・（Ｓ）Ｖ丁
，＝Ｋ σ （ＪＴＶ丁’ Ｓ ｔ ｎ
θｔ．，−ＣＯＳ θｓｕ＋ｕＶＴ’ ｓ ｉ ｎθ
７ｖ−ｃｏｓθ，Ｖ＋ｆ ｙ ，゜ ｓｉｎθＴｖ−ｃ
ｏｓθＳＶ〕 ・・（９）ここで、Ｋσは比例定数であ
り、電圧ｖ７と電圧Ｖ，との位相差をΔθ７とし、θｓ
ｖ＝θ，ｕ−２π／３・ θｓｗ” θＳｕ−４ π
／３・ θ丁Ｕ＝ θｓｕ＋Δθ７、θＴｖ＝θ，Ｕ
＋Δθ，−２π／３、θ１一θ，Ｕ＋Δθ７−４π／３
を（８）式と（９）式に代入して整理すると、下記αω
式に示すような直流信号となる。
２
開閉装置４がオンする前に、電圧制御回路２５、２６は
オンされ、電圧制御回路２５によりＶ３ｄ＝ＶＴｄにな
るように制御されるとともに電圧制御回路２６によりＶ
Ｓｑ ＝Ｖ ？Ｑになるように制御される。
オンされ、電圧制御回路２５によりＶ３ｄ＝ＶＴｄにな
るように制御されるとともに電圧制御回路２６によりＶ
Ｓｑ ＝Ｖ ？Ｑになるように制御される。
この結果、（７）式、αω式、αυ式から、Δθ，＝Ｏ
１Ｖ３′ ＝Ｖ７゛になる。２相／３相変換回路２９は
ｄ軸電流基準Ｉ４とｑ軸電流基準■９および同期基準信
号ｓｉｎθ，ｃｏｓθ，から、下記（自）式？演算によ
り３相の交流電流基準１１１１１、■■、！旧を送出す
る。
１Ｖ３′ ＝Ｖ７゛になる。２相／３相変換回路２９は
ｄ軸電流基準Ｉ４とｑ軸電流基準■９および同期基準信
号ｓｉｎθ，ｃｏｓθ，から、下記（自）式？演算によ
り３相の交流電流基準１１１１１、■■、！旧を送出す
る。
ＩＵＲ＝ＫＩ （ Ｉｌｌ ｓ ｉ ｎθｓＬ，十
ＩＱ ｃｏｓθＳＵ）Ｉｖ＊＝Ｋ＋ （Ｉｄ ｓ ｉ
ｎθｓｖ＋ＩＱｃｏｓθ，，）Ｉｗ＊＝Ｋ＋ （
ＩｄＳ ｉ ｎθ１ｗ＋ＩＱＣ Ｏ Ｓθｓｗ）・・・
・・・・・Ｑ２１ ここで、Ｋ１は比例定数である。即ち、ｄ軸電流基準Ｉ
４は電圧Ｖｓと同相の電流成分であり、またｑ軸電流基
準ＩＱは電圧ＶＩに対して９０’位相進みの電流成分で
ある。
ＩＱ ｃｏｓθＳＵ）Ｉｖ＊＝Ｋ＋ （Ｉｄ ｓ ｉ
ｎθｓｖ＋ＩＱｃｏｓθ，，）Ｉｗ＊＝Ｋ＋ （
ＩｄＳ ｉ ｎθ１ｗ＋ＩＱＣ Ｏ Ｓθｓｗ）・・・
・・・・・Ｑ２１ ここで、Ｋ１は比例定数である。即ち、ｄ軸電流基準Ｉ
４は電圧Ｖｓと同相の電流成分であり、またｑ軸電流基
準ＩＱは電圧ＶＩに対して９０’位相進みの電流成分で
ある。
電流制御器３０は３相の交流電流基準１ｔｌＲ、ＩＶＩ
Ｉ％ ＩＷＩ＋に追従させて電力変換器８の交流出力
電流Ｉ『を制御し、その出力は第３の加算回路３１で３
相の交流電圧検出信号Ｖア″ と加算されてＰＷＭ回路
３２に与えられる。この交流電圧検出信号ＶＴ゛ の加
算により電流制御ループの応答が改善される。ＰＷＭ回
路３２は公知のように高周波の３角波搬送信号と上記第
３の加算回路３ｌの出力信号とのレベル比較を行って、
電力変換器８を高周波でオン／オフ駆動する。フィルタ
コン？ンサ２０は電力変換器８が高周波スイッチング動
作するときの交流出力電流■。の高周波のスイッチング
成分を吸収する作用を行い、これにより、変圧器６の系
統側電圧ｖＴはほぼ正弦波状の電圧波形となる。ｑ軸電
流基準ＩＱには第２の３相／２相変換回路２３のｄ軸電
圧検出信号■■を含ませており、交流電源１の電圧Ｖ，
に対して、９０°進み位相の電流を電力変換器８により
フィルタコンデンサ２０へ供給している。
Ｉ％ ＩＷＩ＋に追従させて電力変換器８の交流出力
電流Ｉ『を制御し、その出力は第３の加算回路３１で３
相の交流電圧検出信号Ｖア″ と加算されてＰＷＭ回路
３２に与えられる。この交流電圧検出信号ＶＴ゛ の加
算により電流制御ループの応答が改善される。ＰＷＭ回
路３２は公知のように高周波の３角波搬送信号と上記第
３の加算回路３ｌの出力信号とのレベル比較を行って、
電力変換器８を高周波でオン／オフ駆動する。フィルタ
コン？ンサ２０は電力変換器８が高周波スイッチング動
作するときの交流出力電流■。の高周波のスイッチング
成分を吸収する作用を行い、これにより、変圧器６の系
統側電圧ｖＴはほぼ正弦波状の電圧波形となる。ｑ軸電
流基準ＩＱには第２の３相／２相変換回路２３のｄ軸電
圧検出信号■■を含ませており、交流電源１の電圧Ｖ，
に対して、９０°進み位相の電流を電力変換器８により
フィルタコンデンサ２０へ供給している。
第２図は同期検出装置３３の具体的回路例を示したもの
で、同図において、３３ａは第１の一致回路であって、
第１の３相／２相変換回路２３のｄ軸電圧検出信号Ｖ．
と第３の３相／２相変換回路２４のｄ軸電流検出信号Ｖ
■の大きさを比較し、ＶＳａξＶ０の時にＨレベルの信
号を出力する。
で、同図において、３３ａは第１の一致回路であって、
第１の３相／２相変換回路２３のｄ軸電圧検出信号Ｖ．
と第３の３相／２相変換回路２４のｄ軸電流検出信号Ｖ
■の大きさを比較し、ＶＳａξＶ０の時にＨレベルの信
号を出力する。
３３ｂは第２の一致回路であって、第２の３相／２相変
換回路２３のｑ軸電圧検出信号Ｖ，ｑと第３の３相／２
相変換回路２４のｑ軸電流検出信号ＶＴｑの大きさを比
較し、ＶＳｑξＶ５の時にＨレベルの信号を出力する。
換回路２３のｑ軸電圧検出信号Ｖ，ｑと第３の３相／２
相変換回路２４のｑ軸電流検出信号ＶＴｑの大きさを比
較し、ＶＳｑξＶ５の時にＨレベルの信号を出力する。
３３ｃは論理積回路であって、一致検出回路３３ａと３
３ｂの出力がともにＨレベルである場合に、Ｈレベルの
信号を送出して、開閉装置４に対するオン指令信号４０
Ｎを発生する。３３ｄは第１のパルス発生器であって、
論理回路３３ｃの出力がＬレベルからＨに変化したとき
、即ち、Ｖ ｓａ Ｌ：．Ｖ １４、■，ｑξ■ア，と
なッテ、開閉装置４に対するオン指令ＯＮが発生したと
きに、パルス信号を送出する。３３ｅは整流器であって
、第１の電流検出器３の３相交流電流検出信号Ｉｓ’
を直流変換する。３３ｆはサンプルホールド回路であっ
て、第１のパルス発生器３３ｄのパルス信号により整流
器３３ｅの出力をホールドする。３３ｇは第１のパルス
発生器３３ｄの出力に基づき動作する比較器であって、
整流器３３ｅの出力とサンプルホールド回路３３ｆの出
力を比較し、そのレベル差が大きい場合に、Ｈレベルの
信号を送出する．３３ｈは第２のパルス発生器であって
、比較器３３ｇの出力信号がＬレベルからＨレベルに変
化したときにＨレベルのパルス信号を発生する。３３ｉ
は論理和回路であって、第２のパルス発生器３３ｈの出
力と開閉装置４のオンの時にＨレベルとなる状態信号４
Ｘとの論理和演算を行う。３３ｊは論理積回路であって
、論理和回路３３ｉの出力と上記論理積回路３３ｃの出
力との論理演算を行い、この出力がＨレベルになると、
有効電力制御回路１７と無効電力制御回路ｌ６のオン指
令ＰＱＯＮを発生するとともに、ＮＯＴ回路３３ｈを介
し、電圧制御回路２５、２６のオン指令ＶＣＯＮをＬレ
ベルにして両電圧制御回路をオフさせる。
３ｂの出力がともにＨレベルである場合に、Ｈレベルの
信号を送出して、開閉装置４に対するオン指令信号４０
Ｎを発生する。３３ｄは第１のパルス発生器であって、
論理回路３３ｃの出力がＬレベルからＨに変化したとき
、即ち、Ｖ ｓａ Ｌ：．Ｖ １４、■，ｑξ■ア，と
なッテ、開閉装置４に対するオン指令ＯＮが発生したと
きに、パルス信号を送出する。３３ｅは整流器であって
、第１の電流検出器３の３相交流電流検出信号Ｉｓ’
を直流変換する。３３ｆはサンプルホールド回路であっ
て、第１のパルス発生器３３ｄのパルス信号により整流
器３３ｅの出力をホールドする。３３ｇは第１のパルス
発生器３３ｄの出力に基づき動作する比較器であって、
整流器３３ｅの出力とサンプルホールド回路３３ｆの出
力を比較し、そのレベル差が大きい場合に、Ｈレベルの
信号を送出する．３３ｈは第２のパルス発生器であって
、比較器３３ｇの出力信号がＬレベルからＨレベルに変
化したときにＨレベルのパルス信号を発生する。３３ｉ
は論理和回路であって、第２のパルス発生器３３ｈの出
力と開閉装置４のオンの時にＨレベルとなる状態信号４
Ｘとの論理和演算を行う。３３ｊは論理積回路であって
、論理和回路３３ｉの出力と上記論理積回路３３ｃの出
力との論理演算を行い、この出力がＨレベルになると、
有効電力制御回路１７と無効電力制御回路ｌ６のオン指
令ＰＱＯＮを発生するとともに、ＮＯＴ回路３３ｈを介
し、電圧制御回路２５、２６のオン指令ＶＣＯＮをＬレ
ベルにして両電圧制御回路をオフさせる。
前述の第４図に示すように、開閉装置４へのオン指令４
０Ｎが時刻ｔ，で発生しても、実際にＯＮする時刻ｔ２
までに時間差が生じ、かつ開閉装置４が実際にＯＮにな
ったことを検出して状態信号４Ｘを発生する時刻ｔ，ま
での時間差を生じるため、この状態信号４Ｘからの情報
だけでは実際に開閉装置４がオンになる時刻ｔ２を推定
できない。最悪の場合、時刻ｔ１から時刻Ｌ３までの時
間内で交流電源１の電圧ｖｓが変動して開閉装置４がオ
ンしたときに交流電流Ｉ，の過電流が発生する可能性が
ある。このような場合に対処するために、交流電流ｈの
時刻１，からｔ３までの変化を検出する手段として上記
整流器３３ｅ、サンプルホールド回路３３ｆ１比較器３
３ｇを備えている。サンプルホールド回路３３ｆにより
時刻ｔ１での交流電流検出信号Ｉｓ’ の直流変換値を
記憶し、その記憶値と時刻ｔ１以後の交流電流検出信号
Ｉ，” の直流変換値とを比較器３３ｇで比較して時刻
Ｌ２のの直後にＰＱＯＮ信号を発生する。第１図におい
て、ｄ軸電流基準Ｉ４は、ＶＣＯＮ信号が発生している
場合には、第１の電圧制御回路２５の出力信号になり、
また、ＰＱＯＮが発生している場合には、有効電力制御
回路１７の出力信号となる。ｑ軸電流基準１１Ｑは第２
の３相／２相変換回路２３のｄ軸電圧検出信号ＶＳａに
、ＶＣＯＮ信号が発生している場合には、第２の電圧制
御回路２６の出力信号が、またＰＱＯＮ信号が発生して
いる場合には、無効電力制御回路１６の出力信号が力■
算されたものとなる。
０Ｎが時刻ｔ，で発生しても、実際にＯＮする時刻ｔ２
までに時間差が生じ、かつ開閉装置４が実際にＯＮにな
ったことを検出して状態信号４Ｘを発生する時刻ｔ，ま
での時間差を生じるため、この状態信号４Ｘからの情報
だけでは実際に開閉装置４がオンになる時刻ｔ２を推定
できない。最悪の場合、時刻ｔ１から時刻Ｌ３までの時
間内で交流電源１の電圧ｖｓが変動して開閉装置４がオ
ンしたときに交流電流Ｉ，の過電流が発生する可能性が
ある。このような場合に対処するために、交流電流ｈの
時刻１，からｔ３までの変化を検出する手段として上記
整流器３３ｅ、サンプルホールド回路３３ｆ１比較器３
３ｇを備えている。サンプルホールド回路３３ｆにより
時刻ｔ１での交流電流検出信号Ｉｓ’ の直流変換値を
記憶し、その記憶値と時刻ｔ１以後の交流電流検出信号
Ｉ，” の直流変換値とを比較器３３ｇで比較して時刻
Ｌ２のの直後にＰＱＯＮ信号を発生する。第１図におい
て、ｄ軸電流基準Ｉ４は、ＶＣＯＮ信号が発生している
場合には、第１の電圧制御回路２５の出力信号になり、
また、ＰＱＯＮが発生している場合には、有効電力制御
回路１７の出力信号となる。ｑ軸電流基準１１Ｑは第２
の３相／２相変換回路２３のｄ軸電圧検出信号ＶＳａに
、ＶＣＯＮ信号が発生している場合には、第２の電圧制
御回路２６の出力信号が、またＰＱＯＮ信号が発生して
いる場合には、無効電力制御回路１６の出力信号が力■
算されたものとなる。
なお、上記実施例では、第２の２相／３相変換回路２３
のｄ軸検出信号ｖｓａｙ ｑ軸検出信号Ｖ，９を第１
の電圧制御回路２５、第２の電圧制御回路２６の電圧基
準としているが、第３図に示すように、傾斜信号制御回
路４０、４１を設けて、電力変換器日の出力電圧を徐々
に増加させる構威としてもよい。また、この例では、傾
斜信号制御回路４０、４１のそれぞれの出力Ｖｓｄ’
、Ｖｓｑ”ｃ３相交流電圧ＶＩＩｌ％ ＶＶＲ％ ”Ｗ
Ｒニ変換する２相／３相変換回路４２を有し、この信号
ＶＵＲ、Ｖ Ｖ Ｒ −．ＶＷＩＩＩを第１図の実施例
の変圧器５の出力電圧■７′ の代わりに用いている。
のｄ軸検出信号ｖｓａｙ ｑ軸検出信号Ｖ，９を第１
の電圧制御回路２５、第２の電圧制御回路２６の電圧基
準としているが、第３図に示すように、傾斜信号制御回
路４０、４１を設けて、電力変換器日の出力電圧を徐々
に増加させる構威としてもよい。また、この例では、傾
斜信号制御回路４０、４１のそれぞれの出力Ｖｓｄ’
、Ｖｓｑ”ｃ３相交流電圧ＶＩＩｌ％ ＶＶＲ％ ”Ｗ
Ｒニ変換する２相／３相変換回路４２を有し、この信号
ＶＵＲ、Ｖ Ｖ Ｒ −．ＶＷＩＩＩを第１図の実施例
の変圧器５の出力電圧■７′ の代わりに用いている。
これにより、開閉装置４が開路状態にあり、かつ、第１
の電圧制御回路２５、第２の電圧制御回路２６で電圧制
御している場合に、リアクトル７とコンデンサ２０の共
振現象のために上記電圧■７”が変動して、電流制御系
が不安定になるのを防止することができる。また、位相
検出回路２２が精度良く交流電源ｌの電圧位相を検出す
ることができるならば、上記したように、Ｖ，９＝Ｏで
あることにより、傾斜信号発生回路４ｌを省略して第２
の電圧制御回路２６の電圧基準を０とし、また、２相／
３相変換回路４２において、信号ｖ，ｑ と信号ｃｏｓ
θ，を省くことができる。
の電圧制御回路２５、第２の電圧制御回路２６で電圧制
御している場合に、リアクトル７とコンデンサ２０の共
振現象のために上記電圧■７”が変動して、電流制御系
が不安定になるのを防止することができる。また、位相
検出回路２２が精度良く交流電源ｌの電圧位相を検出す
ることができるならば、上記したように、Ｖ，９＝Ｏで
あることにより、傾斜信号発生回路４ｌを省略して第２
の電圧制御回路２６の電圧基準を０とし、また、２相／
３相変換回路４２において、信号ｖ，ｑ と信号ｃｏｓ
θ，を省くことができる。
また、上記実施例において、第１の加算回路２７、第２
の加算回路２日にりξツタ機能を設けて、ｄ軸電流基準
１ａ、ｑ軸電流基準■９の大きさを制限ずるうよしても
よく、また上記加算回路２７、２８に出力信号の保持機
能を付加して、ＶＣＯＮ信号からＰＱＯＮに切換えると
きにｄ軸電流■６およびｑ軸電流ＩＱを一時的に保持さ
せて急変を防ぐようにしてもよい。この機能を付加する
ことにより、開閉装置４の投入直後に交流電圧１の電流
Ｉｓが急変するのを防止できる。
の加算回路２日にりξツタ機能を設けて、ｄ軸電流基準
１ａ、ｑ軸電流基準■９の大きさを制限ずるうよしても
よく、また上記加算回路２７、２８に出力信号の保持機
能を付加して、ＶＣＯＮ信号からＰＱＯＮに切換えると
きにｄ軸電流■６およびｑ軸電流ＩＱを一時的に保持さ
せて急変を防ぐようにしてもよい。この機能を付加する
ことにより、開閉装置４の投入直後に交流電圧１の電流
Ｉｓが急変するのを防止できる。
また、上記実施例では、フィルタコンデンサ２０を変圧
器６とリアクトル７の間に設けたものを示したが、変圧
器６と開閉装置４の間にに設けたものでああってもよい
。また、上記フィルタコンデンサ２０は抵抗要素を直列
に付加して構或し、リアクトル７あるいは変圧器６のイ
ンダクタンスとの共振を防止したものであってもよい。
器６とリアクトル７の間に設けたものを示したが、変圧
器６と開閉装置４の間にに設けたものでああってもよい
。また、上記フィルタコンデンサ２０は抵抗要素を直列
に付加して構或し、リアクトル７あるいは変圧器６のイ
ンダクタンスとの共振を防止したものであってもよい。
また、交流電源１と電力変換器８との間に電圧整合の手
段として変圧器６を備えたものを示したが、この変圧器
６が省略されたものであってもよい。
段として変圧器６を備えたものを示したが、この変圧器
６が省略されたものであってもよい。
この発明は以上説明した通り、電圧制御系をｄ軸戊分と
ｑ軸成分とに分離して制御するとともに、電流制御マイ
ナーループを設けたので、系統との連係に際して、これ
を最適タイξングで、高速に行うことができ、連係直後
の過電流を防止することができる。
ｑ軸成分とに分離して制御するとともに、電流制御マイ
ナーループを設けたので、系統との連係に際して、これ
を最適タイξングで、高速に行うことができ、連係直後
の過電流を防止することができる。
第１図はこの発明の実施例を示すブロック図、第２図は
上記実施例における同期検出装置のブロック構或図、第
３図はこの発明の他の実施例の要部を示すブロック図、
第４図は従来自励式電力変換器の制御装置のブロック図
、第５図は上記従来例の動作を説明するための波形タイ
ムチャートである。 図において、１一交流電源、４〜開閉装置、６− 変
圧器、８一電力変換器、１０−・第１の３相／２相変換
回路、１６一無効電力制御回路、１７有効電力変換回路
、２２一位相検出回路、２３・・・第２の３相／２相変
換回路、２４・−・第３の３相／２相変換回路、２５、
２６−・電圧制御回路、２７、２８・・・加算回路、２
９・・−２相／３相変換回路、３〇一電流制御回路、３
ｌ一加算回路、３２ＰＷＭ回路、３３−・・同期検出装
置、３３ａ、３ ３ ｂ−−一致回路、３３ｄ、３ ３
ｈ−パルス発生回路、３３１−サンプルホールド回路
、３ ３ ｇ一比較器、４０、４ｌ一・・傾斜制御回路
、４２−・−２相／３相変換回路。 なお、図中、同一符号は同一または相当部分を示す。
上記実施例における同期検出装置のブロック構或図、第
３図はこの発明の他の実施例の要部を示すブロック図、
第４図は従来自励式電力変換器の制御装置のブロック図
、第５図は上記従来例の動作を説明するための波形タイ
ムチャートである。 図において、１一交流電源、４〜開閉装置、６− 変
圧器、８一電力変換器、１０−・第１の３相／２相変換
回路、１６一無効電力制御回路、１７有効電力変換回路
、２２一位相検出回路、２３・・・第２の３相／２相変
換回路、２４・−・第３の３相／２相変換回路、２５、
２６−・電圧制御回路、２７、２８・・・加算回路、２
９・・−２相／３相変換回路、３〇一電流制御回路、３
ｌ一加算回路、３２ＰＷＭ回路、３３−・・同期検出装
置、３３ａ、３ ３ ｂ−−一致回路、３３ｄ、３ ３
ｈ−パルス発生回路、３３１−サンプルホールド回路
、３ ３ ｇ一比較器、４０、４ｌ一・・傾斜制御回路
、４２−・−２相／３相変換回路。 なお、図中、同一符号は同一または相当部分を示す。
Claims (3)
- （１）直流電力を３相の交流電力に変換して出力し、変
圧器および開閉装置を通して３相交流系統と連係される
ＰＷＭ制御方式の自励式電力変換器の制御装置であって
、系統側電圧と電力変換器出力電圧との電圧比較を行い
、その偏差が零になるように電力変換器の出力電圧を制
御し、両電圧の一致検出後、上記開閉装置を閉路し、閉
路確認後、電力変換器の出力の有効・無効電力を基準値
へ制御するものにおいて、電流制御マイナーループを有
し、電圧比較はｄ軸電圧相互、ｑ軸電圧相互を比較して
行い、有効・無効電力制御時は、有効電力基準と実有効
電力との偏差をｄ軸電流基準、無効電力基準と実無効電
力との偏差にｄ軸電圧を加算した値をｑ軸電流基準とす
ることを特徴とする自励式電力変換器の制御装置 - （２）直流電力を３相の交流電力に変換して出力し、変
圧器および開閉装置を通して３相交流系統と連係される
ＰＷＭ制御方式の自励式電力変換器の制御装置であって
、電流基準とフィードバック電流を入力される電流制御
回路、この電流制御回路の出力と上記フィードバック電
圧との偏差を入力されてＰＷＭ信号を発生するＰＷＭ回
路、上記３相交流電源の有効電力と無効電力を検出する
第１の３相／２相変換回路、上記３相交流電源の電圧位
相に同期した位相基準を送出する位相検出回路、該位相
基準と上記３相交流電源の電圧から該電圧と同相の成分
および９０゜位相の成分の直流に変換された信号を検出
する第２の３相／２相変換回路、位相基準と電力変換器
の出力電圧から該電圧と同相の成分および９０゜位相の
成分の直流に変換された信号を検出する第３の３相／２
相変換回路、上記第２と第３の３相／２相変換回路の上
記同相成分信号の偏差を増幅する第１の電圧制御回路、
上記第２と第３の３相／２相変換回路の上記９０゜位相
成分信号の偏差を増幅する第２の電圧制御回路、上記第
１の３相／２相変換回路が検出した有効電力と有効電力
基準との偏差を増幅する有効電力制御回路、上記第２の
３相／２相変換回路が検出した無効電力と無効電力基準
との偏差を増幅する無効電力制御回路、上記第１の電圧
制御回路の出力と上記有効電力制御回路の出力とを加算
する第１の加算回路、上記第２の電圧制御回路の出力と
上記無効電力制御回路の出力と上記第２の３相／２相変
換回路の上記同相成分信号を加算する第２の加算回路、
上記第１と第２の加算回路の出力と上記位相基準から３
相の上記電流基準を送出する２相／３相変換回路、上記
第２と第３の３相／２相変換回の各同相成分信号と９０
゜位相成分信号の大きさが一致したことを検出して上記
開閉装置を閉路するととにも、上記第１と第２の電圧制
御回路をオフし、上記有効電力制御回路と上記無効電力
制御回路をオンする同期検出装置を備えていることを特
徴とする自励式電力変換器の制御装置。 - （３）同期検出装置が、開閉装置へ閉路を指令する信号
を送出したのち該開閉装置から状態信号を受信するまで
の期間の３相交流電源の電流変化を検出する検出回路を
有し、該検出回路の検出信号により、第１と第２の電圧
制御回路をオフし、有効電力制御回路と無効電力制御回
路をオンすることを特徴とする請求項２記載の自励式電
力変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238909A JPH0728535B2 (ja) | 1989-09-14 | 1989-09-14 | 自励式電力変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1238909A JPH0728535B2 (ja) | 1989-09-14 | 1989-09-14 | 自励式電力変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103076A true JPH03103076A (ja) | 1991-04-30 |
| JPH0728535B2 JPH0728535B2 (ja) | 1995-03-29 |
Family
ID=17037073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1238909A Expired - Fee Related JPH0728535B2 (ja) | 1989-09-14 | 1989-09-14 | 自励式電力変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728535B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654545A (ja) * | 1992-07-24 | 1994-02-25 | Mitsubishi Electric Corp | インバータの制御装置 |
| JPWO2021156923A1 (ja) * | 2020-02-03 | 2021-08-12 | ||
| JP2023062519A (ja) * | 2021-10-21 | 2023-05-08 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
-
1989
- 1989-09-14 JP JP1238909A patent/JPH0728535B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654545A (ja) * | 1992-07-24 | 1994-02-25 | Mitsubishi Electric Corp | インバータの制御装置 |
| JPWO2021156923A1 (ja) * | 2020-02-03 | 2021-08-12 | ||
| WO2021156923A1 (ja) * | 2020-02-03 | 2021-08-12 | 東芝三菱電機産業システム株式会社 | 電力変換器の制御システム |
| US11942874B2 (en) | 2020-02-03 | 2024-03-26 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Control system of power converter |
| JP2023062519A (ja) * | 2021-10-21 | 2023-05-08 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| JP2024180644A (ja) * | 2021-10-21 | 2024-12-26 | 株式会社Tmeic | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728535B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jussila et al. | Comparison of simple control strategies of space-vector modulated indirect matrix converter under distorted supply voltage | |
| DK2302783T3 (en) | Energy Conversion Control System | |
| US8553436B2 (en) | Synchronization detecting circuit and automatic synchronous parallelization apparatus | |
| JPS5833998A (ja) | パルス幅変調インバ−タによる誘導電動機の制御方式 | |
| JPH033665A (ja) | Ｐｗｍコンバータ装置 | |
| Bueno et al. | SPLL design to flux oriented of a VSC interface for wind power applications | |
| KR20160050546A (ko) | 인버터 제어장치 | |
| US20080079417A1 (en) | Method in connection with frequency converter | |
| JPS6277833A (ja) | 自励式変換装置の制御方法 | |
| Mendalek et al. | A non-linear optimal predictive control of a shunt active power filter | |
| KR100989806B1 (ko) | 전력변환장치용 고속 공간벡터 변조방법, 이를 포함한 정류기 제어기와 인버터 제어기 및 이를 기록한 컴퓨터에서 읽을 수 있는 기록매체 | |
| CA1246155A (en) | Line fault tolerant synchronous timing reference generator for static var generators | |
| JPH095376A (ja) | 相回転異常検出装置 | |
| KR100322256B1 (ko) | 공간전압벡터방식을이용한정지형여자시스템 | |
| JP3167534B2 (ja) | 無停電電源装置 | |
| JPH0728535B2 (ja) | 自励式電力変換器の制御装置 | |
| Dong et al. | On zero steady-state error of single-phase PWM inverters voltage control and phase-locked loop system | |
| JP3260033B2 (ja) | Ｐｗｍインバータ | |
| JPS60113663A (ja) | 位相検出装置 | |
| EP1369984A2 (en) | Control equipment for a pmw modulated voltage source convector, and a method for controlling the same | |
| JPH0698469A (ja) | 電圧検出形無効電力補償装置の制御方式 | |
| Smadi et al. | A synchronization technique for single-phase grid applications | |
| JP4091456B2 (ja) | 無停電電源装置 | |
| JP2626274B2 (ja) | インバータ | |
| JPH08223808A (ja) | インバータの並列運転装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |