JPH03105386A - 表示器用コントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、メモリから表示対象の画像データを読出し、
ドットマトリクス形態の表示器にこの画像データを供給
する表示器用コントローラに関する。

〔従来技術〕

従来、一般に、ドット表示方式の表示器は第７図に示す
ように、Ｘドライバ１およびＹドライバ２により位置指
定した表示バネル３の表示画素を画像データに対応させ
て点灯し、画像をドットの形態で表示する。

このように表示パネルの表示位置指定およびその位置の
表示画素を点灯藺動ずるための市販のドライバはその駆
動可能ドッ１・数が、例えば、６４、８０、１００とい
うように予め定められている。そのため、　１２８ドッ
ト（×方向）×１６ドット（Ｙ方向）の表示画面を形成
する場合、Ｘドライバには、６４ドットのドライバおよ
び８０ドットの２個のドライバを用いる。Ｙドライバに
は８０ドットのドライバを用いる。

このように表示画面のドット構成によっては多数の１・
ライバを用いる必要があるので、第８図に示すように表
示画面を分割し、分割画面毎にドット情報の表示走査を
行うことによりドライバ回数を減少することが提案され
ている。この提案では、第９図に示すように　１２８ド
ット（Ｘ方向）×】６トット（Ｙ方向）の表示画面を２
つに分割し、ドライバの駆動上は６４ドット（Ｘ方向）
×３２ドット（Ｙ方向）となるようにＸドライバ、Ｙト
ライバを設置する。このため、Ｘドライバは市販のドラ
イバ８０ドット１個のみで１２８ドット×１６ドッ１一
の表示画面を駆動することができるようになってきた。

［発明が解決しようとする課題］ しかしながら、従来のこの種の表示装置では、上述のよ
うに表示画面を分割画面毎に表示走査するため各画面毎
ではドットの表示順序が一定となるが、表示画面が次の
分割画面に移行するとき、第８図の例では、第１分割画
面の表示を終って第２画面に移行するときに、表示順序
が変ってしまう。

このため、表示すべきドット画像データを記憶するメモ
リから上述の表示順序に対応させて読み出す必要が生じ
てきた。そこで、メモリの画像データの読出しには、読
出しアドレスの可変設定が可能な中央演算処理装置（ｃ
ｐｕ）を用いている。

中央演算処理装置の画像読取り速度には限界があり、表
示器側の表示速度を高く設定することが可ｒｉＥであっ
ても、表示器側の表示速度を中央演算処理装置の画像読
取り速度に対応させなければならなかった。

中央演算処理装置に代り、読取り速度が高速の表示益用
コントローラ（ダイレクトメモリアクセス（ＤＭＡ）コ
ントローラとも呼ばれる）を用いることも考えられるが
、従来の表示器用コントローラはメモリの読み出しアド
レスを不規則に可変設定できず、上述のような分割表示
画面に対応させて、画像データを読出すことができない
という解決すべき問題があった。

そこで、本発明の目的はこのような不具合点を解消し、
分割表示画面毎にメモリから画像データを読み出すこと
が可能な表示器用コントローラを堤供することにある。

［課題を解決するための千段］ このような目的を達成するために、木発明は、分割した
表示画面毎に表示走査を行う表示器に表示対象の画像デ
ータを供給するために、メモリから前記画像データを読
出す表示器用コントローラであって、前記メモリの読出
しアドレスを指定するアドレス信号を前記分割した画面
毎にそれぞれ発生する複数のアドレス発生手段と、前記
表示走査を行う分割の表示画面に対応させて、前記複数
のアドレス発生手段により発生されたアドレス信号を選
択的に前記メモリに人力するアドレス選択手段とを具え
たことを特徴とする。

また、前記複数のアドレス発生手段は前記続出しアドレ
スの指定範囲を外部指定された範囲に可変設定可能であ
ることを特徴とする。

［作　用］ 本発明では、各分割の表示画面と対応するアドレス発生
手段がアドレス信号を発生し、アドレス選択手段が表示
走査を行う画面と対応するアドレス信号を選択してメモ
リに供給するので、分割画面毎に画像データをメモリか
ら読出すことができる。

さらには、各アドレス発生手段のアドレス指定範囲を外
部からの指示で可変設定することにより、たとえばウィ
ンドウ領域に対応させて画像データを読出ずことが可能
となる。

〔実施例〕

以下、木発明の実施例を図面を参煕して詳細に説明する
。

まず５本発明を適用した表示装置のシステム構成例を第
２図のブロック図を参照して説明する。

第２図において、ＣＰＩ１３００は外部装置から表示対
象の画像データを受信し、ランダムアクセスメモリ（Ｒ
ＡＭＩ　２（ｔｏに表示位置と対応させて格納する。ま
た、Ｃ　Ｐ　＋１　３　０　０は画像データの表示に，
先立って表示器用コントローラ１００に後述の各種設定
情報を送信する。

表示器用コントローラ１００　ＲＡＭ２００から予め定
めた表示順に従って画像データを読出し、表示器４００
に読出した画像データを転送する。

なお、表示器４００は第９図に示すような従来例と同様
Ｘドライバ１、Ｙドライバ２および表示パネルから構戒
される。表示パネル３は１２８ｘ　１６ドットの表示画
面をイ１し、表示画面は水平方向に沿って”００００”
〜ＯＯＦＦ“（１６進数）の表示アドレスを定めている
。この表示アドレスに対応させて、画像データを記憶す
るＲ八Ｍ２００のメモリアドレスを第３図に示す。

第３図において、表示アドレス゛’ｏａｏｏ”の８ビッ
トの画像データはＲＡＭ２００の桁アドレス“Ｏ”、行
アドレス“０゛に格納ざれる。以下、表示位置と格納位
置を対応させるように、マトリクス（テーブル）形態で
画像データが格納される。

なお、本実施例は第８図に示すように表示アドレス“ｏ
　ｏ　ｏ　ｏ　”〜”００７Ｆ″　（１６進数）の第１
分割画面と表示アドレス“ｏｏａｏ”〜”ＯＯＦＦ”　
（１６進数）の第２分割画面を交互に表示するものとす
る。

次に、本発明に関わる表示器用コントローラ１００の回
路構成を第１図に示す。

第１図において、　ｌＯ１は第１表示スタートアドレス
設定レジスタであり、第１分割画面（第３図参照）の先
頭表示位置”Ｏ　Ｏ　Ｏ　Ｏ　Ｈ”と対応するＲＡＭ２
０のアドレス値“００，００　”　　（１０進数）を格
納する。

１０２は第１桁アトレスカウンタであり、ＲＡＭ２００
の第１表示スタートアドレス設定レジスタ１０１に格納
されたアドレス値を初期値として、順次に゛００″−”
ｏｔ″→゜゛０２”・・・・“０７′″どうように第ｌ
分割画面（第３図参照）の水平ライン方向の桁アドレス
を発生する。

１０３は第２表示スタートアドレス設定レジスタであり
、第２分割画面（第３図参照）の先頭表示位置（“００
８０１１”）と対応ずるＲＡＭ２０のアドレス値“ｏｏ
，ｏａ”　（１０進数）を格納する。ここでアドレス値
は上位２桁が行アドレスを示し、下位２桁が桁アドレス
を示す。

１０４は第２桁アドレスカウンタであり、Ｒ八Ｍ２００
の第２表示スター１・アドレス設定レジスタ１０３に格
納されたアドレス値を初期値として順次に“０８”→“
０９゛゜・・・・“１５”というように第２分割画面（
第３図参照）の水平ライン方向の桁アドレスを発生する
。

ｔＯＳは表示文字数設定レジスタであり、各分割画面の
１水平ラインを構成する文字数本例では゛゜８″を格納
する。表示文字設定レジスタ１０５の格納値と同し回数
すなわち、１ライン分の画像データ読み取り回数だけ読
出しアドレスが、第１および第２石丁アドレスカウンタ
１０２，１０４により発生されると、第１および第２桁
アドレスカウンタ１０２，１０４はｌ１動的にリセット
され、第１および第２表示スタートアドレス設定レジス
タ１０１，１０３の示す初期値から計数を開始する。

表示スタートアドレスレジスタ１０１，１０３およびア
ドレスカウンタ１０２，１０４が複数のアドレス発生手
段として動作する。１０９はマルチブレクサであり、比
較回路１０７からの切換信号に基き第１および第２桁ア
ドレスカウンタ１０１，１０３の出力アドレスを選択し
、出力する。マルチプレクサ１０９がアドレス選択手段
として動作する。

１０６は表示ライン数設定レジスタであり、分割画面を
構成する水平ラインの個数を格納する。

１０８は行７１−レスカウンタであり、パルスジエネー
レータ１１０の発生するクロック信号を計数することに
より水平ラインの走査回数を計数する。

１０７は行アドレスカウンタ１０８の計数値と表示ライ
ン数設定レジスタ１０６の格納値を比較することにより
、各分割画面の表示走査の終了を検出し、マルチプレク
サ１０９に対して、アドレス信号の切り換えを指示する
。

１　１．　０は、パルスジェネレータ回路であり、上述
のカウンタ１０２．１０４，１０８に対して表示器の表
示走査と同期した、上記カウンタ１０２，１０４，１０
８の計数のための同期信号を発生ずる。パルスジエネレ
ータ回路１１０は表示器４００の駆動のためのシフトク
ロックバルスＳＣＰ、ラッヂパルスＬＰ，フレームパル
スＦＲ等の各種の同期信号およびＲＡＭ２００のリード
信号をも発生する。

Ｉｌｌはパラレルシリアル変換回路であり、ＲＡＭ２０
０から出力された８ビットのパラレル（並列）の画像デ
ータをシリアル（直列）の画像信号に変換する。

１１２は表示コントロール回路であり、画像のブリンク
（点滅）、黒白反転、非表示等の画像処理を行う。

パルスジェネレータ回路１１０、パラレルシリアル変換
回路１１１．表示コンｌ・ロール回路１１２は従来例と
同様の回路を用いることができるので、簡単な説明に留
めた。

このような回路の動作を次に第４図および第５図を参照
して説明する。

第４図は第１図のＣＰＵ３００が実行する制御手順を示
し、第５図は第１図のＲＡＭ２００に入力されるアドレ
ス信号の内容を示す。

第４図において、ＣＰＬＩ３００　（第２図参照）は、
表示動作に先立って上述のレジスタ１０１，１０３，１
０５．１０６の予め定められた規定値を外部装置から受
信し、レジスタ１０１，１０３，１０５，１０６　に書
き込む（ステップＳｌ，　Ｓ２）。

表示動作が始まると、表示用コントローラ１００と同期
を取って、外部装置から受信した表示対象の画像データ
をその表示位置と対応させてＲＡＭ２０Ｑに書き込む処
理（ステップＳ３、Ｓ４）を繰り返し実行する。

一方、表示器用コントローラｌ００（第１参照）では第
１および第２桁アドレスカウンタ１０１，１０３はパル
スジェネレータ１１０の発生するクロツク信号を計数す
ることにより、それぞれ第１分割画面および第２分割画
面用の桁位置の読出しアドレスを発生する。

マルチブレクサ１０９は起動時に第１桁アドレスカウン
タの出力値を選択する。マルチブレクサ１０９から出力
される桁アドレスと行アドレスカウンタ１０８から出力
される行アドレスとが第１分割画面用の読出しアドレス
としてｎＡＭ２００に入力される。

第５図に示すように（ｏ，ｏ）→（０．１）→（０．２
）−（０．３）と順次に第１分割画面の第１行目の読出
しアドレスが順次に発生される。

Ｒ八Ｍ２００はこの読出しアドレスとバノレスジエネレ
ー夕回路１１０から送信されるリード信号に応じて、対
応アドレスに格納した８ビットの画像データを出力する
。

この画像データがパラレルシリアル変換回路１１ｌ１表
示コントロール回路１１２を介して、表示器４００に供
給される。この結果、表示器４００上の表示画面上で第
８図に示すようにｎ八Ｍ２００からの画像データが第１
分割画面に順次に表示ざれる。

第ｌ分割画面の１ライン分の個数の読み出しアドレスを
発生すると、第１桁アドレスカウンタ１０２は自勅的に
リセッ１・シ、初期値゛Ｏα”から再び計数を開始する
。なお、第２桁アドレスカウンタ１０４も自動的にリセ
ッＩ〜する。一方、行アドレスカウンタ１０８の計数値
は、“Ｏ”から“１″に更新されるので、ＲＡＭ２００
の読出しアドレスは（１，Ｏ）→（１，］）・・・・と
いうように第２分割画面の第２行目の画像データの格納
アドレスを指定して行く。このような処理手順が繰り返
されて、第１分割画面の表示走査が終了すると、行アド
レスカウンタ１０８の計数値が表示ライン数に到達した
ことを比較回路１０７が検出し、比較回路１０７が切換
信号を発生する。このため、マルチブレクサ１０９は次
に第２桁アドレスカウンタ１０４の出力アドレスを選択
出力する。

この結果、Ｒ八Ｍ２００に対する読出しアドレスは第２
分割画面用に切換えられ、（０．８）−（０．９）→（
０，ｔｏ）・・・・というように設定される。以下、上
述の第１分割画面用の読出しアドレスの発生処理と同様
の処理により第２桁アドレスカウンタ１０４および行ア
ドレスカウンタ１０８　仁より読出しアドレスが発生さ
れる。

以下、第２分割画面の最終の読出しアドレスが発生され
ると比較回路１０７の切換信号により、マルチプレクサ
１０９が第１桁アドレスカウンタ１０２の出力アドレス
を選択出力する。

このようにして表示器４００の表示画面（第８図参照）
上では第１分割画面の画像表示と第２分割画面の画像表
示が交互に行なわれる。

以上説明したように本実施例ではアドレスカウンタ１０
２，１０４　，１０８心よりＲＡＭ２００の読出しアド
レスを作成するようにしているので、ＣＰＩＩ２００の
処理速度に対応させる必要はない。また、ＣＰＩＩ２０
０はＲＡＭ２００に対する画像情報の書き込み処理を行
えばよいので、従来よりもソフトウエアを短縮し、処理
負担を軽減することができる。

また、ＣＰＵ２００により、各分割画面の表示スタート
アドレスおよび１水平ラインの表示文字数を可変設定す
ることにより各分割画面の読み出し領域のウィンドウ指
定も行うことが可能となる。

本発明実施例の他に次の例が考えられる。すなわち、本
発明実施例では第８図に示すように分割画面毎に水平方
向に表示走査を行う例を示したが、第６図（Ａ）に示す
ように表示走査方向を垂直方向にすることもできる。こ
の場合の表示用コントローラは第１図に示す回路中、行
を桁に、桁を行を入れ替えた回路構成となる。

また、第６図（Ａ）に示すように、１ラインの表示走査
が終了する毎に走査対象の分割画面を切換えることも可
能である。この場合は、アドレスカウンタの切換えを１
ライン毎に行えばよい．なお、参考のために第６図（Ａ
）　心示す表示走査順序における表示器４００のドライ
バの接続構成および表示アドレス配置を第６図（８）に
示し、＋１ＡＭ２００に対する表示アドレスと対応させ
た画像データの読出し順序を第６図（Ｃ）に示した。

［発明の効果コ 以上、説明したように、本発明によれば、表示器用コン
トローラにおいてもメモリの読出しアドレスの発生順を
不規則とすることができるので、複数の分割画面毎に表
示走査を行う表示器にも接続することが可能となる。ま
た、アドレス発生手段にたとえばカウンタを用いること
により中央演算如埋装置よりも高速な画像データの読取
りを実現することができるので、表示器の表示走査速度
も高速となり、以て良質な画像表示を行うことができる
という効果も得られる。さらには各アドレス発生手段の
アドレス指定範囲を外部からの指定で可変設定すること
により、たとえばウィンドウ領域に対応させて画像デー
タを読出すことが可能となる。

【図面の簡単な説明】

第１図は本発明実施例の回路構成を示すブロック図、 第２図は本発明を適用した表示装置のシステム構成を示
すブロック図、 第３図は第２図に示すＲＡＭ２００のアドレス構成を示
す説明図、 第４図は第２図に示すＣＰＵ３００が実行する制御手順
を示すフローチャート、 第５図は本発明実施例の読出しアドレスの内容を示すタ
イミングチャート、 第６図（Ａ）は本発明第２実施例の表示走査順序を示す
説明図、 第６図ＣＢ）は本発明第２実施例のドライバの接続例を
示す平面図、 第６図（Ｃ）は本発明第２実施例の読出しアドレスの内
容を示すタイミングチャート、 第７図、第９図は従来例のドライバの接続例を示す平面
図、 第８図は従来例の表示走査順序を示す説明図である。 １．２・・・ドライバ、 ３・・・表示パネル、 ＋００・・・表示用コントローラ、 １０１４０３・・・表示スタートアドレス設定レジスタ
１０２　，　１０４・・・アドレスカウンタ、１．０９
・・・マルチブレクサ、 ２００・・・ＲＡＭ　． ３００・・・ｃｐｕ　， ４ＱＱ ・・・表示器。 ネ袷朗亥ＬヒσツのＣＰＵ　３００のフローチャート第
４図 ＡＡ　峯１サ別画酌 イユ〔來イ列の表罰２走食川糾至デｒ２す玄允ν耳図第
８図

Claims (1)

1. 【特許請求の範囲】 １）分割した表示画面毎に表示走査を行う表示器に表示
   対象の画像データを供給するために、メモリから前記画
   像データを読出す表示器用コントローラであって、 前記メモリの読出しアドレスを指定するアドレス信号を
   前記分割した画面毎にそれぞれ発生する複数のアドレス
   発生手段と、 前記表示走査を行う分割の表示画面に対応させて、前記
   複数のアドレス発生手段により発生されたアドレス信号
   を選択的に前記メモリに入力するアドレス選択手段と を具えたことを特徴とする表示器用コントローラ。 ２）前記複数のアドレス発生手段は前記読出しアドレス
   の指定範囲を外部指定された範囲に可変設定可能である
   ことを特徴とする請求項１に記載の表示器用コントロー
   ラ。