JPH03106147A - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPH03106147A JPH03106147A JP1244038A JP24403889A JPH03106147A JP H03106147 A JPH03106147 A JP H03106147A JP 1244038 A JP1244038 A JP 1244038A JP 24403889 A JP24403889 A JP 24403889A JP H03106147 A JPH03106147 A JP H03106147A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- station
- oscillator
- phase
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上のｆリ用分野〉
本発明は、ローカルエリアネットワーク（ＬＡＮ）等に
用いられる位相同期発振器に関する。
用いられる位相同期発振器に関する。
（従来の技術）
ローカルエリアネットワークの一種としてのループネッ
トワークシステムでは、複数の局を伝送路を介してルー
プ状に接続し、各局間で通信を行う。
トワークシステムでは、複数の局を伝送路を介してルー
プ状に接続し、各局間で通信を行う。
第３図はこのようなループネットワークシステムの構成
を示す図であり、マスタ局１と複数の局２−１〜２−ｎ
とが伝送路３によってループ状に接続される。複数の局
２−１〜２−ｎ間で通信を行う場合には、マスタ局１が
クロック信号を生威し、他の局２−１〜２−ｎはループ
中のビット列よりクロック信号を抽出し、これをもとに
局内の論理回路が動作する。
を示す図であり、マスタ局１と複数の局２−１〜２−ｎ
とが伝送路３によってループ状に接続される。複数の局
２−１〜２−ｎ間で通信を行う場合には、マスタ局１が
クロック信号を生威し、他の局２−１〜２−ｎはループ
中のビット列よりクロック信号を抽出し、これをもとに
局内の論理回路が動作する。
また、同図に示されるようにかかるループネットワーク
システムを構内交換機（ＰＢＸ）４を介して広域網５に
接続することもある。このような場合、マスタ局１は広
域網５から送られる基準クロック信号に基づき第２図に
示す位相同期発振姦を用いてクロック信号を生成する。
システムを構内交換機（ＰＢＸ）４を介して広域網５に
接続することもある。このような場合、マスタ局１は広
域網５から送られる基準クロック信号に基づき第２図に
示す位相同期発振姦を用いてクロック信号を生成する。
この従来の位相向明発振器は、基準クロック信号（構内
交＠機の出力クロック）と分周器１３からの出力信号の
位相を比較し位相差に応じた信号を低域フィルタ１１に
送る位相比較器１０と、所定の低域周波数の信号のみを
出力する低域フィルタ１１と、低域フィルタ１１から送
られる信号に応じてパルス信号を発振し出力端子及び分
周器１３へ送る電圧制御発振器１２と、電圧制御発振器
１２の出力したパルス信号を分周し位相比較器１０に送
る分周器１３とで構成されている。
交＠機の出力クロック）と分周器１３からの出力信号の
位相を比較し位相差に応じた信号を低域フィルタ１１に
送る位相比較器１０と、所定の低域周波数の信号のみを
出力する低域フィルタ１１と、低域フィルタ１１から送
られる信号に応じてパルス信号を発振し出力端子及び分
周器１３へ送る電圧制御発振器１２と、電圧制御発振器
１２の出力したパルス信号を分周し位相比較器１０に送
る分周器１３とで構成されている。
しかしながら、この場合、構内交換機４の基準クロック
信号（出力クロック）が広域網４と同期していないと、
穴常周波数のクロックがマスタ局１に供給されて、マス
タ局１の位相同期発振器の出力周波数も叉常となり、各
局のクロツク抽出ができる周波数範囲を越えてしまい各
局間の通信が不可能になる場合があった。
信号（出力クロック）が広域網４と同期していないと、
穴常周波数のクロックがマスタ局１に供給されて、マス
タ局１の位相同期発振器の出力周波数も叉常となり、各
局のクロツク抽出ができる周波数範囲を越えてしまい各
局間の通信が不可能になる場合があった。
（発明が解決しようとする課題）
上述したように従来のループ式通信方式では、構内交換
機の出力クロック周波数が大きく変動すると、各局のク
ロック抽出ができなくなるという問題があった。
機の出力クロック周波数が大きく変動すると、各局のク
ロック抽出ができなくなるという問題があった。
本発明は、上記のような問題を解決するためになされた
ものであり、構内交換機の出力クロツク周波数が大きく
変動しても、マスタ局の発生するクロックは周波数変動
が小さくて各局間の通信が可能となる位相同期発振器を
提供することを目的とする。
ものであり、構内交換機の出力クロツク周波数が大きく
変動しても、マスタ局の発生するクロックは周波数変動
が小さくて各局間の通信が可能となる位相同期発振器を
提供することを目的とする。
［発明の構成コ
（課題を解決するための手段）
上記従来の目的を達或する本発明は、複数の局が伝送路
によってループ状に結合され、マスタ局は網クロックに
同期したクロックを発生し、各局は受信信号よりクロッ
クを抽出し、各局間で通信を行う時分割多重方式のルー
プ式通信システムの前記マスタ局に備えられ前記クロッ
クを発生する位相同期発振器において、電圧制御発振器
の人力側に電圧制限手段を備え、前記各局がクロツク抽
出ができなくなり、各局間の通信不能を防止することを
特徴とする。
によってループ状に結合され、マスタ局は網クロックに
同期したクロックを発生し、各局は受信信号よりクロッ
クを抽出し、各局間で通信を行う時分割多重方式のルー
プ式通信システムの前記マスタ局に備えられ前記クロッ
クを発生する位相同期発振器において、電圧制御発振器
の人力側に電圧制限手段を備え、前記各局がクロツク抽
出ができなくなり、各局間の通信不能を防止することを
特徴とする。
（作 用）
本発明では、構内交換機の出力クロツク周波数が大きく
変動しても、電圧制御発振器の入力電圧が一定以上大き
く変動しないので、マスタ局の発生するクロックの周波
数変動は防止される。
変動しても、電圧制御発振器の入力電圧が一定以上大き
く変動しないので、マスタ局の発生するクロックの周波
数変動は防止される。
（実施例）
以下、本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例に係る位相同期発振器の構威
を示すブロック図である。
を示すブロック図である。
同図に示す実施例の位相同期発振器は、位相比較器１０
、低域フィルタ１１、電圧制限回路１５、電圧制御発振
Ｗ１２、分周器１３から構成されている。
、低域フィルタ１１、電圧制限回路１５、電圧制御発振
Ｗ１２、分周器１３から構成されている。
位相比較器１０は、入力端子２１から入力される話準ク
ロックｆ＝号Ｓｔ（構内交換機の出力クロック）と分周
器１３からの出力信号の位相を比較し、位相差に応じた
信号を低域フィルタ１１に送る。低域フィルタ１１は、
所定の低域周波数の信号のみを電圧制限回路１５に送る
。電圧制限回路１５は、低域フィルタ１１から送られる
信号を電圧１：リ御発振器１２へ供給する。この場合、
基準クロック信号の周波数が大きく嚢動し、第４図（ａ
）に示すような信号が低域フィルタ１１から入力される
と、電圧制限回路１５は電圧制限をして第４図（ｂ）に
示すような信号を電圧制御発振器１２へ出力する。この
結果、第４図（ｃ）のように電圧制御発振器１２の周波
数変動が抑えられる。
ロックｆ＝号Ｓｔ（構内交換機の出力クロック）と分周
器１３からの出力信号の位相を比較し、位相差に応じた
信号を低域フィルタ１１に送る。低域フィルタ１１は、
所定の低域周波数の信号のみを電圧制限回路１５に送る
。電圧制限回路１５は、低域フィルタ１１から送られる
信号を電圧１：リ御発振器１２へ供給する。この場合、
基準クロック信号の周波数が大きく嚢動し、第４図（ａ
）に示すような信号が低域フィルタ１１から入力される
と、電圧制限回路１５は電圧制限をして第４図（ｂ）に
示すような信号を電圧制御発振器１２へ出力する。この
結果、第４図（ｃ）のように電圧制御発振器１２の周波
数変動が抑えられる。
電圧制御発振器１２は、パルス信号を出力端子２２及び
分周器１３へ送る。分周器１３は、電圧制御発振器１２
の出力したパルス信号を分周し、位相比較器１０に送る
。
分周器１３へ送る。分周器１３は、電圧制御発振器１２
の出力したパルス信号を分周し、位相比較器１０に送る
。
これにより、本実施例では、基準クロック信号（構内交
換機の出力クロック）が異常周波数になっても、マスタ
局の泣相同期発振器の出力クロックの周波数変動は小さ
く抑えられるので、各局のクロツク抽出ができなくなる
ことがなくなり、局間の通信品質が大福に向上できる。
換機の出力クロック）が異常周波数になっても、マスタ
局の泣相同期発振器の出力クロックの周波数変動は小さ
く抑えられるので、各局のクロツク抽出ができなくなる
ことがなくなり、局間の通信品質が大福に向上できる。
［発明−の効果］
以上説明したように本発明によれば、越準クロック信号
が異常周波数になってもマスタ局の出力周波数食動が小
さく抑えられるようになり、各局のクロック抽出ができ
なくなることがなくなる。
が異常周波数になってもマスタ局の出力周波数食動が小
さく抑えられるようになり、各局のクロック抽出ができ
なくなることがなくなる。
この粘果、局間の通信品質が大幅に向上する。
第１図は本発明の一実施例にかかる位相同期発振器の構
或を示すブロック図、第２図は従来の位ｆ目同期発振器
の４＋＋７成を示すブロック図、第３図はループネット
ワークシステムの概略構成図、第４図（ａ）から（ｃ）
は第１図の電圧制限回路の動作説明図である。 １・・・マスタ局、２−１〜２−ｎ・・・局、３・・・
伝送路、４・・・構内交換機、５・・・広域網、１０・
・・位相比較器、］１・・・低域フィルタ、１２・・・
電圧制御発振器、１３・・・分周器、１５・・・電圧制
限回路、２１・・・人力端子、２２・・・出力端子。
或を示すブロック図、第２図は従来の位ｆ目同期発振器
の４＋＋７成を示すブロック図、第３図はループネット
ワークシステムの概略構成図、第４図（ａ）から（ｃ）
は第１図の電圧制限回路の動作説明図である。 １・・・マスタ局、２−１〜２−ｎ・・・局、３・・・
伝送路、４・・・構内交換機、５・・・広域網、１０・
・・位相比較器、］１・・・低域フィルタ、１２・・・
電圧制御発振器、１３・・・分周器、１５・・・電圧制
限回路、２１・・・人力端子、２２・・・出力端子。
Claims (1)
- 【特許請求の範囲】 複数の局が伝送路によってループ状に結合され、マスタ
局は網クロックに同期したクロックを発生し、各局は受
信信号よりクロックを抽出し、各局間で通信を行う時分
割多重方式のループ式通信システムの前記マスタ局に備
えられ前記クロックを発生する位相同期発振器において
、 電圧制御発振器の入力側に電圧制限手段を備え、前記各
局がクロック抽出ができなくなり、各局間の通信不能を
防止することを特徴とする位相同期発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244038A JPH03106147A (ja) | 1989-09-19 | 1989-09-19 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1244038A JPH03106147A (ja) | 1989-09-19 | 1989-09-19 | 位相同期発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03106147A true JPH03106147A (ja) | 1991-05-02 |
Family
ID=17112789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1244038A Pending JPH03106147A (ja) | 1989-09-19 | 1989-09-19 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03106147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001093492A1 (fr) * | 2000-05-31 | 2001-12-06 | Mitsubishi Denki Kabushiki Kaisha | Horloge |
-
1989
- 1989-09-19 JP JP1244038A patent/JPH03106147A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001093492A1 (fr) * | 2000-05-31 | 2001-12-06 | Mitsubishi Denki Kabushiki Kaisha | Horloge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4803705A (en) | Analog phase locked loop | |
| US5184350A (en) | Telephone communication system having an enhanced timing circuit | |
| JPH0267033A (ja) | 網同期システム | |
| US5530389A (en) | Circuit arrangement for a clock generator | |
| US4531102A (en) | Digital phase lock loop system | |
| US3869579A (en) | Apparatus for mutually synchronizing oscillators in switching centers of a telecommunication network | |
| US4538110A (en) | High-stability clock signal regenerator with a stable fixed frequency backup clock generator | |
| US5724360A (en) | Composite clock signal | |
| JPH03106147A (ja) | 位相同期発振器 | |
| WO1994021048A1 (en) | Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop | |
| GB2128824A (en) | Clock pulse generation circuit | |
| CA1287150C (en) | Synchronisation arrangements for a digital telecommunications exchange system | |
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| KR920005924B1 (ko) | 교환기 노드간의 클럭동기회로 | |
| US20020067737A1 (en) | Arrangement and method for transmitting data over a TDM bus | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JPS60253350A (ja) | 情報通信制御方式 | |
| JPH034634A (ja) | 位相同期発振回路 | |
| JP2558240B2 (ja) | 従属同期装置の基準クロック切換回路 | |
| JPS62269518A (ja) | クロツク発生装置 | |
| GB2120499A (en) | Clocking arrangement | |
| JPH02159138A (ja) | 位相同期発振回路 | |
| JPH02121412A (ja) | 位相同期発振回路 | |
| JPH0738577B2 (ja) | ジツタ付加装置 | |
| JPS60262232A (ja) | 同期回路システム |