JPH03106563A - 半導体装置の被覆方法 - Google Patents
半導体装置の被覆方法Info
- Publication number
- JPH03106563A JPH03106563A JP24274089A JP24274089A JPH03106563A JP H03106563 A JPH03106563 A JP H03106563A JP 24274089 A JP24274089 A JP 24274089A JP 24274089 A JP24274089 A JP 24274089A JP H03106563 A JPH03106563 A JP H03106563A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- coating
- coating method
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000576 coating method Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 47
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Molten Solder (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の被覆方法にかかるものであり、
詳しくは工０等が実装されたフレキシブルテープの端子
リードへのはんだ被覆方法に関する。
詳しくは工０等が実装されたフレキシブルテープの端子
リードへのはんだ被覆方法に関する。
［従来の技Ｗ］
従来、この種の半導体装置の被覆方法は第５図に示すよ
うに、はんだ２がオーバーフローして循環しているはん
だ槽１中で、工０チップ５が実装されたフレキシブルテ
ープ５のリード端子４をテープの長手方向に移動させな
がら一定の時間はんだに浸漬し、これを連続的に行なう
ことでリード端子４上にはんだ層を形成する方法、すな
わちはんだ被覆を行なう方法が知られている。
うに、はんだ２がオーバーフローして循環しているはん
だ槽１中で、工０チップ５が実装されたフレキシブルテ
ープ５のリード端子４をテープの長手方向に移動させな
がら一定の時間はんだに浸漬し、これを連続的に行なう
ことでリード端子４上にはんだ層を形成する方法、すな
わちはんだ被覆を行なう方法が知られている。
［発明が解決しようとする課題］
しかし、前述の従来技術においては、はんだ槽よりはん
だがオーバー７ローして流れ出す際、はんだをオーバー
フローさせるポンプの脈流やうすの発生等によりはんだ
の流出形状が乱れリード端子に接触するはんだ量が不安
定になる為、リード端子へのはんだ被覆が被覆の位置、
厚みにおいて不均一になったり、隣接するリード端子間
を短絡してしまういわゆるはんだブリッジを生じやすい
という問題点を有していた。また、このように不均一な
はんだ被覆を持った半導体装置を電子機器の部品として
用いると、はんだ被覆を予備はんだとして利用するはん
だ付けを行なうために、はんだ量が不均一になって、は
んだ付けの歩留りを低下させたり、接続信頼性を悪くす
るなどの不具合があった。そこで本発明は、従来のこの
ような問題点を解決するため、半導体装置のリード端子
上に均一なはんだ層を形成するはんだ被覆方法を得るこ
とを目的とする。
だがオーバー７ローして流れ出す際、はんだをオーバー
フローさせるポンプの脈流やうすの発生等によりはんだ
の流出形状が乱れリード端子に接触するはんだ量が不安
定になる為、リード端子へのはんだ被覆が被覆の位置、
厚みにおいて不均一になったり、隣接するリード端子間
を短絡してしまういわゆるはんだブリッジを生じやすい
という問題点を有していた。また、このように不均一な
はんだ被覆を持った半導体装置を電子機器の部品として
用いると、はんだ被覆を予備はんだとして利用するはん
だ付けを行なうために、はんだ量が不均一になって、は
んだ付けの歩留りを低下させたり、接続信頼性を悪くす
るなどの不具合があった。そこで本発明は、従来のこの
ような問題点を解決するため、半導体装置のリード端子
上に均一なはんだ層を形成するはんだ被覆方法を得るこ
とを目的とする。
［課題を解決するための手段］
本発明の半導体装置被覆方法は、フレキシブルテープ上
に形成された複数のリード端子と、該リード端子の各々
と電気的接続された工０チップとを有する半導体装置の
被覆方法においてはんだ槽よりオーバーフローして流出
するはんだの流出形状を制御するための構造物を用いる
ことを特徴とする。
に形成された複数のリード端子と、該リード端子の各々
と電気的接続された工０チップとを有する半導体装置の
被覆方法においてはんだ槽よりオーバーフローして流出
するはんだの流出形状を制御するための構造物を用いる
ことを特徴とする。
［実施例］
第１図に本発明の実施例の一つを示す。−はんだ槽１の
はんだ流出口にトイ状の構造物６が配設されている。又
、第２図には第１図の実施例を用いてフレキシブルテー
プ３にはんだ被覆を行なっている状態を示す。溶融した
はんだ２は、トイ状の構造物６を通って流れ出ることに
より、はんだの流出形状に乱れがなくなりリード端子に
接触するはんだ量が安定化する。従ってはんだ流出量、
構造物の形状、テープの移動速度等を適当に選ぶことに
よりはんだ被覆は被覆の位置、厚みとも安定しはんだブ
リッジも生じにくくなる。はんだブリッジが生じにくく
なるため、半導体装置の歩留りが向上するとともに、後
ではんだを修正する必要がなくなるため、加工費を低減
することができるまた、リード端子に被覆されるはんだ
の位置や厚み゛が一定となるため、これを予備はんだと
してはんだ付けされる電子機器の基板実装において、接
続の歩留り及び信頼性が向上する。
はんだ流出口にトイ状の構造物６が配設されている。又
、第２図には第１図の実施例を用いてフレキシブルテー
プ３にはんだ被覆を行なっている状態を示す。溶融した
はんだ２は、トイ状の構造物６を通って流れ出ることに
より、はんだの流出形状に乱れがなくなりリード端子に
接触するはんだ量が安定化する。従ってはんだ流出量、
構造物の形状、テープの移動速度等を適当に選ぶことに
よりはんだ被覆は被覆の位置、厚みとも安定しはんだブ
リッジも生じにくくなる。はんだブリッジが生じにくく
なるため、半導体装置の歩留りが向上するとともに、後
ではんだを修正する必要がなくなるため、加工費を低減
することができるまた、リード端子に被覆されるはんだ
の位置や厚み゛が一定となるため、これを予備はんだと
してはんだ付けされる電子機器の基板実装において、接
続の歩留り及び信頼性が向上する。
第３図及び第４図には、本発明の別の実施例を示す。第
３図は、トイ状構造物６の側面なななめに削除した例で
あり、第４図はトイ状構造物６をはんだが流出，落下す
る範囲内で、はんだ槽より離して設置した例である。い
ずれの場合でも、オーバーフローするはんだの流出形状
を希望の形に制御できるため、第１図の実施例と同様の
効果が得られる。
３図は、トイ状構造物６の側面なななめに削除した例で
あり、第４図はトイ状構造物６をはんだが流出，落下す
る範囲内で、はんだ槽より離して設置した例である。い
ずれの場合でも、オーバーフローするはんだの流出形状
を希望の形に制御できるため、第１図の実施例と同様の
効果が得られる。
［発明の効果］
以上述べたように、本発明によれば、はんだ槽よりオー
バーフローして流出するはんだの流出形状を制御するた
めの構造物を用いたことにより、はんだ被覆の位置や厚
さが安定した、またはんだブリッジの生じにくいはんだ
被覆方法を実現することができた。このために半導体装
置の製造における歩留が向上し、加工費を低減すること
ができた。またこのような半導体装置を用いた電子機器
の製造上の歩留が向上するとともに、長期信頼性の向上
にも効果がある。
バーフローして流出するはんだの流出形状を制御するた
めの構造物を用いたことにより、はんだ被覆の位置や厚
さが安定した、またはんだブリッジの生じにくいはんだ
被覆方法を実現することができた。このために半導体装
置の製造における歩留が向上し、加工費を低減すること
ができた。またこのような半導体装置を用いた電子機器
の製造上の歩留が向上するとともに、長期信頼性の向上
にも効果がある。
第１図および第２図は、本発明の半導体装置の被覆方法
の一実施例を示す斜視図。
の一実施例を示す斜視図。
．第３図および第４図は、本発明の半導体装置の被覆方
法の別の実施例を示す斜視図。
法の別の実施例を示す斜視図。
第５図は、従来の半導体装置の被覆方法を示す斜視図。
１・・・−・・・・・はんだ槽
２・・・・・・・・・はんだ
５・・・・・・・・・フレキシブルテープ４・・・・・
・・・・リード端子 ５・・・・・・・・・工０チップ ６・・・・・・・・・トイ状構造物 ７・・・・・・・・・フレ咋シプルテープ進行方向以上
・・・・リード端子 ５・・・・・・・・・工０チップ ６・・・・・・・・・トイ状構造物 ７・・・・・・・・・フレ咋シプルテープ進行方向以上
Claims (1)
- フレキシブルテープ上に形成された複数のリード端子と
、該リード端子の各々と電気的接続されたＩＣチップと
を有する半導体装置の被覆方法において、はんだ槽より
オーバーフローして流出するはんだの流出形状を制御す
るための構造物を用いることを特徴とする半導体装置の
被覆方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24274089A JPH03106563A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の被覆方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24274089A JPH03106563A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の被覆方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03106563A true JPH03106563A (ja) | 1991-05-07 |
Family
ID=17093551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24274089A Pending JPH03106563A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の被覆方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03106563A (ja) |
-
1989
- 1989-09-19 JP JP24274089A patent/JPH03106563A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742483A (en) | Method for producing circuit board assemblies using surface mount components with finely spaced leads | |
| JPH02143488A (ja) | 射出成形された基板を有する印刷配線板 | |
| JPS6130439B2 (ja) | ||
| JPH03106563A (ja) | 半導体装置の被覆方法 | |
| JP2501174B2 (ja) | 表面実装用端子の製造方法 | |
| JP2864705B2 (ja) | Ｔａｂ用フイルムキャリアテープ及びそのリードへのはんだ被覆方法 | |
| JP3703864B2 (ja) | プリント配線板の製造方法 | |
| JP2554694Y2 (ja) | プリント基板 | |
| JP3152482B2 (ja) | 電子部品実装における半田形成方法 | |
| JPH04196572A (ja) | 半導体装置のはんだ被覆方法 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JP2765373B2 (ja) | プリント基板 | |
| JPH0530849Y2 (ja) | ||
| JP2553985Y2 (ja) | 電子部品 | |
| JPS59145592A (ja) | 印刷配線基板への電子部品の取付法 | |
| JPH067274U (ja) | プリント基板 | |
| JPS6339117B2 (ja) | ||
| JP2712344B2 (ja) | 角形電子部品の製造方法 | |
| JPH0596367A (ja) | はんだ被覆方法 | |
| JPH01151184A (ja) | 角形電子部品の製造方法 | |
| JPH04243187A (ja) | プリント基板 | |
| JPH02301725A (ja) | 半田付け端子 | |
| JPH01151183A (ja) | 角形電子部品の製造方法 | |
| JPH05226544A (ja) | 半導体装置 | |
| JPS61144897A (ja) | 半導体実装基板 |