JPH02143488A - 射出成形された基板を有する印刷配線板 - Google Patents

射出成形された基板を有する印刷配線板

Info

Publication number
JPH02143488A
JPH02143488A JP1256921A JP25692189A JPH02143488A JP H02143488 A JPH02143488 A JP H02143488A JP 1256921 A JP1256921 A JP 1256921A JP 25692189 A JP25692189 A JP 25692189A JP H02143488 A JPH02143488 A JP H02143488A
Authority
JP
Japan
Prior art keywords
recesses
printed wiring
groove
planar
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1256921A
Other languages
English (en)
Inventor
Hans-Fr Schmidt
ハンス、エフエル、シユミツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH02143488A publication Critical patent/JPH02143488A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1415—Applying catalyst after applying plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Cookers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、表面に導体路の範囲では溝状凹部によってま
たスルーホール又は接続面の範囲では平面状の凹部によ
って導体パターンが刻み込まれ、この刻み込まれた範囲
が導電性金属被膜を存している形式の、射出成形された
基板を有する印刷配線仮に関する。更に本発明は、表面
に溝状凹部及び平面状の凹部が構成されている形式の印
刷配線板用の射出成形された基板に関する。
〔従来の技術］ 射出成形又はこれに類似して成形された基板を有するこ
の種の印刷配線板は既にドイツ連邦共和国特許出願公開
第２７１５８７５号明細書又はこれに相当するカナダ国
特許第１０７５８２５号明細書から又は米国特許第４５
３２１５２号明細書からも公知である。
例えばドイツ連邦共和国特許出願公開第２７１５８７５
号明細書から公知の印刷配線板を製造するには、まず導
体パターン及びスルーホールを凹部の形で含む形式の基
板を構成する０次いで機械的又は化学的に表面処理した
後この基板を化学的に活性化し、更に基板の突出した表
面を保護層で被覆する。この保護層を施すに当たっては
、凹部をそのまま残す必要があるにすぎないことから、
経費の嵩むレジストの光構造化は省くことができ、また
被覆はドクタによるか又はローラ被覆（いわゆるローラ
・コーティング）により実施することができる。引続き
有利には無電流金属析出法により導電性金属被膜を施す
、その際金属被膜は基板の凹部及びスルーホールにおい
てすべての導体配列を構成する。印刷配線板を仕上げる
ため、ろう接合を行ってはならない導体表面に、ろう阻
止ラッカを塗布する。
基板を構造化することにより選択的な金属めっき処理前
に相応するレジストを光構造化することが不要であるこ
とは明らかである。しかしその反面ろう阻止ラッカの塗
布は導体路上に選択的に施すか或は光構造化することを
必要とする。それというのもスルーホールをろうの目と
して囲むか又は接続面として利用される平面状の凹部は
露呈されたままにしておかなければならないからである
。
〔発明が解決しようとする課題〕
本発明は、ろう阻止ラッカの塗布を光構造化するとこな
く簡単な方法で実施することのできる射出成形された基
板を有する印刷配線板を提供することをその課題とする
。
〔課題を解決するための手段〕
この課題は冒頭に記載した形式の印刷配線板において本
発明により、平面状の凹部が溝状凹部よりも深くまた金
属被膜がこの溝状凹部内において少なくともほぼ基板の
表面にまで達しているように構成することによって解決
される。
〔作用効果〕
本発明は、溝状凹部よりも深い一平面状の凹部を有する
基板の幾何学模様の結果、金属の析出に際して溝状凹部
は表面まで満たされているが、平面状の凹部で同時に析
出される金属は表面まで達しないという知見に基づくも
のである。この結果更にドクタ、ローラ・コーティング
又は同様のものによりろう阻止ラッカを平坦に施した場
合、導体路は確実に保護され、一方ろうの目又はろうパ
ッドを形成すべきである平面状の凹部はそのまｌ残存し
、また特に加熱錫めっき処理によりろう層を有するスル
ーホールの壁面と一緒に被覆することができる。
本発明による印刷配線板では金属被膜は有利には化学的
に施された銅により形成されるが、これは既に記載した
通りろうの目、ろうパッド及びスルーホールの範囲では
適当なろう層、特に錫で被覆される。
本発明は更に先に詳述したと同様に平面状の凹部が溝状
凹部よりも深い印刷配線板用の射出成形された基板に関
する。この場合基板は、平面状の凹部の深さが溝状凹部
の深さよりも少なくとも１゜５倍深いように構成するこ
とが有利である。この形状によりろう阻止ラッカのロー
ラ・コーティングに際して金属被膜は平面状の凹部にお
いて完全に残存することが確実に保証される。
（実施例〕 本発明の一実施例を図面に基づき以下に詳述する。
実施例に入る前に指摘することは、“印刷配線板”の概
念には平面状の構造体であるが含まれていることである
。しかし射出成形された基板の利点及びめっきレジスト
及びろう阻止ラッカを光構造化することなく塗布し得る
利点は、これが平面状の形状でなくてもよいことであり
また任意に変形又は湾曲された形を存する三次元の印刷
配線板を製造することができることにみられる。
第１図は例えばガラス繊維で補強されたポリエーテルイ
ミドからなる基板１の一部の断面図である。この基板１
には既に射出成形時に深さＬの溝状凹部３０と、スルー
ホール６０の範囲内にある深さＴの平面状の凹部４０と
、同じ深さＴの他の箇所の平面状の凹部５０とが構成さ
れている。その厚さが深さＴに相当する金属被膜２は溝
状凹部３０を基板１の表面１０まで満たし、これにより
導体路が構成されている。これに対して平面状の凹部４
０及び５０上の金属被膜２は壁面範囲でのみ表面１０に
まで達しているにすぎず、その底部では表面１０までに
は一定の間隔が残る０例えば深さＴ−２ｔの場合、平面
状の凹部４０及び５０″では金属被膜２と表面１０との
間に深さｔに等しい間隔が残る。しかし間隔はいずれの
場合にも、表面１０をろう阻止ラッカで平らに被覆する
場合溝状凹部３０の範囲の導体路のみを被覆し、平面状
の凹部４０の範囲のろうの目及び平面状の凹部５０の範
囲の接続面は決して被覆しないような大きさでなければ
ならない。この第１図にしは示していないろう阻止ラッ
カを塗布した後、スルーホール、ろうの目及び接続面と
して利用し得る金属被ｖ、２の範囲を加熱錫めっき法に
より錫層３で被覆することができる。
印刷配線板を製造する際、射出成形部分とし第２図に基
づく例では導体パターンに相当する溝状凹部３０、平面
状の凹部４０及びそれから出ているスルーホール６０を
含む基板１から出発する。
次いで基板１の表面１０上に通常の表面処理後第３図に
示すように、通常のめっきレジストであるラッカ層４を
施す、ラッカ層４の塗布はローラ・コーティングにより
行うが、その際凹部３０及び４０はそのまま残る。
第４図では後に記載する成長種子５を施すが、これは図
中に細かい点で表されている。この種子５の塗布は例え
ば基板１をＰ　ｄ　ＣＩ　ｔ　　−Ｓ　ｎ　Ｃ１を浴に
浸漬することにより行う。
種子５を塗布した後これを活性化するが、この場合には
添加方法で通常用いられている減速又は促進処理が行わ
れる。引続き第５図に示すようにラッカ層４により保護
されていない範囲に無電流状態での化学的金属析出法に
よって金属層２を施す。通常の無電流銅浴中で施された
この金属Ｊｉ２は被覆時間を適当に定めることによって
、溝状凹部３０を基板表面まで完全に満たす厚さに達す
る。
引続き第６図に示すようにローラ・コーティングにより
ろう阻止ラッカ６を施すが、平面状の凹部４０とスルー
ホール６０はそのまま残し、ここに錫層３を加熱錫めっ
きにより施すことを可能にする。この図からろう阻止ラ
ッカ６を塗布する前にラッカ層４を除去する必要がない
ことは明らかである。
【図面の簡単な説明】
第１図は射出成形された基板の本発明による幾何学模様
を有する印刷配線板の一部を示す断面図、第２図から第
６図までは第１図に示した印刷配線板を製造する際の主
要な処理工程を示す斜視図である。 １・・・基板 ２・・・金属被膜 ３・・・錫層 ４・・・ラッカ層 ５・・・成長種子 ６・・・ろう阻止ラッカ １０・・・基板の表面 ３０・・・溝状凹部 ４０．５０・・・平面状の凹部 ６０・・・スルーホール ＦＩＧ　１ ＦＩＧ４ ＦＩＧ６

Claims (1)

  1. 【特許請求の範囲】 １）表面（１０）に導体路の範囲では溝状凹部（３０）
    によってまたスルホール又は接続面の範囲では平面状の
    凹部（４０、５０）によって導体パターンが刻み込まれ
    、この刻み込まれた範囲が導電性金属被膜（２）を有し
    ている形式の、射出成形された基板（１）を有する印刷
    配線板において、平面状の凹部（４０、５０）が溝状凹
    部（３０）よりも深くまた金属被膜（２）が溝状凹部（
    ３０）において少なくともほぼ基板（１）の表面（１０
    ）にまで達していることを特徴とする射出成形された基
    板を有する印刷配線板。 ２）平面状の凹部（４０、５０）の範囲における金属被
    膜（２）が加熱錫めっき法により施された錫層（３）で
    被覆されていることを特徴とする請求項１記載の印刷配
    線板。 ３）金属被膜（２）が化学的に施された銅により形成さ
    れていることを特徴とする請求項１又は２記載の印刷配
    線板。 ４）表面（１０）に溝状凹部（３０）及び平面状の凹部
    （４０、５０）が構成されている印刷配線板用の射出成
    形された基板（１）において、平面状の凹部（４０、５
    ０）が溝状凹部（３０）よりも深いことを特徴とする射
    出成形された基板。 ５）平面状の凹部（４０、５０）の深さ（Ｔ）が溝状凹
    部（３０）の深さ（ｔ）よりも少なくとも１．５倍深い
    ことを特徴とする請求項４記載の射出成形された基板。
JP1256921A 1988-09-30 1989-09-28 射出成形された基板を有する印刷配線板 Pending JPH02143488A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3833353 1988-09-30
DE3833353.8 1988-09-30

Publications (1)

Publication Number Publication Date
JPH02143488A true JPH02143488A (ja) 1990-06-01

Family

ID=6364131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1256921A Pending JPH02143488A (ja) 1988-09-30 1989-09-28 射出成形された基板を有する印刷配線板

Country Status (6)

Country Link
US (1) US4996391A (ja)
EP (1) EP0361193B1 (ja)
JP (1) JPH02143488A (ja)
AT (1) ATE79505T1 (ja)
CA (1) CA1307857C (ja)
DE (1) DE58902039D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422091B1 (ko) * 2001-07-16 2004-03-12 김명식 조립식 문 및 그 제조방법
CN108811364A (zh) * 2018-06-29 2018-11-13 奥士康精密电路（惠州）有限公司 一种喷锡红油板的生产方法

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480991A (ja) * 1990-07-24 1992-03-13 Cmk Corp プリント配線板の製造方法
US5343616B1 (en) * 1992-02-14 1998-12-29 Rock Ltd Method of making high density self-aligning conductive networks and contact clusters
US5584120A (en) * 1992-02-14 1996-12-17 Research Organization For Circuit Knowledge Method of manufacturing printed circuits
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5304743A (en) * 1992-05-12 1994-04-19 Lsi Logic Corporation Multilayer IC semiconductor package
JP2502902B2 (ja) * 1992-12-28 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション プリント配線板およびその製造方法
US5455741A (en) * 1993-10-26 1995-10-03 Pulse Engineering, Inc. Wire-lead through hole interconnect device
US5861663A (en) * 1994-12-27 1999-01-19 International Business Machines Corporation Column grid array or ball grid array pad on via
DE19620095B4 (de) * 1996-05-18 2006-07-06 Tamm, Wilhelm, Dipl.-Ing. (FH) Verfahren zur Herstellung von Leiterplatten
US6005463A (en) * 1997-01-30 1999-12-21 Pulse Engineering Through-hole interconnect device with isolated wire-leads and component barriers
JP4574099B2 (ja) * 2000-02-03 2010-11-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電気的負荷
US7452656B2 (en) 2001-03-26 2008-11-18 Ertek Inc. Electrically conductive patterns, antennas and methods of manufacture
US7564409B2 (en) * 2001-03-26 2009-07-21 Ertek Inc. Antennas and electrical connections of electrical devices
US7394425B2 (en) * 2001-03-26 2008-07-01 Daniel Luch Electrically conductive patterns, antennas and methods of manufacture
US6582887B2 (en) 2001-03-26 2003-06-24 Daniel Luch Electrically conductive patterns, antennas and methods of manufacture
US6784376B1 (en) * 2001-08-16 2004-08-31 Amkor Technology, Inc. Solderable injection-molded integrated circuit substrate and method therefor
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
GB2435553A (en) * 2006-02-22 2007-08-29 Itt Mfg Enterprises Inc Multiple coaxial connector
US8007704B2 (en) * 2006-07-20 2011-08-30 Honeywell International Inc. Insert molded actuator components
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
US8033014B2 (en) * 2008-07-07 2011-10-11 Unimicron Technology Corp. Method of making a molded interconnect device
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8461855B2 (en) * 2009-10-02 2013-06-11 Teradyne, Inc. Device interface board with cavity back for very high frequency applications
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
TWI417013B (zh) * 2010-05-14 2013-11-21 Kuang Hong Prec Co Ltd 立體電路元件及其製作方法
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9054417B2 (en) * 2011-07-25 2015-06-09 Auden Techno Corp. Manufacturing method of antenna structure
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
DE102012200343A1 (de) * 2012-01-11 2013-07-11 E.G.O. Elektro-Gerätebau GmbH Bauteilträger, elektrischer Leiter und Verfahren zur Herstellung eines Bauteilträgers sowie eines elektrischen Leiters
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9313881B2 (en) * 2013-01-11 2016-04-12 Qualcomm Incorporated Through mold via relief gutter on molded laser package (MLP) packages
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9247649B2 (en) 2013-05-06 2016-01-26 Globalfoundries Inc. Printed circuit boards fabricated using congruent molds
KR101516083B1 (ko) * 2013-10-14 2015-04-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN105491792B (zh) * 2016-01-01 2018-12-11 广州兴森快捷电路科技有限公司 一种高速信号过孔结构与制作工艺
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2055632A5 (ja) * 1970-07-24 1971-05-07 Drogo Pierre
US3924794A (en) * 1973-08-14 1975-12-09 Us Energy Solder leveling process
CA1075825A (en) * 1976-04-22 1980-04-15 Rollin W. Mettler Circuit board and method of making
US4363930A (en) * 1980-02-04 1982-12-14 Amp Incorporated Circuit path conductors in plural planes
DE3014041C2 (de) * 1980-04-11 1982-04-08 Braun Ag, 6000 Frankfurt Verfahren zur Aufbringung von elektrisch leitenden Bahnen auf einen Träger aus Isolierstoff
US4374457A (en) * 1980-08-04 1983-02-22 Wiech Raymond E Jr Method of fabricating complex micro-circuit boards and substrates
US4532152A (en) * 1982-03-05 1985-07-30 Elarde Vito D Fabrication of a printed circuit board with metal-filled channels
US4604799A (en) * 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board
US4510347A (en) * 1982-12-06 1985-04-09 Fine Particles Technology Corporation Formation of narrow conductive paths on a substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422091B1 (ko) * 2001-07-16 2004-03-12 김명식 조립식 문 및 그 제조방법
CN108811364A (zh) * 2018-06-29 2018-11-13 奥士康精密电路（惠州）有限公司 一种喷锡红油板的生产方法

Also Published As

Publication number Publication date
EP0361193A3 (en) 1990-06-27
ATE79505T1 (de) 1992-08-15
US4996391A (en) 1991-02-26
CA1307857C (en) 1992-09-22
EP0361193A2 (de) 1990-04-04
DE58902039D1 (de) 1992-09-17
EP0361193B1 (de) 1992-08-12

Similar Documents

Publication Publication Date Title
US4996391A (en) Printed circuit board having an injection molded substrate
US4985600A (en) Printed circuit board having an injection molded substrate
US5071518A (en) Method of making an electrical multilayer interconnect
US3438127A (en) Manufacture of circuit modules using etched molds
US3568312A (en) Method of making printed circuit boards
CA1075825A (en) Circuit board and method of making
JPH0352291A (ja) 半円スルーホールを有するプリント基板の製造方法
JPS587898A (ja) 回路配線体の製造方法
JP3275378B2 (ja) プリント配線板の製造方法
JPS6336598A (ja) 配線板の製造方法
JPH0563941B2 (ja)
JPH11145607A (ja) 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板
JPS5853890A (ja) 電子部品のはんだ付け方法
JPS60218900A (ja) 印刷配線板
JPH0722754A (ja) ランドグリッドアレイ及びその製造方法
JPS60149195A (ja) プリント配線基板の製造方法
JPH1117331A (ja) 可撓性回路基板の製造法
JPS62131594A (ja) 合成樹脂成形品の立体回路形成法
JPS62232988A (ja) 樹脂成型配線体の製造方法
JPS5877287A (ja) 印刷配線板の製造方法
JPS5914695A (ja) プリント配線板の製造方法
JPS60164389A (ja) プリント基板
JPS58186988A (ja) 印刷配線板
JPS62190792A (ja) プリント板の製造方法
JPH0217876U (ja)