JPH03107244A - 波形観測用2極性パルス信号送信方法及びテストパルス発生回路 - Google Patents
波形観測用2極性パルス信号送信方法及びテストパルス発生回路Info
- Publication number
- JPH03107244A JPH03107244A JP24480689A JP24480689A JPH03107244A JP H03107244 A JPH03107244 A JP H03107244A JP 24480689 A JP24480689 A JP 24480689A JP 24480689 A JP24480689 A JP 24480689A JP H03107244 A JPH03107244 A JP H03107244A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- circuit
- pulse
- signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
送信側で送信処理される信号波形を変換して受信側へ送
信する系においてその送信回路から送信パルス列を発生
せしめるパルス列を該送信回路へ与える波形測定用2極
性パルス信号送信方法及びテストパルス発生回路に関し
、 l5DN端末装置等での波形観測に必要な信号の送信側
からの容易な送信を目的とし、送信信号出力装置と、受
信装置と、信号変換回路と、第1の単極性パルス信号列
に応答して2極性パルス信号列の正極性パルス部分を、
又第2の単極性パルス信号列に応答して2極性パルス列
の負極性パルス部分を受信装置へ出力する送信回路とを
有して形成される信号伝送系における受信装置における
2極性パルス信号の波形観測において、信号変換回路の
各出力と送信回路の対応入力との間の各別のセレクタを
切り換え、2極性パルス信号列の送信に必要な第1及び
第2の単極性パルス信号列を切り換えられたセレクタを
介して送信回路へ出力せしめるようにして構成した。
信する系においてその送信回路から送信パルス列を発生
せしめるパルス列を該送信回路へ与える波形測定用2極
性パルス信号送信方法及びテストパルス発生回路に関し
、 l5DN端末装置等での波形観測に必要な信号の送信側
からの容易な送信を目的とし、送信信号出力装置と、受
信装置と、信号変換回路と、第1の単極性パルス信号列
に応答して2極性パルス信号列の正極性パルス部分を、
又第2の単極性パルス信号列に応答して2極性パルス列
の負極性パルス部分を受信装置へ出力する送信回路とを
有して形成される信号伝送系における受信装置における
2極性パルス信号の波形観測において、信号変換回路の
各出力と送信回路の対応入力との間の各別のセレクタを
切り換え、2極性パルス信号列の送信に必要な第1及び
第2の単極性パルス信号列を切り換えられたセレクタを
介して送信回路へ出力せしめるようにして構成した。
本発明は、送信側で送信処理される信号波形を変換して
受信側へ送信する系においてその送信回路から送信パル
ス列を発生せしめるパルス列を該送信回路へ与える波形
測定用2極性パルス信号送信方法及びテストパルス発生
回路に関する。
受信側へ送信する系においてその送信回路から送信パル
ス列を発生せしめるパルス列を該送信回路へ与える波形
測定用2極性パルス信号送信方法及びテストパルス発生
回路に関する。
l5DN(ディジタル総合サービス網(Indegra
ted 5urvice Digital、Netwo
rk) )における加入者系における3点インタフェー
スユニットは、第5図に示されるように構成されており
、その8点インタフェースユニット30からl5DN端
末装置32へ送出される信号波形にはAMf符号が用い
られている。そして、ネットワーク(交換機)34から
送出され、3点インタフェースユニ・ノド30において
波形変換されてl5DN端末装置32で受信される信号
波形に歪等が所定の受信基準に入っているか否かを、そ
の信号伝送系の正規の稼動に入るのに先立って予め観測
して信号伝送系の稼動に支障のないようにしている。
ted 5urvice Digital、Netwo
rk) )における加入者系における3点インタフェー
スユニットは、第5図に示されるように構成されており
、その8点インタフェースユニット30からl5DN端
末装置32へ送出される信号波形にはAMf符号が用い
られている。そして、ネットワーク(交換機)34から
送出され、3点インタフェースユニ・ノド30において
波形変換されてl5DN端末装置32で受信される信号
波形に歪等が所定の受信基準に入っているか否かを、そ
の信号伝送系の正規の稼動に入るのに先立って予め観測
して信号伝送系の稼動に支障のないようにしている。
交換機側に設置されるS点インタフェースユニッ)30
からl5DN端末装置32へ送信されるAMi符号の信
号は100%デユーティのAMi符号信号とするように
規定されており、この信号波形において通常稼動時の信
号伝送が行なわれる。
からl5DN端末装置32へ送信されるAMi符号の信
号は100%デユーティのAMi符号信号とするように
規定されており、この信号波形において通常稼動時の信
号伝送が行なわれる。
従って、前記信号波形の観測においても、100デユテ
イのAMi符号信号について観測しなければならない。
イのAMi符号信号について観測しなければならない。
従来における前記信号波形の観測において必要なl5D
N@末装置32への伝送信号は、交換機側から送出し、
受信側において受信信号波形が前記基準に合格するか否
かを判定するようにしていた。
N@末装置32への伝送信号は、交換機側から送出し、
受信側において受信信号波形が前記基準に合格するか否
かを判定するようにしていた。
前述の如く、波形観測に必要な信号は、交換機側から、
単純に送出するようにしている関係上、その信号となっ
て8点インタフェースユニット30の出力に現われて来
るのにレイヤ1フレーム組立て処理回路36及びNRZ
/AMi変換回路3日の通過は不回避である。40は5
点ドライバである。
単純に送出するようにしている関係上、その信号となっ
て8点インタフェースユニット30の出力に現われて来
るのにレイヤ1フレーム組立て処理回路36及びNRZ
/AMi変換回路3日の通過は不回避である。40は5
点ドライバである。
従って、波形観測に必要な信号波形を可変的に設定した
い場合に、前記レイヤ1フレーム組立て及びNRZ/A
Mi変換を考慮に入れた交換機送出NRZ信号を交換機
側において8点インタフェースユニット30へ送出しな
ければないから、交換機送出NRZ信号の作成が容易で
なくなる。
い場合に、前記レイヤ1フレーム組立て及びNRZ/A
Mi変換を考慮に入れた交換機送出NRZ信号を交換機
側において8点インタフェースユニット30へ送出しな
ければないから、交換機送出NRZ信号の作成が容易で
なくなる。
本発明は、斯かる問題点に鑑みて創作されたもので、l
5DN端末装置等で波形観測に必要な信号を送信側から
容易に送出する波形観測用2極性パルス信号送信方法及
びテストパルス発生回路を提供することをその目的とす
る。
5DN端末装置等で波形観測に必要な信号を送信側から
容易に送出する波形観測用2極性パルス信号送信方法及
びテストパルス発生回路を提供することをその目的とす
る。
第1図は本発明の原理ブロック図を示す。この図に示す
ように、第1の発明は、時系列上において任意に変えら
れる単極性パルス信号列を出力する送信信号出力装置と
、時系列上において前記単極性波形パルス信号に応じて
決まる2極性パルス信号形式の信号を受信する受信装置
と、前記送信信号出力装置の出力パルス信号列を前記2
極性パルス信号形式で送信するのに必要な第1及び第2
の単極性パルス信号列へ変換する信号変換回路と、第1
の単極性パルス信号列に応答して2極性パルス信号列の
正極性パルス部分を、又第2の単極性パルス信号列に応
答して2極性パルス列の負極性パルス部分を前記受信装
置へ出力する送信回路とを有して形成される信号伝送系
における前記受信装置における2極性パルス信号の波形
観測において、前記信号変換回路の各出力と前記送信回
路の対応入力との間の各別のセレクタを切り換え、2極
性パルス信号列の送信に必要な第1及び第2の単極性パ
ルス信号列を前記切り換えられたセレクタを介して前記
送信回路へ出力せしめるようにして構成される。第2の
発明はビットを表す単極性信号のピットクロックを2分
周した2分周クロックCIを出力する第1の2分周回路
2と、前記2分周クロックC1を2分周した4分周クロ
ックC2及び該4分周クロックCtを反転した反転4分
周クロックご2を出力する第2の2分周回路4と、前記
2分周クロックC9と、2極性パルス信号列の正極性パ
ルス部分発生のための前記4分周クロックC2及び反転
4分周クロックC2についての時系列上の組合わせとに
応答して2極性パルス信号形成用の第1の単極性パルス
信号列を発生する第1のパルス出力回路6と、前記2分
周クロックC7と、2極性パルス信号列の負極性パルス
発生のための前記4分周クロックC2及び反転4分周ク
ロックC2についての時系列上の組合わせとに応答して
2極性パルス信号形成用の第2の単極性パルス信号列を
発生する第2のパルス出力回路6とを設け、 前記第1の単極性パルス信号列の単極性パルス信号に応
答して2極性パルス信号列の正極性パルス部分を発生し
、前記第2の単極性パルス信号列の単極性信号に応答し
て2極性パルス信号列の負極性パルス部分を発生する2
極性パルス信号発生回路の、 第1の単極性パルス信号列の入力へ前記第1のパルス出
力回路6の出力を供給し、前記2極性パルス信号列発生
回路の第2の単極性パルス信号列の入力へ前記第2のパ
ルス出力回路8の出力を供給するようにして構成される
。
ように、第1の発明は、時系列上において任意に変えら
れる単極性パルス信号列を出力する送信信号出力装置と
、時系列上において前記単極性波形パルス信号に応じて
決まる2極性パルス信号形式の信号を受信する受信装置
と、前記送信信号出力装置の出力パルス信号列を前記2
極性パルス信号形式で送信するのに必要な第1及び第2
の単極性パルス信号列へ変換する信号変換回路と、第1
の単極性パルス信号列に応答して2極性パルス信号列の
正極性パルス部分を、又第2の単極性パルス信号列に応
答して2極性パルス列の負極性パルス部分を前記受信装
置へ出力する送信回路とを有して形成される信号伝送系
における前記受信装置における2極性パルス信号の波形
観測において、前記信号変換回路の各出力と前記送信回
路の対応入力との間の各別のセレクタを切り換え、2極
性パルス信号列の送信に必要な第1及び第2の単極性パ
ルス信号列を前記切り換えられたセレクタを介して前記
送信回路へ出力せしめるようにして構成される。第2の
発明はビットを表す単極性信号のピットクロックを2分
周した2分周クロックCIを出力する第1の2分周回路
2と、前記2分周クロックC1を2分周した4分周クロ
ックC2及び該4分周クロックCtを反転した反転4分
周クロックご2を出力する第2の2分周回路4と、前記
2分周クロックC9と、2極性パルス信号列の正極性パ
ルス部分発生のための前記4分周クロックC2及び反転
4分周クロックC2についての時系列上の組合わせとに
応答して2極性パルス信号形成用の第1の単極性パルス
信号列を発生する第1のパルス出力回路6と、前記2分
周クロックC7と、2極性パルス信号列の負極性パルス
発生のための前記4分周クロックC2及び反転4分周ク
ロックC2についての時系列上の組合わせとに応答して
2極性パルス信号形成用の第2の単極性パルス信号列を
発生する第2のパルス出力回路6とを設け、 前記第1の単極性パルス信号列の単極性パルス信号に応
答して2極性パルス信号列の正極性パルス部分を発生し
、前記第2の単極性パルス信号列の単極性信号に応答し
て2極性パルス信号列の負極性パルス部分を発生する2
極性パルス信号発生回路の、 第1の単極性パルス信号列の入力へ前記第1のパルス出
力回路6の出力を供給し、前記2極性パルス信号列発生
回路の第2の単極性パルス信号列の入力へ前記第2のパ
ルス出力回路8の出力を供給するようにして構成される
。
送信側から受信側へ送信されるNRZ等の単極性信号の
信号伝送系は、フレーム等に組立てられ、又は組立てら
れずしてAMi等の2極性信号へ変換されて受信側へ送
信されるようにして構成されている。
信号伝送系は、フレーム等に組立てられ、又は組立てら
れずしてAMi等の2極性信号へ変換されて受信側へ送
信されるようにして構成されている。
この信号伝送系の正規の稼動における受信側で受信され
るAMi信号等が予めきめられた受信基準に適合してい
るか否かを、その稼動に入るのに先立って、調べるのに
、NRZ/AMi変換等の信号変換回路の2つの出力と
送信回路の対応入力との間に各別に介設済みの、又は随
時に介設されるセレクタを介して2極性パルス信号列の
送信に必要な第1及び第2の単極性パルス信号列を送信
回路へ供給し、そこから受信側での波形観測に必要な2
極性パルス信号を出力させる。
るAMi信号等が予めきめられた受信基準に適合してい
るか否かを、その稼動に入るのに先立って、調べるのに
、NRZ/AMi変換等の信号変換回路の2つの出力と
送信回路の対応入力との間に各別に介設済みの、又は随
時に介設されるセレクタを介して2極性パルス信号列の
送信に必要な第1及び第2の単極性パルス信号列を送信
回路へ供給し、そこから受信側での波形観測に必要な2
極性パルス信号を出力させる。
従って、送信側で受信側へ送信したい単極性信号の、組
立てが為され為されずして信号波形変換処理を受ける信
号伝送系であったとしても、波形観測に必要な2極性パ
ルス信号を容易に送信し得る。
立てが為され為されずして信号波形変換処理を受ける信
号伝送系であったとしても、波形観測に必要な2極性パ
ルス信号を容易に送信し得る。
その2極性パルス信1号の送信は次のようにして行なう
。NRZ信号等のピットクロックの2分周並びに4分周
及び反転4分周のクロックを、それぞれ第1の2分周回
路2並びに第2の2分周回路4から発生させる。その2
分周クロックと、2極性パルス信号の正極性パルス部分
発生に必要な4分周クロック及び反転4分周クロックの
時系列上の組合せとから第1の単極性パルス信号列を第
1のパルス出力回路6から発生させ、又2分周クロック
と2極性パルス信号の負極性パルス部分発生に必要な4
分周クロック及び反転4分周クロックの時系列上の組合
せとから第2の単極性パルス信号列を第2のパルス出力
回路8から発生させる。
。NRZ信号等のピットクロックの2分周並びに4分周
及び反転4分周のクロックを、それぞれ第1の2分周回
路2並びに第2の2分周回路4から発生させる。その2
分周クロックと、2極性パルス信号の正極性パルス部分
発生に必要な4分周クロック及び反転4分周クロックの
時系列上の組合せとから第1の単極性パルス信号列を第
1のパルス出力回路6から発生させ、又2分周クロック
と2極性パルス信号の負極性パルス部分発生に必要な4
分周クロック及び反転4分周クロックの時系列上の組合
せとから第2の単極性パルス信号列を第2のパルス出力
回路8から発生させる。
それら第1及び第2のパルス出力回In6.8からの出
力信号列を送信回路へ供給すれば、そこから受信側へ送
信したい2極性パルス信号列は出力される。
力信号列を送信回路へ供給すれば、そこから受信側へ送
信したい2極性パルス信号列は出力される。
第2図は本発明の一実施例を示し、第3図はその実施例
で用いられるテストパルス発生回路を示す、第2図実施
例は第5図に示す8点インタフェースユニット30内の
NRZ/AMi変換回路38と3点ドライブ40との間
にテストパルス発生回路を設けて構成される。
で用いられるテストパルス発生回路を示す、第2図実施
例は第5図に示す8点インタフェースユニット30内の
NRZ/AMi変換回路38と3点ドライブ40との間
にテストパルス発生回路を設けて構成される。
テストパルス発生回路は、第3図に示すように、フリッ
プフロップ回路21,4□、22.26と、アンド回路
20.24とからなる。フリップフロップ回Is2.は
、そのd出力をD入力に直接接続し、そのクロック入力
にはクロック信号CLKが入力される。そのクロック信
号CLKは、NRZ/AMi変換回路38から出力され
るlフレーム内に収められるビット数によって決まる周
波数のピットクロック信号である。例えば、192KH
2のクロック信号である。フリップフロップ回路4□の
Q出力は、フリップフロップ回路21と同一構成のフリ
ップフロップ回路のクロック入力、及びアンド回路20
.24の一方の入力へ供給される。アンド回路20の他
方の入力にはフリップフロップ回路4.のQ出力が供給
され、アンド回路24の他方の入力にはフリップフロッ
プ回路42のd出力が供給される。アンド回路20の出
力はフリップフロップ回路22のD入力へ、又アンド回
路24の出力はフリップフロップ回路26のD入力へ供
給される。フリップフロップ回路22゜26のクロック
入力には、クロック信号CLKを反転したクロック信号
CLKが供給される。
プフロップ回路21,4□、22.26と、アンド回路
20.24とからなる。フリップフロップ回Is2.は
、そのd出力をD入力に直接接続し、そのクロック入力
にはクロック信号CLKが入力される。そのクロック信
号CLKは、NRZ/AMi変換回路38から出力され
るlフレーム内に収められるビット数によって決まる周
波数のピットクロック信号である。例えば、192KH
2のクロック信号である。フリップフロップ回路4□の
Q出力は、フリップフロップ回路21と同一構成のフリ
ップフロップ回路のクロック入力、及びアンド回路20
.24の一方の入力へ供給される。アンド回路20の他
方の入力にはフリップフロップ回路4.のQ出力が供給
され、アンド回路24の他方の入力にはフリップフロッ
プ回路42のd出力が供給される。アンド回路20の出
力はフリップフロップ回路22のD入力へ、又アンド回
路24の出力はフリップフロップ回路26のD入力へ供
給される。フリップフロップ回路22゜26のクロック
入力には、クロック信号CLKを反転したクロック信号
CLKが供給される。
フリップフロップ回路22のQ出力は、一方の入力へN
RZ/AMi変換回路38の第1の駆動出力信号が供給
されるセレクタ10の他方の入力へ供給される一方、フ
リップフロップ回路26のQ出力は、一方の入力へNR
Z/AMi変換回路38の第2の駆動出力信号が供給さ
れるセレクタ12の他方の入力へ供給される。フリップ
フロップ回路2.は第1図の第1の2分周回Is2、フ
リップ7071回路4tは第1図の第2の2分周回路4
に対応する。アンド回路20.フリップフロップ回路2
2は第1図の第1のパルス出力回路6に対応し、参照番
号61を付しである。アンド回路24、フリップフロッ
プ回路26は第1図の第2のパルス出力回路8に対応し
、参照番号81を付しである。
RZ/AMi変換回路38の第1の駆動出力信号が供給
されるセレクタ10の他方の入力へ供給される一方、フ
リップフロップ回路26のQ出力は、一方の入力へNR
Z/AMi変換回路38の第2の駆動出力信号が供給さ
れるセレクタ12の他方の入力へ供給される。フリップ
フロップ回路2.は第1図の第1の2分周回Is2、フ
リップ7071回路4tは第1図の第2の2分周回路4
に対応する。アンド回路20.フリップフロップ回路2
2は第1図の第1のパルス出力回路6に対応し、参照番
号61を付しである。アンド回路24、フリップフロッ
プ回路26は第1図の第2のパルス出力回路8に対応し
、参照番号81を付しである。
前記実施例の動作を以下に説明する。
波形観測に際して、NRZ/AMf変換回路38の第1
の駆動出力及び第2の駆動出力を3点ドライバ40へ供
給していたセレクタ10.12を切換制御信号によって
切り換え、テストパルス発生回路のAMi形成用パルス
TPH,TPLを3点ドライバ40へ供給させる。
の駆動出力及び第2の駆動出力を3点ドライバ40へ供
給していたセレクタ10.12を切換制御信号によって
切り換え、テストパルス発生回路のAMi形成用パルス
TPH,TPLを3点ドライバ40へ供給させる。
そのテストパルス発生回路のAMf形成用パルスTP)
1.TPLは、次のようにして発生される。
1.TPLは、次のようにして発生される。
ビットクロックパルス(192KH2)(第4図の(1
)参照)はフリップフロップ回路2Iで2分周され、9
6KHzのクロックパルスa(第4図の(2)参照)が
そのQ出力に発生される。クロックパルスaはフリップ
フロップ回路4、で2分周され、48KHzのクロック
パルスb(第4図の(1)参照)がそのQ出力に、また
クロックパルスbを反転したクロックパルスC(第4図
の(4)参照)がそのd出力に発生する。クロックパル
スaとクロックパルスbとを受けるアンド回路20から
クロックパルスdが、又クロックパルスaとクロックパ
ルスCとを受けるアンド回路24からクロックパルスe
が出力される(第4図の(5)、 (6)参照)。
)参照)はフリップフロップ回路2Iで2分周され、9
6KHzのクロックパルスa(第4図の(2)参照)が
そのQ出力に発生される。クロックパルスaはフリップ
フロップ回路4、で2分周され、48KHzのクロック
パルスb(第4図の(1)参照)がそのQ出力に、また
クロックパルスbを反転したクロックパルスC(第4図
の(4)参照)がそのd出力に発生する。クロックパル
スaとクロックパルスbとを受けるアンド回路20から
クロックパルスdが、又クロックパルスaとクロックパ
ルスCとを受けるアンド回路24からクロックパルスe
が出力される(第4図の(5)、 (6)参照)。
そのクロックパルスdをフリップフロップ回路22でク
ロックパルスCLK (192KH2)でリタイミング
すると、AMi形成用パルスTPHがフリップフロップ
回路22のQ出力に発生する(第4図の(7)参照)。
ロックパルスCLK (192KH2)でリタイミング
すると、AMi形成用パルスTPHがフリップフロップ
回路22のQ出力に発生する(第4図の(7)参照)。
又、クロックパルスeをフリップフロップ回路26でク
ロックパルスCLKでリタイミングすると、テストパル
スTPLがそのd出力に発生する(第4図の(8)参照
)。
ロックパルスCLKでリタイミングすると、テストパル
スTPLがそのd出力に発生する(第4図の(8)参照
)。
これらのAMi形成用パルスTPH,TPLは、それぞ
れセレクタ10.12を介して3点ドライバ40へ供給
される。その3点ドライバ40からは、第4図の(9)
に示されるような101010・・・のビットパターン
のAMi信号が出力される。
れセレクタ10.12を介して3点ドライバ40へ供給
される。その3点ドライバ40からは、第4図の(9)
に示されるような101010・・・のビットパターン
のAMi信号が出力される。
そのAMi信号はl5DN端末装置へ送られ、l5DN
端末装置に波形観測のために予め用意されているパルス
テストマスクを用いた波形観測装置へ入力されて受信A
Mi信号が予め設定されている受信基準に合格している
か否かの判別を行なうのに用いられる。
端末装置に波形観測のために予め用意されているパルス
テストマスクを用いた波形観測装置へ入力されて受信A
Mi信号が予め設定されている受信基準に合格している
か否かの判別を行なうのに用いられる。
前述第3図回路において、AMi形成用TPH。
TPLの発生に用いられるクロックパルスaとクロック
パルスb、cとの組合せを任意に変更して得られる前記
クロックパルスd、eと同様の2つのクロックパルスを
対応フリップフロップ回路22.26でリタイミングす
れば、任意のAMi信号発生に必要なAMi形成用パル
スTPH,TPL各々を発生することができる。例えば
、110110110・・・ビットパターンのAMi信
号を発生したいなら、aXb+aXCのクロックパルス
をフリップフロップ回路22でリタイミングし、aXc
のクロックパルスをフリップフロップ回路26でリタイ
ミングすれば、AMi形成用パルスTPHが2つ続いた
後に1つのAMi形成用パルスTPLが続<というパル
スシーケンスをテストパルス発生回路から出力させるこ
とができる。
パルスb、cとの組合せを任意に変更して得られる前記
クロックパルスd、eと同様の2つのクロックパルスを
対応フリップフロップ回路22.26でリタイミングす
れば、任意のAMi信号発生に必要なAMi形成用パル
スTPH,TPL各々を発生することができる。例えば
、110110110・・・ビットパターンのAMi信
号を発生したいなら、aXb+aXCのクロックパルス
をフリップフロップ回路22でリタイミングし、aXc
のクロックパルスをフリップフロップ回路26でリタイ
ミングすれば、AMi形成用パルスTPHが2つ続いた
後に1つのAMi形成用パルスTPLが続<というパル
スシーケンスをテストパルス発生回路から出力させるこ
とができる。
前述の如くすれば、任意の波形のAMf信号についての
波形観測は1.従来のようなフレーム組立て、NRZ/
AMi変換を考慮しつつ必要なAMi信号を発生せしめ
るに必要な交換機側からの信号送出手順を組まなくても
、容易に遂行することができる。
波形観測は1.従来のようなフレーム組立て、NRZ/
AMi変換を考慮しつつ必要なAMi信号を発生せしめ
るに必要な交換機側からの信号送出手順を組まなくても
、容易に遂行することができる。
なお、前記実施例においては、フレームに組立てられた
NRZ信号をAMi信号の送出に必要なパルス信号形成
へ変換する例について説明したが、これと類似・の信号
伝送系にも本発明を適用し得る。
NRZ信号をAMi信号の送出に必要なパルス信号形成
へ変換する例について説明したが、これと類似・の信号
伝送系にも本発明を適用し得る。
又、セレクタ10.12及びテストパルス発生回路を一
組とし、そのセレクタをNRZ/AMi変換回路と8点
ドライバとの間にワンタッチ形成で介挿するようにして
もよいし、又セレクタ10゜12をNRZ/AMi変換
回路38と3点ドライバ40との間に一体に構成してお
き、そのセレクタ10.12に対しテストパルス発生回
路をワンタッチ形成で接続するようにしてもよい。
組とし、そのセレクタをNRZ/AMi変換回路と8点
ドライバとの間にワンタッチ形成で介挿するようにして
もよいし、又セレクタ10゜12をNRZ/AMi変換
回路38と3点ドライバ40との間に一体に構成してお
き、そのセレクタ10.12に対しテストパルス発生回
路をワンタッチ形成で接続するようにしてもよい。
以上述べたように本発明によれば、フレームに組み立て
られるNRZ信号等をAMi信号の送出に必要なパルス
信号形成へ変換することを要する信号伝送系の信号送出
手段の造りに対する配慮をすることが必要でな(なるか
ら、前記伝送系における受信装置側におけるAMi信号
等の波形観測を容易に行なうことができる。
られるNRZ信号等をAMi信号の送出に必要なパルス
信号形成へ変換することを要する信号伝送系の信号送出
手段の造りに対する配慮をすることが必要でな(なるか
ら、前記伝送系における受信装置側におけるAMi信号
等の波形観測を容易に行なうことができる。
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例を示す図、
第3図はテストパルス発生回路を示す図、第4図は本発
明のAMi信号発生タイミングチャートを示す図、 第5図は従来のl5DN加入者系の構成を示す図である
。 第1図及び第2図において、 2は第1の2分周回路(フリップフロップ回路21)、 4は第2の2分周回路(フリップフロップ回路42)、 6は第1のパルス出力回路(アンド回路20、フリップ
フロップ回路22)、 8は第2のパルス出力回路(アンド回路24、フリップ
フロップ回路26)である。 第 図
明のAMi信号発生タイミングチャートを示す図、 第5図は従来のl5DN加入者系の構成を示す図である
。 第1図及び第2図において、 2は第1の2分周回路(フリップフロップ回路21)、 4は第2の2分周回路(フリップフロップ回路42)、 6は第1のパルス出力回路(アンド回路20、フリップ
フロップ回路22)、 8は第2のパルス出力回路(アンド回路24、フリップ
フロップ回路26)である。 第 図
Claims (2)
- (1)時系列上において任意に変えられる単極性パルス
信号列を出力する送信信号出力装置と、時系列上におい
て前記単極性波形パルス信号に応じて決まる2極性パル
ス信号形式の信号を受信する受信装置と、 前記送信信号出力装置の出力パルス信号列を前記2極性
パルス信号形式で送信するのに必要な第1及び第2の単
極性パルス信号列へ変換する信号変換回路と、 第1の単極性パルス信号列に応答して2極性パルス信号
列の正極性パルス部分を、又第2の単極性パルス信号列
に応答して2極性パルス列の負極性パルス部分を前記受
信装置へ出力する送信回路とを有して形成される信号伝
送系における前記受信装置における2極性パルス信号の
波形観測において、 前記信号変換回路の各出力と前記送信回路の対応入力と
の間の各別のセレクタを切り変え、2極性パルス信号列
の送信に必要な第1及び第2の単極性パルス信号列を前
記切り換えられたセレクタを介して前記送信回路へ出力
せしめることを特徴とする波形観測用2極性波形信号送
信方法。 - (2)ビットを表す単極性信号のビットクロックを2分
周した2分周クロック(C_1)を出力する第1の2分
周回路(2)と、 前記2分周クロックを2分周した4分周クロック(C_
2)及び該4分周クロック(C_2)を反転した反転4
分周クロック(@C@_2)を出力する第2の2分周回
路(4)と、 前記2分周クロック(C_1)と、2極性パルス信号列
の正極性パルス部分発生のための前記4分周クロック(
C_2)及び反転4分周クロック(@C@_2)につい
ての時系列上の組合わせとに応答して2極性パルス信号
形成用の第1の単極性パルス信号列を発生する第1のパ
ルス出力回路(6)と、前記2分周クロック(C_1)
と、2極性パルス信号列の負極性パルス発生のための前
記4分周クロック(C_2)及び反転4分周クロック(
@C@_2)についての時系列上の組合わせとに応答し
て2極性パルス信号形成用の第2の単極性パルス信号列
を発生する第2のパルス出力回路(6)とを設け、前記
第1の単極性パルス信号列の単極性パルス信号に応答し
て2極性パルス信号列の正極性パルス部分を発生し、前
記、第2の単極性パルス信号列の単極性信号に応答して
2極性パルス信号列の負極性パルス部分を発生する2極
性パルス信号発生回路の、 第1の単極性パルス信号列の入力へ前記第1のパルス出
力回路(6)の出力を供給し、前記2極性パルス信号列
発生回路の第2の単極性パルス信号列の入力へ前記第2
のパルス出力回路(8)の出力を供給するようにするこ
とを特徴とするテストパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24480689A JPH03107244A (ja) | 1989-09-20 | 1989-09-20 | 波形観測用2極性パルス信号送信方法及びテストパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24480689A JPH03107244A (ja) | 1989-09-20 | 1989-09-20 | 波形観測用2極性パルス信号送信方法及びテストパルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03107244A true JPH03107244A (ja) | 1991-05-07 |
Family
ID=17124221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24480689A Pending JPH03107244A (ja) | 1989-09-20 | 1989-09-20 | 波形観測用2極性パルス信号送信方法及びテストパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03107244A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6352562A (ja) * | 1986-08-22 | 1988-03-05 | Nec Corp | 端末試験機能付タ−ミナルアダプタ |
-
1989
- 1989-09-20 JP JP24480689A patent/JPH03107244A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6352562A (ja) * | 1986-08-22 | 1988-03-05 | Nec Corp | 端末試験機能付タ−ミナルアダプタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336589B2 (ja) | ||
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| JPS6085645A (ja) | 多重線アツセンブリのデータまたは信号チヤンネルの転送処理装置 | |
| US5260977A (en) | Communication terminal equipment | |
| JPH02274139A (ja) | データ伝送システム | |
| JPH0230238B2 (ja) | Shingodensosochi | |
| JPS5913450A (ja) | 直列デ−タ伝送方式 | |
| JP2958733B2 (ja) | 同期信号伝送装置 | |
| JP2005244464A (ja) | Lvdsシステム、その送信側回路、および、その受信側回路 | |
| JP2576387B2 (ja) | データ通信装置 | |
| KR930006751B1 (ko) | T1 스터핑 8b6t 부호변환장치 | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| JP2532405Y2 (ja) | データ伝送回路 | |
| JPS58131816A (ja) | 同期パタ−ン発生回路 | |
| RU2282305C2 (ru) | Преобразователь кода | |
| SU1575321A1 (ru) | Устройство преобразовани линейного сигнала | |
| JPS63146629A (ja) | デ−タ伝送装置 | |
| JPS61173599A (ja) | 信号伝送装置 | |
| JPS63110838A (ja) | 同期信号転送方式 | |
| JPH0637854A (ja) | データ伝送装置 | |
| JPH03256418A (ja) | 回線切替装置 | |
| JPH0345585B2 (ja) | ||
| JPH07107081A (ja) | ビデオ信号伝送方法及びビデオ信号伝送装置 | |
| JPS61128653A (ja) | ディジタル情報受信再生装置 | |
| JPH04158640A (ja) | デジタル通信方式 |