JPH03256418A - 回線切替装置 - Google Patents
回線切替装置Info
- Publication number
- JPH03256418A JPH03256418A JP2056163A JP5616390A JPH03256418A JP H03256418 A JPH03256418 A JP H03256418A JP 2056163 A JP2056163 A JP 2056163A JP 5616390 A JP5616390 A JP 5616390A JP H03256418 A JPH03256418 A JP H03256418A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- switching
- synchronized
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 20
- 230000005540 biological transmission Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル通信方式に利用する。特に、同期
網での任意の回線接続を行う切替手段に関する。
網での任意の回線接続を行う切替手段に関する。
本発明は、受信するディジタル信号を切り替える手段と
、この手段とは別に切り替えたディジタル信号を送信す
る手段を有する回線切替装置において、 スタッフ同期技法で同期網を形成してからクロック信号
を除くディジタル信号を切り替えることにより、 回路規模の縮小を図りかつ送信信号と受信信号とのクロ
スコネクトを実現することができるようにしたものであ
る。
、この手段とは別に切り替えたディジタル信号を送信す
る手段を有する回線切替装置において、 スタッフ同期技法で同期網を形成してからクロック信号
を除くディジタル信号を切り替えることにより、 回路規模の縮小を図りかつ送信信号と受信信号とのクロ
スコネクトを実現することができるようにしたものであ
る。
従来例は、第２図の例に示すように非同期網で構成され
る。伝送路からデータ信号とクロック信号との組の入力
信号１−１〜１−４がインタフェイス回路３〜６にそれ
ぞれ入力する。インタフェイス回路３〜６は伝送路信号
を切替接続が容易にするために装置内信号に変換する。
る。伝送路からデータ信号とクロック信号との組の入力
信号１−１〜１−４がインタフェイス回路３〜６にそれ
ぞれ入力する。インタフェイス回路３〜６は伝送路信号
を切替接続が容易にするために装置内信号に変換する。
伝送路信号は一般にバイポーラ信号または光信号を使用
しているため装置内信号として電気のユニポーラ信号を
用いる。インタフェイス回路３〜６で変換された装置内
信号は回線切替回路７に人力する。回線切替回路７では
入力された信号を任意の出力端子に接続する。これの接
続制御は外部より行われる。
しているため装置内信号として電気のユニポーラ信号を
用いる。インタフェイス回路３〜６で変換された装置内
信号は回線切替回路７に人力する。回線切替回路７では
入力された信号を任意の出力端子に接続する。これの接
続制御は外部より行われる。
また、受信側についても同様の動作を行う。
しかし、この従来例では、各データ信号とこれと同期す
るクロック信号とを常に組で使用する必要があり、切替
を行うときにはデータ信号の切替えのほかにクロック信
号も同時に切替える必要がある。したがって、回路素子
が２倍必要になり消費電力が増える欠点がある。
るクロック信号とを常に組で使用する必要があり、切替
を行うときにはデータ信号の切替えのほかにクロック信
号も同時に切替える必要がある。したがって、回路素子
が２倍必要になり消費電力が増える欠点がある。
本発明はこのような欠点を除去するもので、回路規模が
従来例に較べて縮小された回線切替装置を提供すること
を目的とする。
従来例に較べて縮小された回線切替装置を提供すること
を目的とする。
本発明は、第一端子を経由するデータ信号とこの信号に
同期するクロック信号とからなる１組の信号を所望の第
二端子に与える第一切替手段および第三端子を経由する
データ信号とこの信号に同期するクロック信号とからな
る１組の信号を所望の第四端子に与える第二切替手段と
を備えた回線切替装置において、ひとつのクロックを有
する同期信号を生威し、上記第一端子および上記第三端
子を経由するデータ信号に同期するクロック信号をこの
同期信号に同期させるスタッフ同期手段および上記第一
切替手段および第二切替手段にクロック信号を含まない
データ信号を与える手段を備えたことを特徴とする。ま
た、上記第一切替手段と上記第二切替手段とをクロスコ
ネクトに接続する回路手段を備えても良い。
同期するクロック信号とからなる１組の信号を所望の第
二端子に与える第一切替手段および第三端子を経由する
データ信号とこの信号に同期するクロック信号とからな
る１組の信号を所望の第四端子に与える第二切替手段と
を備えた回線切替装置において、ひとつのクロックを有
する同期信号を生威し、上記第一端子および上記第三端
子を経由するデータ信号に同期するクロック信号をこの
同期信号に同期させるスタッフ同期手段および上記第一
切替手段および第二切替手段にクロック信号を含まない
データ信号を与える手段を備えたことを特徴とする。ま
た、上記第一切替手段と上記第二切替手段とをクロスコ
ネクトに接続する回路手段を備えても良い。
データ信号とクロック信号との組の信号をスタッフ同期
技法で同期化し、この同期化されたデータ信号を切替え
接続する。これにより、クロック信号も併せて切替える
場合に較べて回路規模をほぼ半減することができ、また
、送信側と受信側とのクロスコネクトを可能にする。
技法で同期化し、この同期化されたデータ信号を切替え
接続する。これにより、クロック信号も併せて切替える
場合に較べて回路規模をほぼ半減することができ、また
、送信側と受信側とのクロスコネクトを可能にする。
辺下、本発明の一実施例について図面を参照して説明す
る。第１図はこの実施例の構成を示す。
る。第１図はこの実施例の構成を示す。
すなわち、この実施例は、第一端子を経由するデータ信
号とこの信号に同期するクロック信号とからなる１組の
信号を所望の第二端子に与える第一切替手段である回線
切替回路７および第三端子を経由するデータ信号とこの
信号に同期するクロック信号とからなる１組の信号を所
望の第四端子に与える第二切替手段である回線切替回路
８とを備え、さ、らに、本発明の特徴とする手段として
、ひとつのクロックを有する同期信号を生成し、上記第
一端子および上記第三端子を経由するデータ信号に同期
するタロツク信号をこの同期信号に同期させるスタッフ
同期手段および上記第一切替手段および第二切替手段に
クロック信号を含まないデータ信号を与える手段である
マスク・クロック１４、フレームパターン発生回路１３
およびインクフェイス回路３′〜１２′を備え、また、
上記第一切替手段と上記第二切替手段とをクロスコネク
トに接続する回路手段を備える。
号とこの信号に同期するクロック信号とからなる１組の
信号を所望の第二端子に与える第一切替手段である回線
切替回路７および第三端子を経由するデータ信号とこの
信号に同期するクロック信号とからなる１組の信号を所
望の第四端子に与える第二切替手段である回線切替回路
８とを備え、さ、らに、本発明の特徴とする手段として
、ひとつのクロックを有する同期信号を生成し、上記第
一端子および上記第三端子を経由するデータ信号に同期
するタロツク信号をこの同期信号に同期させるスタッフ
同期手段および上記第一切替手段および第二切替手段に
クロック信号を含まないデータ信号を与える手段である
マスク・クロック１４、フレームパターン発生回路１３
およびインクフェイス回路３′〜１２′を備え、また、
上記第一切替手段と上記第二切替手段とをクロスコネク
トに接続する回路手段を備える。
次に、この実施例の動作を説明する。人力する４本のデ
ィジタル信号はインタフェイス回路３′〜６′でスタッ
フ同期技法により同期信号に同期化される。この同期信
号は、マスク・クロック１４を用いてフレームパルス発
生回路１３で作られる。
ィジタル信号はインタフェイス回路３′〜６′でスタッ
フ同期技法により同期信号に同期化される。この同期信
号は、マスク・クロック１４を用いてフレームパルス発
生回路１３で作られる。
また、インタフェイス回路３′〜６′では、伝送路信号
を装置内信号に変換する機能も有する。したがって、回
線切替回路７の入力のデータ信号はすべて同期化される
ことになる。回線切替回路７では、入力４本のデータ信
号を任意の出力に接続することができる。回線切替回路
７で切替えられた信号は再び伝送路信号に変換されて出
力される。
を装置内信号に変換する機能も有する。したがって、回
線切替回路７の入力のデータ信号はすべて同期化される
ことになる。回線切替回路７では、入力４本のデータ信
号を任意の出力に接続することができる。回線切替回路
７で切替えられた信号は再び伝送路信号に変換されて出
力される。
また、受信側でも同じ機能を有し、さらに、回線切替回
路８に入力する信号と回線切替回路７に入力する信号の
フレーム位置を合わせることにより、送信信号と受信信
号との回線接続やこの逆の接続も可能になる。したがっ
て回線切替回路７および８ではマスク・クロック１４に
同期しているためにデータ信号のみの切替ですみ、さら
に、送信信号と受信信号とをクロスコネクト接続するこ
とが可能になる。
路８に入力する信号と回線切替回路７に入力する信号の
フレーム位置を合わせることにより、送信信号と受信信
号との回線接続やこの逆の接続も可能になる。したがっ
て回線切替回路７および８ではマスク・クロック１４に
同期しているためにデータ信号のみの切替ですみ、さら
に、送信信号と受信信号とをクロスコネクト接続するこ
とが可能になる。
本発明は、以上説明したように、内部マスク・クロック
に入力信号を同期化させることによりデータ信号のみの
回線切替ですむので、回路規模と消費電力とを大幅に下
げることができる効果がある。さらに、送信信号と受信
信号とをクロスコネクトをすることができるので、サー
ビスの大幅な向上が図れる効果がある。
に入力信号を同期化させることによりデータ信号のみの
回線切替ですむので、回路規模と消費電力とを大幅に下
げることができる効果がある。さらに、送信信号と受信
信号とをクロスコネクトをすることができるので、サー
ビスの大幅な向上が図れる効果がある。
第１図は、本発明実施例の構成を示すブロック構成図。
第２図は、従来例の構成を示すブロック構成図。
１−１〜１−８・・・入力信号、２−１〜２−８・・・
出力信号、３〜６．９〜１２．３′〜６′、９′〜１２
′・・・インタフェイス回路、７．８・・・回線切替回
路、１３・・・フレームパターン発生回路、１４・・・
マスク・クロック。
出力信号、３〜６．９〜１２．３′〜６′、９′〜１２
′・・・インタフェイス回路、７．８・・・回線切替回
路、１３・・・フレームパターン発生回路、１４・・・
マスク・クロック。
Claims (1)
- 【特許請求の範囲】 １、第一端子を経由するデータ信号とこの信号に同期す
るクロック信号とからなる１組の信号を所望の第二端子
に与える第一切替手段および第三端子を経由するデータ
信号とこの信号に同期するクロック信号とからなる１組
の信号を所望の第四端子に与える第二切替手段とを備え
た回線切替装置において、 ひとつのクロックを有する同期信号を生成し、上記第一
端子および上記第三端子を経由するデータ信号に同期す
るクロック信号をこの同期信号に同期させるスタッフ同
期手段および上記第一切替手段および第二切替手段にク
ロック信号を含まないデータ信号を与える手段を備えた
ことを特徴とする回線切替装置。 ２、上記第一切替手段と上記第二切替手段とをクロスコ
ネクトに接続する回路手段を備えた請求項１に記載の回
線切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2056163A JPH0817359B2 (ja) | 1990-03-06 | 1990-03-06 | 回線切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2056163A JPH0817359B2 (ja) | 1990-03-06 | 1990-03-06 | 回線切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03256418A true JPH03256418A (ja) | 1991-11-15 |
| JPH0817359B2 JPH0817359B2 (ja) | 1996-02-21 |
Family
ID=13019426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2056163A Expired - Lifetime JPH0817359B2 (ja) | 1990-03-06 | 1990-03-06 | 回線切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817359B2 (ja) |
-
1990
- 1990-03-06 JP JP2056163A patent/JPH0817359B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817359B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0404063A3 (en) | Subscriber line interface circuit in a switching system | |
| JPS61219237A (ja) | 双方向性時分割光通信用端局装置 | |
| JPS63500763A (ja) | 加入者線カ−ド装置 | |
| JPH0817359B2 (ja) | 回線切替装置 | |
| US4829513A (en) | Time slot summation communication system for allowing conference calls | |
| JPS6059841A (ja) | 通信速度可変端末 | |
| JPH04339430A (ja) | 光加入者線システム | |
| JP2906823B2 (ja) | 光加入者伝送システム及び加入者時分割双方向通信システム | |
| KR950014624B1 (ko) | 피씨엠 음성신호 교환장치 | |
| RU2073956C1 (ru) | Устройство для секретной связи | |
| JPS61169064A (ja) | 打合せ回線装置 | |
| JPS63131641A (ja) | 主局折返し試験装置 | |
| JPS6010843A (ja) | 通信速度可変回線終端装置 | |
| JP3442484B2 (ja) | デジタル回線交換装置 | |
| JPH01140850A (ja) | 回線終端装置 | |
| JPS6348025A (ja) | 回線断情報変換方式 | |
| JPS6068745A (ja) | デイジタルデ−タ伝送路交換方式 | |
| JPH04351047A (ja) | 光端局装置 | |
| JPH03192993A (ja) | ボタン電話装置 | |
| KR20020018316A (ko) | 밀리터리 스탠다드１５５３（ｍｉｌ－ｓｔｄ－１５５３）통신 제어장치 | |
| JPH0263000B2 (ja) | ||
| JPH0548590A (ja) | 回線切替装置 | |
| KR19990060525A (ko) | 무선데이터 서비스 시스템의 망동기 클럭 추출 장치 | |
| JPS6017265B2 (ja) | デジタル電話機の接続方式 | |
| JPS59151550A (ja) | インタフエイス回路 |